BPSC TRE 4.0

Computer Science (Class 11–12)

Day 1

1. Computer Fundamentals > Hardware & Computer Organisation

2026-10-29

BPSC TRE 4.0 Computer Science — Day 1 — 1. Computer Fundamentals > Hardware & Computer Organisation — 2026-10-29

Notes • 50 Questions • Answer Key + व्याख्या

Part 1 — Computer System क्या है (Block Diagram)

① पढ़ने से पहले

- आज का topic: Hardware & Computer Organisation — computer के अंदर कौन-कौन से हिस्से हैं और वे मिलकर कैसे काम करते हैं.
- क्रम: Computer system → इतिहास → CPU (Central Processing Unit) → Registers → Memory → Bus → Microprocessor → Instruction, Addressing → Interrupt, I/O (Input/Output), DMA (Direct Memory Access) → Pipelining, Cache → RISC/CISC.
- Source: BSEB (Bihar School Examination Board) Class 11 'Computer Fundamentals' + NCERT (National Council of Educational Research and Training) Class XI CS Ch 1 'Computer System'. NET (National Eligibility Test) वाले हिस्से पर अलग से निशान लगा है.

② 1. आसान भाषा में

- Computer = एक electronic machine जो input (data) लेती है, उस पर process (काम) करती है, result store करती है और output देती है.
- इसे IPO (Input–Process–Output) cycle कहते हैं.
- Computer के 3 मुख्य हिस्से: CPU (Central Processing Unit), Memory, I/O (Input/Output) devices. ये सब system bus (तारों का रास्ता) से जुड़े रहते हैं.
- CPU के अंदर: CU (Control Unit) + ALU (Arithmetic Logic Unit) + Registers.


③ 2. रोज़मर्रा का example

- एक रसोई सोचो:
  → सब्ज़ी, आटा लाना = Input

→रसोइया (cook) खाना बनाता है = CPU (process)
→फ्रिज / डिब्बे में रखना = Memory (store)
→थाली में परोसना = Output
→रसोई के बीच का रास्ता जिससे सामान आता-जाता है = Bus

4 3. हर हिस्सा step by step

- Input device: data को digital form (0/1) में बदलकर computer में भेजे. Example: keyboard, mouse, scanner, touch screen, braille keyboard, voice input (microphone), joystick.
- CPU: सारे calculation और decision. ALU हिसाब-किताब करता है, CU सबको आदेश देता है.
- Memory: data और program रखती है. Primary (RAM (Random Access Memory), ROM (Read Only Memory)) और Secondary (hard disk, pen drive).
- Output device: digital result को इंसान के समझने लायक रूप में दिखाए. Example: monitor, projector, speaker, headphone, printer (inkjet, laserjet, dot matrix), 3D printer, braille display.
- System bus: address bus + data bus + control bus (Part 8 में विस्तार से).



5 4. Exam Point + Trap

- Digital computer के 3 main components = memory, CPU, I/O.

- Trap: 'ALU, CPU, memory' गलत है, क्योंकि ALU तो CPU का ही हिस्सा है, अलग component नहीं.
- Trap: laser सिर्फ optical drive में होता है — CD (Compact Disc) drive, DVD (Digital Versatile Disc) drive. HDD (Hard Disk Drive) = magnetic, RAM = electronic.
- Video games के लिए = Joystick. Mouse और trackball = general pointing devices.

6 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — Components (TRE 2.0 Q86): 'three main components of a digital computer' → (C) memory, CPU, I/O. Trick: जो option किसी हिस्से के अंदर का हिस्सा (ALU) गिनाए, उसे काट दो.
- Type 2 — Device पहचानो (TRE 2.0 Q76): video games → Joystick.
- Type 3 — 'Which contains a laser?' (TRE 2.0 Q78): CD drive / HDD / RAM → CD Drive. Trick: हर device के आगे लिखो — optical / magnetic / electronic.

7 6. NET level में ऐसे आता है

- NET में block diagram सीधे कम आता है; वहाँ microprocessor vs microcomputer जैसे comparison आते हैं (Part 9).
- Mini example (statement type): 'I. ALU, CPU का हिस्सा है II. Output device data को digital form में बदलता है' -> I सही, II गलत (यह input device का काम है).

8 7. याद रखो

- IPO = Input -> Process -> Output. 3 हिस्से = CPU + Memory + I/O, जुड़े bus से.
- CPU = CU + ALU + Registers. Laser = optical (CD/DVD). Games = Joystick.

Part 2 — Computer का इतिहास, Von Neumann और IC

① 1. आसान भाषा में

- Computer एक दिन में नहीं बना. गिनती की मशीन (Abacus) से शुरू होकर आज की chip तक पहुँचा.
- Von Neumann architecture = वह design जिसमें program और data दोनों एक ही memory में रखे जाते हैं (stored program concept). आज के लगभग सारे computers इसी पर हैं.

② 2. रोज़मर्रा का example

- Von Neumann = एक ही अलमारी में किताबें (program) और कॉपियाँ (data) दोनों, और एक ही दरवाज़ा. एक बार में एक ही चीज़ निकाल सकते हो -> इंतज़ार (bottleneck).
- Harvard = किताबों और कॉपियों की अलग-अलग अलमारी, अलग दरवाज़े -> दोनों एक साथ निकालो.

③ 3. इतिहास step by step (NCERT Fig 1.4)

- Abacus (~3000 साल पहले) -> Pascaline (Blaise Pascal, 1642, जोड़-घटाव) -> Analytical Engine (Charles Babbage, 1834) -> Tabulating Machine (Herman Hollerith, 1890, punched cards) -> Turing Machine (Alan Turing, 1937).
- 1945: John von Neumann का stored program concept. NCERT: EDVAC (Electronic Discrete Variable Automatic Computer) और ENIAC (Electronic Numerical Integrator and Computer) इसी पर बने; NCERT के अनुसार ENIAC = first binary programmable computer based on Von Neumann architecture.
- 1947: Transistor (Bell Labs). 1970: IC (Integrated Circuit) — silicon chip पर पूरा circuit.

- Integration: LSI (Large Scale Integration) 1970s -> VLSI (Very Large Scale Integration) 1980s (~30 लाख components) -> SLSI (Super Large Scale Integration).
- Moore's Law (Gordon Moore, Intel, 1965): chip पर transistors की संख्या हर 2 साल में double, cost आधी.
- Computer generations: 1st vacuum tube -> 2nd transistor -> 3rd IC -> 4th VLSI / microprocessor -> 5th AI (Artificial Intelligence) based.
- 1981: IBM (International Business Machines) का पहला PC (Personal Computer); 1984: Apple Macintosh; फिर GUI (Graphical User Interface) वाले OS (Operating System).
- Harvard architecture (SCERT/NCERT से आगे, NET level): program और data की अलग memory, अलग bus -> instruction और data एक साथ fetch. DSP (Digital Signal Processor) chips, microcontrollers में.
- Von Neumann bottleneck: एक ही bus पर instruction और data दोनों, इसलिए CPU (Central Processing Unit) को memory का इंतज़ार करना पड़ता है.

④ 4. Exam Point + Trap

- Father of Computer = Charles Babbage. Trap: James Gosling = Java, Dennis Ritchie = C language के जनक.
- Computer chips का primary element = Silicon (semiconductor). Trap: Carbon या Iron नहीं.
- Von Neumann = एक memory; Harvard = दो अलग memory. दोनों उलटो मत.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — 'Father of ...' (TRE 1.0 Q65): options में दूसरे famous लोग रखते हैं (Gosling, Ritchie). जवाब Charles Babbage. Trick: हर नाम के आगे उसकी खोज लिखो.

- Type 2 — Material / science fact (TRE 1.0 Q120): computer chip का primary element -> Silicon.
- Von Neumann / generations पर TRE 1-3 में सीधा सवाल नहीं मिला, पर NCERT का हिस्सा है, इसलिए तैयार रखो.

6 6. NET level में ऐसे आता है

- Comparison: Von Neumann vs Harvard (एक memory / दो memory), Hardwired vs Microprogrammed.
- Mini example: 'Stored program concept किसने दिया?' -> John von Neumann. 'Instruction और data एक साथ fetch?' -> Harvard.

7 7. याद रखो

- Babbage = Father; Silicon = chip; Von Neumann = एक memory (stored program); Moore's law = हर 2 साल transistors double.
- Generations: Vacuum tube -> Transistor -> IC -> VLSI -> AI.

Part 3 — CPU: ALU और Control Unit

1 1. आसान भाषा में

- CPU (Central Processing Unit) = computer का दिमाग (brain). इसे processor भी कहते हैं; एक या ज़्यादा ICs (Integrated Circuits) पर बना.
- CPU memory से program + data fetch (लाना) करता है, ALU में काम करता है, result वापस memory में store करता है.
- CPU के 3 हिस्से: ALU (Arithmetic Logic Unit), CU (Control Unit), Registers.

2 2. रोज़मर्रा का example

- क्रिकेट टीम: CU = captain (खुद रन नहीं बनाता, सबको बताता है कौन कब क्या करे — यानी control signals), ALU = batsman (असली काम — रन/हिसाब), Registers = खिलाड़ी की जेब (तुरंत काम आने वाली

छोटी चीज़ें).

③ 3. हर हिस्सा step by step

- ALU: arithmetic (+, −, ×, ÷) और logic (AND, OR, NOT, compare) operations. Example: 5 + 3 या 'क्या A > B?'.
- CU: instruction को decode (समझना) करता है, instructions को क्रम से चलवाता है, data का रास्ता तय करता है, और बाकी units को control signals भेजता है.
- CU के प्रकार (SCERT/NCERT से आगे, NET level):
  - → Hardwired CU: logic gates/circuits से बना -> fast, पर बदलना मुश्किल. RISC (Reduced Instruction Set Computer) में.
  - → Microprogrammed CU: control memory में रखे microinstructions से -> धीमा, पर flexible, बदलना आसान. CISC (Complex Instruction Set Computer) में.

④ 4. Exam Point + Trap

- Brain of computer = CPU. Trap: memory या I/O नहीं.
- CU दूसरे units को control करने के लिए Control signals बनाता है. Trap: 'Timing signals', 'Command signals', 'Transfer signals' — ये सुनने में सही लगते हैं, पर standard जवाब Control signals है.
- Hardwired = fast + कठिन बदलाव; Microprogrammed = slow + आसान बदलाव.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — Definition (TRE 2.0 Q71): 'The brain of computer is' -> CPU.
- Type 2 — एक ही सवाल दो बार (TRE 1.0 Q51 और Q94): 'What does the control unit generate to control other units?' -> Control signals. सिर्फ एक distractor बदला (Timing / Transfer). Trick: सवाल के शब्द 'control' से ही जवाब 'Control signals'.

⑥ 6. NET level में ऐसे आता है

- Comparison: Hardwired vs Microprogrammed CU (speed, flexibility, RISC/CISC).
- Mini example (statement): 'I. Microprogrammed CU hardwired से तेज़ है II. Microprogrammed CU में control memory होती है' -> सिर्फ II सही.

⑦ 7. याद रखो

- CPU = brain = CU (captain, control signals) + ALU (हिसाब) + Registers (जेब).
- Hardwired = तेज़ (RISC); Microprogrammed = लचीला (CISC).

Part 4 — Registers (CPU की सबसे तेज़ memory)

① I. आसान भाषा में

- Registers = CPU (Central Processing Unit) chip के अंदर की बहुत छोटी, बहुत तेज़ memory. ये data, instructions और बीच के results (intermediate results) रखते हैं (NCERT).
- संख्या और size में limited. हर register का अपना एक काम है.

② 2. रोज़मर्रा का example

- Doctor का clinic: PC (Program Counter) = 'अगला token नंबर' बोर्ड; IR (Instruction Register) = अभी जिस मरीज़ को देख रहे हैं उसकी पर्ची; MAR (Memory Address Register) = दवा वाली अलमारी का खाना नंबर; MDR (Memory Data Register) = उस खाने से निकली दवा; Buffer = waiting room (तेज़ doctor और धीमे मरीज़ों के बीच).

③ 3. हर register step by step

- PC (Program Counter): अगले instruction का address; हर fetch के

बाद बढ़ता (increment) है.

- IR (Instruction Register): अभी execute हो रहा instruction.
- MAR (Memory Address Register): उस memory location का address जहाँ से data पढ़ना/लिखना है.
- MDR (Memory Data Register) = MBR (Memory Buffer Register): memory से आया या memory में जाने वाला data.
- ACC (Accumulator): ALU (Arithmetic Logic Unit) का एक operand और result रखता है (8085 में register A).
- GPR (General Purpose Registers): 8085 में B, C, D, E, H, L; 8086 में AX, BX, CX, DX.
- SP (Stack Pointer): stack के top का address. Index registers (8086 में SI (Source Index), DI (Destination Index)): array/indexed addressing का offset.
- Flag / Status register = PSW (Program Status Word): पिछले result की स्थिति (zero था? carry आया?).
  - → 8085 के 5 flags: S (Sign), Z (Zero), AC (Auxiliary Carry), P (Parity), CY (Carry).
  - → 8086 के 9 flags = 6 status — CF (Carry Flag), PF (Parity Flag), AF (Auxiliary carry Flag), ZF (Zero Flag), SF (Sign Flag), OF (Overflow Flag) + 3 control — TF (Trap Flag), IF (Interrupt enable Flag), DF (Direction Flag).
  - → IA-32 (Intel Architecture, 32-bit) का EFLAGS (Extended Flags) register: status flags के साथ TF, IF, IOPL (I/O Privilege Level) भी.
- Buffer register: तेज़ और धीमे devices के बीच speed का अंतर संभालता है (data थोड़ी देर रोककर).

④ 4. Exam Point + Trap

- PC = next instruction का address; IR = current instruction. Trap: दोनों उलटे options में रखे जाते हैं.

- MAR = address; MBR/MDR = data. Trap: 'memory buffer register' address नहीं रखता.
- Speed difference -> buffer (registers). Trap: 'multiple buses' या 'speed-enhancing circuitries' नहीं.
- IA-32 में TF, IF, IOPL तीनों -> 'More than one of the above'.

(5) 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — Register का काम पहचानो (TRE 2.0 Q131, Q132, Q133 — लगातार 3 सवाल!): next instruction का address = PC; executing instruction = IR; memory location का address = MAR. Trick: 'address of next' = PC, 'instruction being executed' = IR, 'address of location of memory' = MAR.
- Type 2 — Buffer (TRE 1.0 Q55 और TRE 2.0 Q134): speed / data flow का अंतर -> buffer registers / buffer.
- Type 3 — Flags, More than one (TRE 1.0 Q67): IA-32 में TF, IOPL, IF — तीनों मौजूद -> (D) More than one of the above. Trick: तीनों options अलग से जाँचो.

(6) 6. NET level में ऐसे आता है

- Match type: register ↔ काम (PC ↔ next address, SP ↔ stack top, MAR ↔ address).
- Numerical type: 8086 flags कितने? -> 9 (6 status + 3 control); 8085 में 5.
- Mini example: 'Fetch के समय PC का content पहले किस register में जाता है?' -> MAR.

(7) 7. याद रखो

- PC = अगला token; IR = अभी की पर्ची; MAR = अलमारी नंबर; MDR = निकली दवा; Buffer = waiting room.
- 8085 = 5 flags, 8086 = 9 flags (6 + 3).

Part 5 — Memory: Units और Types

① 1. आसान भाषा में

- Memory = वह जगह जहाँ computer data और program रखता है.
- सबसे छोटी unit = Bit (binary digit, 0 या 1). 4 bits = Nibble, 8 bits = Byte (2 nibbles). Word = CPU (Central Processing Unit) एक बार में जितने bits process करे (word size).
- Memory के 2 बड़े प्रकार: Primary (CPU सीधे पढ़े) और Secondary (बड़ी, स्थायी, CPU सीधे नहीं पढ़ता).

② 2. रोज़मर्रा का example

- RAM (Random Access Memory) = पढ़ाई की मेज़: जो अभी पढ़ रहे हो वह मेज़ पर; बिजली (power) गई तो मेज़ साफ (volatile).
- ROM (Read Only Memory) = दीवार पर छपा नियम-बोर्ड: बदलता नहीं, बिजली जाने पर भी रहता है.
- Secondary memory = घर की अलमारी: बहुत सामान, पर निकालने में समय. पढ़ने के लिए पहले मेज़ (RAM) पर लाना पड़ता है.
- Cache = मेज़ के पास रखा छोटा pen-stand: सबसे ज़्यादा काम आने वाली चीज़ें, सबसे जल्दी.

③ 3. हर प्रकार step by step

- Primary memory: CPU इससे directly read/write करता है; program/data processing से पहले यहाँ load होते हैं. दो प्रकार: RAM और ROM.
- RAM: volatile (power off -> data गायब), read/write, main memory. Address देने पर कोई भी location fixed समय में मिले, इसीलिए 'Random Access'.
  - → तुलना: magnetic tape = SAM (Sequential Access Memory) — क्रम से जाना पड़ता है; disk = DASD (Direct Access Storage Device).

- ROM: non-volatile, contents कम ही बदलते हैं; boot loader (OS (Operating System) को RAM में load करने वाला startup program), BIOS (Basic Input Output System), firmware.
- Cache memory: CPU और RAM के बीच बहुत तेज़, छोटी memory; बार-बार काम आने वाले data की copy. CPU पहले cache देखता है — मिला तो hit, नहीं मिला तो miss -> RAM से.
- Secondary (auxiliary) memory: non-volatile, बड़ी, सस्ती, धीमी; CPU directly access नहीं कर सकता. HDD (Hard Disk Drive), SSD (Solid State Drive), CD (Compact Disc)/DVD (Digital Versatile Disc), memory card, pen drive.

```
1 KB (Kilobyte)  = 1024 B   = 2^10 B
1 MB (Megabyte)  = 1024 KB  = 2^20 B
1 GB (Gigabyte)  = 1024 MB  = 2^30 B
1 TB (Terabyte)  = 1024 GB  = 2^40 B
1 PB (Petabyte)  = 1024 TB  = 2^50 B
1 EB (Exabyte)   = 1024 PB  = 2^60 B
1 ZB (Zettabyte) = 1024 EB  = 2^70 B
1 YB (Yottabyte) = 1024 ZB  = 2^80 B
Trick: 2^10=1K  2^16=64K  2^20=1M  2^24=16M  2^30=1G  2^32=4G
```

④ 4. Exam Point + Trap

- जो software update नहीं होता (BIOS, firmware) -> ROM. Trap: SRAM (Static RAM), DRAM (Dynamic RAM) दोनों volatile हैं, इसलिए गलत.
- 'Fixed time में कोई भी location' = Random Access Memory. Trap: Sequential (tape) में समय position पर निर्भर.
- Secondary = long-term store, main memory = अभी उपयोग में -> यह memory का Physical organization है (BPSC key).
- Trap: 1 KB = 1024 bytes (2^10), 1000 नहीं (exam में binary units ही).

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — Definition से नाम (TRE 2.0 Q135): fixed time में कोई भी

location -> Random Access Memory.

- Type 2 — कहाँ store होगा (TRE 2.0 Q77): update न होने वाला software -> ROM. Trick: volatile वाले (SRAM, DRAM) तुरंत काटो.
- Type 3 — Organization का प्रकार (TRE 1.0 Q47): secondary + main memory की व्यवस्था -> (A) Physical. Trick: बात असली hardware (disk, RAM) की है, इसलिए physical.

⑥ 6. NET level में ऐसे आता है

- Unit conversion numerical: 4 GB = 2^32 bytes -> 32 address lines (Part 8).
- Statement type: 'I. RAM non-volatile है II. ROM में BIOS रहता है -> सिर्फ II सही.
- Mini example: 512 MB = कितने KB? -> 512 × 1024 = 524288 KB = 2^19 KB.

⑦ 7. याद रखो

- Bit < Nibble (4) < Byte (8) < KB (2^10) < MB (2^20) < GB (2^30) < TB (2^40).
- RAM = मेज़ (volatile); ROM = नियम-बोर्ड (non-volatile, BIOS); Secondary = अलमारी; Cache = pen-stand.

Part 6 — RAM के प्रकार (SRAM/DRAM) और ROM के प्रकार

① I. आसान भाषा में

- RAM (Random Access Memory) दो तरह की: SRAM (Static RAM) और DRAM (Dynamic RAM). (SCERT/NCERT से आगे, NET level)
- ROM (Read Only Memory) कई तरह की: MROM, PROM, EPROM, EEPROM, Flash. फर्क इतना है कि data कौन डालता है और मिटा सकते हैं या नहीं.

② 2. रोज़मर्रा का example

- SRAM = switch: एक बार on किया तो on ही रहेगा (refresh नहीं). DRAM = पानी की टपकती बाल्टी: बार-बार भरनी पड़ती है (refresh).
- ROM: MROM = छपी हुई किताब; PROM = पेन से एक बार भरा form; EPROM = पेंसिल से लिखा, पूरा पन्ना rubber (UV light) से मिटाओ; EEPROM = whiteboard, जो शब्द चाहो मिटाओ.

③ 3. हर प्रकार step by step

- SRAM: flip-flops से (लगभग 6 transistors/bit), refresh नहीं चाहिए, बहुत तेज़, महँगी, कम density -> Cache में.
- DRAM: capacitor + 1 transistor प्रति bit; charge leak होता है -> periodic refresh ज़रूरी; धीमी, सस्ती, high density -> Main memory में.
  - → SDRAM (Synchronous DRAM): system clock के साथ sync. DDR (Double Data Rate) SDRAM: clock के दोनों edges पर transfer (DDR3/DDR4/DDR5).
- MROM (Mask ROM): manufacturer बनाते समय ही data डालता है; बाद में बदल नहीं सकते.
- PROM (Programmable ROM): user सिर्फ एक बार program करता है (fuses जलाकर) — OTP (One Time Programmable).
- EPROM (Erasable PROM): UV (Ultra Violet) light से पूरा chip erase करके फिर program; chip पर quartz की खिड़की.
- EEPROM (Electrically Erasable PROM): बिजली से erase, byte-by-byte, circuit से निकाले बिना.
  - → Flash memory = EEPROM का तेज़, block-erase रूप -> pen drive, SSD (Solid State Drive), memory card.

④ 4. Exam Point + Trap

- SRAM और DRAM दोनों volatile. Trap: 'SRAM non-volatile' गलत.
- SRAM = cache (तेज़, refresh नहीं); DRAM = main memory

(refresh चाहिए).

- EPROM = UV से erase; EEPROM = electricity से. Trap: दोनों उलटे.
- PROM, EPROM, MROM — तीनों ROM के types -> 'More than one of the above'.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — 'Which is a type of ROM?' + More than one (TRE 3.0 Q78): PROM, EPROM, MROM तीनों ROM -> (D) More than one of the above. Trick: तीनों के नाम में 'ROM' है — हर option अलग से जाँचो, फिर D चुनो.
- TRE 2.0 Q77 में भी SRAM/DRAM को volatile मानकर काटना था (Part 5).

⑥ 6. NET level में ऐसे आता है

- Comparison: SRAM vs DRAM (flip-flop vs capacitor, refresh, speed, cost, use).
- Match type: EPROM ↔ UV erase, EEPROM ↔ electrical erase, PROM ↔ OTP, Flash ↔ pen drive.
- Mini example: 'किस memory को refresh चाहिए?' -> DRAM.

⑦ 7. याद रखो

- SRAM = Switch (cache, no refresh); DRAM = टपकती बाल्टी (main memory, refresh).
- M = Manufacturer, P = एक बार, E = UV, EE = बिजली, Flash = pen drive.

Part 7 — Memory Hierarchy (सीढ़ी)

① 1. आसान भाषा में

- सारी memory एक जैसी नहीं. कुछ बहुत तेज़ पर महँगी और छोटी, कुछ धीमी पर सस्ती और बड़ी. इन्हें speed के हिसाब से सीढ़ी (pyramid) में

लगाते हैं = Memory Hierarchy.


- ऊपर से नीचे जाओ तो: speed घटती, cost per bit घटती, capacity बढ़ती, access time बढ़ता.

② 2. रोज़मर्रा का example

- पैसा: जेब (registers) — तुरंत, पर थोड़ा; बटुआ (cache); घर की तिजोरी (RAM); बैंक (hard disk); गाँव की ज़मीन (magnetic tape) — सबसे ज़्यादा value, पर निकालने में सबसे ज़्यादा समय.

③ 3. हर level step by step

- Registers -> Cache (L1, L2, L3) -> Main memory (RAM (Random Access Memory)) -> SSD (Solid State Drive) / HDD (Hard Disk Drive) -> Optical disk (CD/DVD) -> Magnetic tape.
- Locality of reference (cache इसी पर चलता है): temporal = वही data जल्दी दोबारा चाहिए (loop); spatial = पास वाले addresses जल्दी चाहिए (array).
- Interleaved memory (SCERT/NCERT से आगे, NET level): लगातार addresses अलग-अलग memory modules में, ताकि एक साथ पढ़े जा सकें -> लंबा sequential code तेज़.
- Disk access time = seek time (head को सही track तक) + rotational latency (सही sector घूमकर आए) + transfer time (SCERT/NCERT से आगे, NET level).



④ 4. Exam Point + Trap

- Cost per bit minimum = magnetic tape; maximum = registers.

- Trap: 'cheapest' पूछे तो नीचे वाला, 'fastest' पूछे तो ऊपर वाला. Cache और register सबसे महँगे.
- Cache best for small loops (temporal locality); Interleaved memory best for large sequential code.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — Minimum / maximum in hierarchy (TRE 2.0 Q88): cost of storing a bit minimum -> magnetic tape. Trick: सीढ़ी बनाओ, सबसे नीचे वाला चुनो.
- TRE 1.0 Q47 (physical organization) भी इसी hierarchy से जुड़ा है (Part 5).

⑥ 6. NET level में ऐसे आता है

- Statement type (NET Jun 2012): (i) cache small loops, (ii) interleaved small loops, (iii) interleaved large sequential, (iv) cache large sequential -> (i) और (iii) सही.
- Numerical: disk access time = seek + latency + transfer (Numericals chapter में).

⑦ 7. याद रखो

- ऊपर = तेज़ + महँगा + छोटा; नीचे = धीमा + सस्ता + बड़ा. Tape = सबसे सस्ता/bit.
- Cache = loops; Interleaved = sequential.

Part 8 — Bus और Addressable Memory (formula)

① 1. आसान भाषा में

- Bus = तारों (wires) का समूह जिस पर computer के हिस्सों के बीच data चलता है (USB port ↔ hard disk, hard disk ↔ main

memory).

- System bus के 3 भाग: Address bus (पता), Data bus (सामान), Control bus (आदेश: read/write).

② 2. रोज़मर्रा का example

- Courier: पता (address bus) सिर्फ भेजने वाले से जाता है — एक ओर; पार्सल (data bus) दोनों ओर आ-जा सकता है; 'deliver करो / लेकर आओ' का आदेश = control bus.
- घर के नंबर: अगर नंबर लिखने के लिए 2 अंक (00-99) हैं तो 100 घर. वैसे ही n address lines हों तो 2^n locations.

③ 3. Bus step by step + formula

- Data bus: data ले जाता है — bidirectional (read और write दोनों).
- Address bus: CPU (Central Processing Unit) -> memory, location का address — unidirectional.
- Control bus: read/write जैसे control signals (NCERT इसे unidirectional बताता है; NET level: interrupt/ready जैसी कुछ lines device से CPU की ओर भी आती हैं).
- Write: CPU address bus पर address + data bus पर data + control bus पर write signal. Read: CPU address देता है, memory controller data को data bus पर रखता है.
- Formula: n address lines -> 2^n locations. Memory size = 2^n × (हर location की data width).
- Data bus width = एक बार में कितने bits transfer (प्रायः word size के बराबर).
- 8085: 16 address lines -> 64 KB; 8086: 20 -> 1 MB; 80286: 24 -> 16 MB; 80386: 32 -> 4 GB.
- Expansion buses: PCI (Peripheral Component Interconnect) bus — bridge के ज़रिये processor bus की connectivity extend; SCSI (Small Computer System Interface) — disks, scanners के लिए parallel bus; USB (Universal Serial Bus) — serial, hot-pluggable,

plug-and-play; SATA (Serial Advanced Technology Attachment) — HDD/SSD जोड़ने का serial interface.

```
Q1: 16 address lines, 8 data lines -> memory size?
    Locations = 2^16 = 65536 = 64K
    Each location = 8 bits = 1 byte
    Size = 64K x 1 B = 64 KB
    Address range = 0000H ... FFFFH  (last = 2^16 - 1)

Q2: 14 address pins, 8 data pins
    Locations = 2^14 = 16384 = 16K  ->  16K x 8 = 16 KB

Q3: 4 GB byte-addressable RAM -> address lines?
    4 GB = 2^2 x 2^30 = 2^32   =>  32 lines

Q4: 1 MB memory, word = 16 bit (word addressable)
    words = 2^20 B / 2 B = 2^19  =>  19 address lines
```

④ 4. Exam Point + Trap

- Last location FFFF -> addresses 0000 से FFFF = 65536 = 2^16 = 64K. Trap: FFFF = 65535 देखकर 'लगभग 64K से कम' मत सोचो; 0 भी एक location है, इसलिए +1.
- Locations सिर्फ address lines से तय; data lines सिर्फ हर location की width बताती हैं. Trap: 14 address + 8 data -> 2^14, 2^22 नहीं.
- Address bus = एक दिशा; Data bus = दोनों दिशा.
- Processor bus की connectivity extend = PCI bus.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — Hex address से memory size (numerical) (TRE 2.0 Q87): 'FFFF last location' -> 4 hex अंक = 16 bits -> 2^16 = 64K. Trick: हर hex अंक = 4 bits.
- Type 2 — Bus पहचानो (TRE 1.0 Q56): processor bus की connectivity बढ़ाने के लिए -> PCI bus. Trick: 'extend / bridge' शब्द = PCI.

⑥ 6. NET level में ऐसे आता है

- Numerical (NET Sep 2013): chip में 14 address pins, 8 data pins -> locations = 2^14.
- Numerical: 'n KB memory के लिए कितनी address lines?' -> log2(bytes).
- Statement: 'Address bus bidirectional है' -> गलत.

⑦ 7. याद रखो

- n lines -> 2^n locations. 16 -> 64K, 20 -> 1M, 24 -> 16M, 32 -> 4G.
- हर hex अंक = 4 bits. Address = एक दिशा, Data = दोनों दिशा. Extend = PCI.

Part 9 — Microprocessor और Microcontroller

① 1. आसान भाषा में

- Microprocessor = एक chip पर पूरा CPU (Central Processing Unit) (ALU + CU + registers; IC (Integrated Circuit) में लाखों transistors, resistors, diodes).
- Microcontroller = एक chip पर पूरा computer: CPU + थोड़ी RAM (Random Access Memory) + ROM (Read Only Memory) + I/O (Input/Output) ports.
- Microcomputer = microprocessor + memory + peripheral (I/O) equipment.

② 2. रोज़मर्रा का example

- Microprocessor = सिर्फ इंजन (गाड़ी चलाने के लिए बाकी पुर्ज़े अलग से जोड़ो).

- Microcontroller = पूरा scooter एक साथ (इंजन + टंकी + पहिए) — washing machine, TV remote, microwave, digital camera, keyboard के अंदर (embedded system).
- Microcomputer = इंजन + बाकी पुर्ज़े जोड़कर बनी पूरी गाड़ी (आपका PC (Personal Computer)).

③ 3. Specifications और generations step by step

- Word size: एक बार में process होने वाले max bits (आज 16 से 64 bit).
- Memory size: word size बढ़ने से RAM बढ़ी; 64-bit -> 16 EB (Exabyte) तक.
- Clock speed: प्रति second clock pulses; Hz -> kHz -> GHz (Gigahertz) = 10^9 pulses/s.
- Cores: dual-core = 2, quad-core = 4, octa-core = 8 -> multitasking तेज़.
- Generations (NCERT Table 1.2): NCERT 1st gen example 8080 लिखता है; standard books में 4004 (4-bit) को 1st gen मानते हैं. Exam में NCERT table ही याद रखो.
- 8085 (SCERT/NCERT से आगे, NET level): 8-bit, 40 pins, 16 address lines (64 KB), lower address/data multiplexed (AD0–AD7), single +5 V supply, 5 hardware interrupts.
- 8086 (SCERT/NCERT से आगे, NET level): 16-bit, 20 address lines (1 MB); दो units — BIU (Bus Interface Unit) + EU (Execution Unit). BIU की 6-byte instruction queue -> prefetch (pipelining की शुरुआत).
- Peripheral ICs: USART (Universal Synchronous/Asynchronous Receiver-Transmitter), PPI (Programmable Peripheral Interface), PIC (Programmable Interrupt Controller).

```
Gen  Era      Chip Word    Max mem  Example (NCERT)
1st  1971-73  LSI  4/8 bit 1 KB     Intel 8080
2nd  1974-78  LSI  8 bit   1 MB     Intel 8085, Motorola 6800
```

```
3rd  1979-80  VLSI 16 bit  16 MB    Intel 8086
4th  1981-95  VLSI 32 bit  4 GB     Intel 80386, Moto 68030
5th  1995-    SLSI 64 bit  64 GB    Pentium, Celeron, Xeon

8251       -> USART (serial communication)
8253/8254  -> Programmable Interval Timer
8255       -> PPI (Programmable Peripheral Interface)
8257, 8237 -> DMA controller
8259       -> PIC (Programmable Interrupt Controller)
8279       -> Keyboard / Display controller
8051       -> Microcontroller (8-bit)
```

④ 4. Exam Point + Trap

- CPU on a single chip = microprocessor; computer on a single chip = microcontroller. Trap: दोनों उलटे options.
- Intel 8085 = second generation (8-bit). Third generation (16-bit) की maximum memory = 16 MB (NCERT table; 24 address lines -> 2^24).
- Trap: असली 8086 में 20 address lines = 1 MB; 16 MB 80286 (24 lines) का है. BPSC ने NCERT table वाला 16 MB माना.
- Microprocessor में I/O devices नहीं होते — यही microcomputer से मुख्य फर्क.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — 'X on a single chip' (TRE 2.0 Q74, Q75 — लगातार): CPU on chip -> microprocessor; computer on chip -> microcontroller. Trick: 'CPU' = processor, 'computer' = controller.
- Type 2 — Generation table (TRE 2.0 Q72): 8085 -> second. (TRE 2.0 Q73): 3rd gen max memory -> 16 MB. Trick: NCERT Table 1.2 का 'Max mem' column रट लो: 1 KB, 1 MB, 16 MB, 4 GB, 64 GB.

⑥ 6. NET level में ऐसे आता है

- Match type (NET Jun 2012): USART-8251, Microcontroller-8051,

Interrupt controller-8259, DMA (Direct Memory Access) controller-8257.

- Concept (NET Jun 2012, Jun 2014): complete microcomputer = microprocessor + memory + peripherals (All of the above); microprocessor में I/O devices नहीं.
- Mini example: '8255 क्या है?' -> PPI.

7. याद रखो

- Processor = सिर्फ इंजन (CPU); Controller = पूरा scooter (computer on chip).
- 8085 = 2nd gen, 8-bit, 64 KB; 8086 = 16-bit, 1 MB. Max mem column: 1K, 1M, 16M, 4G, 64G.
- 51 = USART, 59 = PIC, 57 = DMA, 55 = PPI, 8051 = microcontroller.

Part 10 — Instruction Cycle और Instruction Formats (SCERT/NCERT से आगे, NET level)

1. आसान भाषा में

- Instruction = CPU (Central Processing Unit) को दिया गया एक आदेश. इसके दो भाग: opcode (operation code) = क्या करना है (ADD), और operand(s) / address = किस पर करना है.
- हर instruction 3 कदम में चलता है: Fetch (लाना) -> Decode (समझना) -> Execute (करना). इसे instruction cycle कहते हैं.

2. रोज़मर्रा का example

- माँ ने पर्ची दी 'दूध लाओ': पर्ची उठाई (fetch), पढ़कर समझा (decode), दुकान जाकर दूध लाए (execute). बीच में घंटी बजी (interrupt) तो

पहले यह काम पूरा, फिर दरवाज़ा.

③ 3. Step by step

- Fetch: PC (Program Counter) -> MAR (Memory Address Register), memory -> MDR (Memory Data Register) -> IR (Instruction Register), फिर PC + 1.
- Decode: CU (Control Unit) opcode समझता है. Indirect: ज़रूरत हो तो operand का address लाना. Execute: ALU (Arithmetic Logic Unit) / memory / I/O काम.
- हर instruction के बाद CPU interrupt check करता है; interrupt हो तो ISR (Interrupt Service Routine) चलाता है.
- CPI (Cycles Per Instruction); MIPS (Million Instructions Per Second) = clock rate ÷ (CPI x 10^6). Example: 2 GHz, CPI = 4 -> 2x10^9 ÷ (4x10^6) = 500 MIPS.
- Instruction formats (address fields की संख्या से): 3-address, 2-address, 1-address (accumulator based), 0-address (stack based).
- Instruction types: data transfer (MOV, LOAD, STORE, PUSH, POP); data manipulation — arithmetic (ADD, INC), logical (AND, CMA), shift (SHL, SHR); program control (BR, JMP, CALL, RET, TST, CMP).

```
FETCH   : MAR <- PC
          MDR <- M[MAR]          (memory read)
          IR  <- MDR ;  PC <- PC + 1
DECODE  : CU decodes opcode in IR
INDIRECT: fetch operand address (only if needed)
EXECUTE : ALU / memory / I/O operation
INTERRUPT check  ->  next instruction

X = (A + B) x (C + D)
3-address: ADD R1, A, B     ; R1 <- A + B
           ADD R2, C, D     ; R2 <- C + D
           MUL X, R1, R2    ; X  <- R1 x R2
2-address: MOV R1, A ; ADD R1, B
```

```
            MOV R2, C ; ADD R2, D
            MUL R1, R2 ; MOV X, R1
1-address:  LOAD A ; ADD B ; STORE T
            LOAD C ; ADD D ; MUL T ; STORE X
0-address:  PUSH A ; PUSH B ; ADD ; PUSH C
            PUSH D ; ADD ; MUL ; POP X   (stack)
```

④ 4. Exam Point + Trap

- CPU interrupt को current instruction पूरा होने के बाद check करता है. Trap: 'जैसे ही interrupt आए' या 'fetch के बाद' गलत.
- Computers में zero, one, two और three address — सभी formats हो सकते हैं. Trap: 'only' वाले options.
- SHL (Shift Left) program control नहीं, data manipulation (shift) है. BR, JMP, TST = program control.
- 0-address = stack; 1-address = accumulator.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- TRE 1.0, 2.0, 3.0 के इस topic वाले सवालों में instruction cycle / format पर सीधा सवाल नहीं मिला.
- पर PC, IR, MAR वाले TRE 2.0 Q131-133 इसी fetch step पर टिके हैं (Part 4). TRE 3.0 से NET जैसे सवाल बढ़े हैं, इसलिए NET types तैयार रखो.

⑥ 6. NET level में ऐसे आता है

- Formats (NET Jun 2013): instruction formats -> zero, one, two, three address सभी.
- 'Not a ...' type (NET Jun 2013): program control instruction नहीं -> SHL.
- Interrupt timing (NET Jun 2012): ISR -> current instruction पूरा होने के बाद interrupt register check करके.
- Numerical: MIPS = f ÷ (CPI × 10^6).

⑦ 7. याद रखो

- Fetch-Decode-Execute = पर्ची उठाओ-पढ़ो-काम करो. Interrupt = काम पूरा होने के बाद.
- 0-address = stack, 1-address = accumulator. SHL = shift, control नहीं.

Part II — Addressing Modes (operand कहाँ है?)

① 1. आसान भाषा में

- Addressing mode = instruction में operand (data) तक पहुँचने का तरीका.
- EA (Effective Address) = operand का असली memory address.

② 2. रोज़मर्रा का example

- दोस्त को किताब देनी है:
  - → किताब हाथ में ही दे दी = Immediate
  - → 'अलमारी नंबर 500 में है' = Direct
  - → 'अलमारी 500 में एक पर्ची है, उस पर असली अलमारी का नंबर लिखा है' = Indirect
  - → 'मेरी जेब (register) में है' = Register
  - → 'जहाँ अभी खड़े हो उससे 5 कदम आगे' = Relative
  - → 'शेल्फ 500 से शुरू करके i-वाँ खाना' = Indexed

③ 3. हर mode step by step (example सहित)

- Implied / Implicit: operand opcode में ही छिपा — CMA, STC (8085).
- Immediate: operand instruction में ही — MVI A, 05H; ADI 20H. Memory reference = 0, सबसे तेज़.

- Direct / Absolute: address instruction में — LDA 2050H, STA 3000H; EA = A. ADD X Y भी absolute.
- Indirect: instruction में address का address — EA = M[A]; 2 memory references.
- Register: operand register में — MOV A, B; SUB B.
- Register indirect: register में operand का address — MOV A, M (HL pair), LDAX B; EA = (R).
- Autoincrement / Autodecrement: register indirect + use के बाद/पहले register ±1 (arrays, stack).
- Relative (PC-relative): EA = PC + offset -> branch instructions.
- Indexed: EA = constant (instruction में) + index register.
- Base register: EA = base register + displacement (program relocation).
- Based-indexed (8086): EA = base (BX/BP) + index (SI/DI) + displacement — MOV CL, [BX][DI]+8.

```
Instruction: LOAD R1, 500   (address field = 500)
Memory: M[500] = 800,  M[800] = 300
PC = 200 (after fetch),  index register Rx = 100

Immediate : operand = 500
Direct    : EA = 500            -> operand = 800
Indirect  : EA = M[500] = 800   -> operand = 300
Relative  : EA = PC + 500 = 700
Indexed   : EA = 500 + Rx = 600
```

(4) 4. Exam Point + Trap

- ADD X Y = Absolute (direct) addressing. Trap: Index या Indirect नहीं, क्योंकि address सीधे दिए हैं.
- 8085 में: ADI = immediate, STA = direct, CMA = implied, SUB r = register.
- Constant + register content = Index mode. Trap: 'Absolute' नहीं.
- 'Relative indexed' standard mode नहीं माना गया (NET key).

- CPU की common techniques — direct, indirect, immediate सभी -> 'More than one of the above'.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — Instruction देखकर mode (TRE 1.0 Q58): 'ADD X Y' -> (C) Absolute. Trick: instruction में सीधे memory नाम/address = direct/absolute.
- Type 2 — More than one (TRE 1.0 Q53): 'most common addressing technique' -> direct, indirect, immediate तीनों -> (D) More than one of the above.

⑥ 6. NET level में ऐसे आता है

- Match type (NET Jun 2012): ADI-Immediate, STA-Direct, CMA-Implied, SUB-Register.
- Definition (NET Dec 2012): constant + register = Index.
- 'Not a mode' (NET Jun 2013): Relative indexed.
- 8086 instruction (NET Sep 2013): MOV CL, [BX][DI]+8 -> Based Indexed.
- Numerical: EA निकालो (ऊपर code box वाला example).

⑦ 7. याद रखो

- Immediate = हाथ में; Direct = अलमारी नंबर; Indirect = पर्ची पर नंबर; Register = जेब; Relative = PC + offset; Indexed = constant + index.
- Immediate = 0 memory reference, Direct = 1, Indirect = 2.

Part 12 — Interrupts

① 1. आसान भाषा में

- Interrupt = एक signal जो CPU (Central Processing Unit) से कहता है 'अपना काम थोड़ा रोको, पहले मेरी बात सुनो'.

- CPU current program रोककर एक छोटा program चलाता है — ISR (Interrupt Service Routine) — फिर वहीं से पुराना काम शुरू.

(2) 2. रोज़मर्रा का example

- पढ़ाई करते समय phone बजा: page पर निशान लगाया (PC save), phone उठाया (ISR), बात पूरी करके वहीं से पढ़ाई शुरू (resume).
- Phone silent कर सकते हो = maskable; fire alarm को silent नहीं कर सकते = non-maskable.

(3) 3. Types step by step

- Steps: current instruction पूरा -> PC (Program Counter) और status stack पर save -> IVT (Interrupt Vector Table) से ISR का address -> ISR execute -> IRET (Interrupt Return) / RET -> program वहीं से resume.
- Hardware / External: I/O (Input/Output) device, timer, power failure से. Maskable (INTR (Interrupt Request) — disable/ignore कर सकते) vs Non-maskable (NMI (Non-Maskable Interrupt) — 8085 का TRAP).
- Software: instruction से पैदा — INT n (8086), RST (Restart) n (8085).
- Internal (trap / exception): illegal opcode, overflow, divide by zero — गलत instruction या data से.
- Trap = synchronous (program के साथ, हर बार उसी जगह); Interrupt = asynchronous (कभी भी आ सकता).
- Vectored (ISR का address fixed) vs non-vectored (address device देता है, जैसे INTR).
- 8085 priority: TRAP (0024H) > RST 7.5 (003CH) > RST 6.5 (0034H) > RST 5.5 (002CH) > INTR.

(4) 4. Exam Point + Trap

- 'Memory interrupt' कोई interrupt type नहीं है. Types = hardware,

software, internal.

- Instruction से शुरू = Software interrupt. Illegal/गलत use = Internal interrupt.
- Trap: 'traps asynchronous, interrupts synchronous' उलटा है — सही: trap synchronous.

5 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type I — 'Which is NOT a type?' (TRE 3.0 Q110): Hardware / Memory / Software interrupt -> (B) Memory interrupt. Trick: जो नाम किताब के types (hardware, software, internal) में नहीं, वही जवाब.

6 6. NET level में ऐसे आता है

- Definition (NET Jun 2012): instruction से initiated -> Software.
- Definition (NET Jun 2013): illegal/erroneous use -> Internal interrupt.
- Comparison (NET Dec 2013): traps vs interrupts -> traps synchronous, interrupts asynchronous with the program.
- Timing (NET Jun 2012): current instruction पूरा होने के बाद check.

7 7. याद रखो

- Phone = interrupt, निशान = PC save, बात = ISR. Silent हो सके = maskable; fire alarm = NMI (TRAP).
- Types: Hardware, Software, Internal. 'Memory interrupt' नहीं. Trap = sync, Interrupt = async.

Part 13 — I/O Techniques और DMA

1 1. आसान भाषा में

- CPU (Central Processing Unit) और I/O (Input/Output) devices (keyboard, printer, disk) के बीच data लेन-देन के 3 तरीके:

Programmed I/O, Interrupt-driven I/O, DMA (Direct Memory Access).

- I/O devices को address देने के 2 तरीके: Memory-mapped I/O और I/O-mapped (isolated) I/O.

② 2. रोज़मर्रा का example

- Pizza order:
  - →हर 2 मिनट दरवाज़ा खोलकर देखो आया क्या = Programmed I/O (polling) — समय बर्बाद
  - →घंटी बजेगी तब जाओ, तब तक दूसरा काम = Interrupt-driven I/O
  - →Delivery boy खुद सामान सीधे फ्रिज में रख जाए, आपको सिर्फ बाद में बताए = DMA

③ 3. हर तरीका step by step

- Programmed I/O (polling): CPU बार-बार device का status flag check करता है -> CPU का समय बर्बाद. इसे program-controlled I/O भी कहते हैं.
- Interrupt-driven I/O: device ready होने पर interrupt भेजता है; तब तक CPU दूसरा काम करता है.
- DMA: bulk data सीधे I/O ↔ memory, CPU के बिना. DMAC (DMA Controller) (Intel 8257 / 8237) transfer करता है; CPU सिर्फ start address, word count, direction (read/write) set करता है; transfer खत्म होने पर DMAC interrupt भेजता है.
  - →Handshake: DMAC -> HOLD (bus request) -> CPU -> HLDA (Hold Acknowledge) -> bus अब DMAC के पास.
  - →Modes: Burst (block) — पूरा block एक साथ, CPU तब तक रुका; Cycle stealing — एक-एक word, CPU से एक bus cycle 'चुराकर'; Transparent — जब CPU bus use नहीं कर रहा.
- Memory-mapped I/O: I/O registers और memory का same address space; वही instructions (LDA/STA, MOV).
- I/O-mapped (isolated) I/O: I/O का अलग address space, special

instructions IN/OUT; 8085 में 8-bit port address -> 256 input + 256 output ports.

- I/O interface / port: CPU और device के बीच speed, data format (serial/parallel) का अंतर संभालता है; इसमें buffer registers होते हैं.

④ 4. Exam Point + Trap

- Memory-mapped I/O = I/O devices और memory same address space share. Trap: 'separate address space' = I/O-mapped.
- Status flags बार-बार check = program-controlled I/O. Trap: memory-mapped या I/O-mapped नहीं (वे addressing के तरीके हैं, transfer के नहीं).
- DMA = high-speed devices (disk) के लिए best, CPU overhead सबसे कम.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- Type 1 — Definition (TRE 1.0 Q57): 'In memory mapped I/O' -> (A) same address space.
- Type 2 — तरीका पहचानो (TRE 1.0 Q69): repeatedly checking status flags -> (A) program-controlled I/O. Trick: 'repeatedly checking' = polling = programmed I/O.

⑥ 6. NET level में ऐसे आता है

- Comparison: programmed vs interrupt vs DMA (CPU कितना busy).
- DMA modes: burst vs cycle stealing. Mini example: 'CPU से एक-एक bus cycle लेकर transfer' -> cycle stealing.
- Numerical: 8085 I/O-mapped में कितने ports? -> 8-bit address -> 2^8 = 256.

⑦ 7. याद रखो

- दरवाज़ा देखते रहो = polling; घंटी = interrupt; delivery boy फ्रिज में = DMA.

- Memory-mapped = same address space; I/O-mapped = अलग (IN/OUT). HOLD -> HLDA.

Part 14 — Pipelining (SCERT/NCERT से आगे, NET level)

① 1. आसान भाषा में

- Pipelining = instruction के काम को k stages में बाँटकर अलग-अलग instructions को एक साथ (overlap) चलाना — factory की assembly line जैसा.
- इससे एक instruction का समय कम नहीं होता, पर प्रति second ज़्यादा instructions पूरे होते हैं (throughput बढ़ता है).

② 2. रोज़मर्रा का example

- कपड़े धोना: धोना (30 min) -> सुखाना -> तह करना. पहली बाल्टी सूख रही है तब दूसरी धुल रही है. अगर सुखाने में 2 घंटे लगें (सबसे धीमी stage), तो पूरी line उसी की रफ़्तार से चलेगी.

③ 3. Step by step + formula

- 5-stage RISC (Reduced Instruction Set Computer) pipeline: IF (Instruction Fetch), ID (Instruction Decode), EX (Execute), MEM (Memory access), WB (Write Back).
- पहला instruction k cycles में निकलता है, फिर हर cycle एक नया -> n instructions = (k + n − 1) cycles.
- Hazards (रुकावट): structural (resource conflict), data (RAW (Read After Write) dependency), control (branch). उपाय: stall/bubble, forwarding, branch prediction.
- Pipelining strategy का शुरुआती रूप = instruction prefetch (पिछला execute होते समय अगला fetch) — 8086 का 6-byte queue.

```
Non-pipeline time  = n x tn
Pipeline time      = (k + n - 1) x tp
Speed-up  S = n.tn / ((k + n - 1).tp)
If tn = k.tp and n >> k :  S(max) -> k
Efficiency = S / k ; Throughput = n / ((k+n-1).tp)

Example: k = 4, tp = 20 ns, n = 100 tasks, tn = 4 x 20 = 80 ns
  Non-pipe = 100 x 80              = 8000 ns
  Pipe     = (4 + 100 - 1) x 20    = 2060 ns
  S        = 8000 / 2060           = 3.88   (max = 4)

Clock:  1   2   3   4   5   6   7
I1      IF  ID  EX  MEM WB
I2          IF  ID  EX  MEM WB
I3              IF  ID  EX  MEM WB
```

4. Exam Point + Trap

- Pipelining सबसे effective जब सभी stages लगभग बराबर समय लें (सबसे धीमी stage ही clock तय करती है).
- Trap: speed-up का formula उलटा मत लिखो — ऊपर n·tn (बिना pipeline), नीचे (k + n − 1)·tp. (k + n + 1) या (k − n + 1) गलत.
- Max speed-up = stages की संख्या k (जब n बहुत बड़ा).

5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- TRE 1.0, 2.0, 3.0 में pipelining पर सीधा सवाल नहीं मिला.
- यह NET level topic है; TRE 4.0 में NET-style सवाल आ सकते हैं, इसलिए नीचे के types और formula ज़रूर करो.

6. NET level में ऐसे आता है

- Concept (NET Jun 2012): stages लगभग same amount of time लें तब सबसे effective.
- Definition (NET Jun 2012): pipelining strategy = instruction prefetch.
- Formula पहचानो (NET Sep 2013): S = n·tn / ((k + n − 1)·tp).
- Numerical: speed-up, efficiency, throughput (Numericals chapter).

⑦ 7. याद रखो

- Pipeline = कपड़े धोने की line; सबसे धीमी stage = पूरी line की रफ़्तार.
- Pipe time = (k + n − 1)·tp; S = n·tn / ((k + n − 1)·tp); S max = k.

Part 15 — Cache: Hit Ratio, TLB, Mapping (SCERT/NCERT से आगे, NET level)

① 1. आसान भाषा में

- Cache = CPU (Central Processing Unit) के पास की छोटी, तेज़ memory. CPU पहले cache में देखता है.
- Hit = data cache में मिला; Miss = नहीं मिला -> main memory से पूरा block cache में लाओ.
- Hit ratio h = hits ÷ (hits + misses); miss ratio = 1 − h.
- TLB (Translation Lookaside Buffer) = page-table entries का cache (address बदलने के लिए).

② 2. रोज़मर्रा का example

- Library: तुम्हारी मेज़ पर 10 किताबें (cache), पूरी library (main memory). 10 में से 9 बार किताब मेज़ पर ही मिली = hit ratio 0.9.
- Mapping = मेज़ पर कौन सी किताब कहाँ रखोगे: direct = हर किताब का fixed खाना; fully associative = कहीं भी; set-associative = तय shelf के अंदर कहीं भी.

③ 3. Step by step

- EAT (Effective Access Time) के दो formulas (question में access type देखो): simultaneous (cache और memory एक साथ) और

hierarchical (पहले cache, फिर memory).

- TLB: miss पर page table के लिए एक extra memory access -> EMAT (Effective Memory Access Time).
- Write policies: Write-through (cache + memory दोनों में तुरंत) vs Write-back (सिर्फ cache में; block हटते समय memory में; dirty bit).
- Replacement: FIFO (First In First Out) = सबसे पुराना बाहर, LRU (Least Recently Used) = जो सबसे देर से use नहीं हुआ वह बाहर, LFU (Least Frequently Used), Random.
- Direct mapping: main memory block j -> cache line (j mod m). Simple, सस्ता, पर conflict misses. Address = Tag | Line | Word.
- Fully associative: कोई भी block किसी भी line में; Address = Tag | Word; सब tags parallel compare -> महँगा (CAM (Content Addressable Memory)).
- k-way set-associative: cache को v sets में बाँटो, block j -> set (j mod v), set के अंदर कोई भी line. Address = Tag | Set | Word. k = 1 -> direct; k = सब lines -> fully associative.

```
Simultaneous (parallel) access:
   Teff = h.Tc + (1 - h).Tm
Hierarchical (look-through) access:
   Teff = h.Tc + (1 - h).(Tc + Tm) = Tc + (1 - h).Tm

Example: h = 0.9, Tc = 10 ns, Tm = 100 ns
   Hierarchical : 10 + 0.1 x 100        = 20 ns
   Simultaneous : 0.9 x 10 + 0.1 x 100  = 19 ns

TLB: h = 0.8, TLB search = 20 ns, memory = 100 ns
   EMAT = 0.8 x (20 + 100) + 0.2 x (20 + 100 + 100)
        = 96 + 44 = 140 ns

Main memory = 16 MB = 2^24  -> 24-bit address
Cache = 64 KB,  block (line) size = 4 B
Lines m = 64 KB / 4 B = 16K = 2^14
Direct   : Tag 8  | Line 14 | Word 2    (8 = 24 - 14 - 2)
Assoc.   : Tag 22 | Word 2
2-way    : sets = 2^14 / 2 = 2^13
           Tag 9  | Set 13  | Word 2
```

4. Exam Point + Trap

- TLB miss पर 3 काम: TLB search + page table access + data access. Trap: miss पर सिर्फ 1 memory access जोड़ना गलत.
- Trap: EAT में simultaneous और hierarchical का फर्क — सवाल में न लिखा हो तो options से मिलाकर देखो.
- Page replacement में 'page interrupt' = हर नया page लाना (शुरू के खाली frames भरना भी गिनो).
- Direct mapping में tag bits = कुल bits − line bits − word bits.

5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- TRE 1.0, 2.0, 3.0 में cache/TLB पर इस topic का सीधा सवाल नहीं मिला.
- पर TRE 3.0 में OS (Operating System) वाला page offset numerical आया (4 KB page -> 12 bits) — यानी BPSC अब NET जैसे memory numericals पूछ रहा है. EAT और mapping की practice करो.

6. NET level में ऐसे आता है

- Numerical (NET Sep 2013): TLB hit 80%, TLB 20 ns, memory 100 ns -> EMAT = 140 ns.
- Numerical (NET Jun 2013): ABACABDBACD, 2 frames -> FIFO = 9, LRU = 8 page interrupts.
- Mapping numerical: tag/line/word bits निकालो (ऊपर code box).

7. याद रखो

- Teff (hierarchical) = Tc + (1 − h)·Tm; Teff (simultaneous) = h·Tc + (1 − h)·Tm.
- EMAT = h(t + m) + (1 − h)(t + 2m). FIFO = सबसे पुराना, LRU = सबसे देर से unused.

Part 16 — RISC vs CISC और Flynn (SCERT/NCERT से आगे, NET level)

① 1. आसान भाषा में

- RISC (Reduced Instruction Set Computer) = कम और simple instructions वाला processor.
- CISC (Complex Instruction Set Computer) = बहुत सारे complex instructions वाला processor.
- Flynn's classification = computers को instruction stream और data stream की संख्या से 4 भागों में बाँटना.

② 2. रोज़मर्रा का example

- RISC = छोटे-छोटे simple औज़ार (हथौड़ी, पेचकस) — हर काम जल्दी, पर कई कदम. CISC = एक बड़ी multi-purpose मशीन — एक बटन में बड़ा काम, पर धीमी और जटिल.
- Flynn: एक teacher एक बच्चे को पढ़ाए = SISD; एक teacher (एक instruction) पूरी class को एक साथ = SIMD; अलग-अलग teachers अलग-अलग बच्चों को = MIMD.

③ 3. Step by step

- RISC: fixed length instructions, ज़्यादातर 1 clock cycle, load/store architecture (memory access सिर्फ LOAD/STORE से), बहुत registers, hardwired CU (Control Unit), pipelining आसान. Example: ARM (Advanced RISC Machines).
- CISC: variable length, multi-cycle, कई addressing modes, memory-to-memory operations, microprogrammed CU, कम registers. Example: Intel x86 (8086, Pentium).
- SISD (Single Instruction Single Data): साधारण uniprocessor.
- SIMD (Single Instruction Multiple Data): vector/array processor,

GPU (Graphics Processing Unit).

- MISD (Multiple Instruction Single Data): practically बहुत कम (fault-tolerant systems).
- MIMD (Multiple Instruction Multiple Data): multicore / multiprocessor systems.

④ 4. Exam Point + Trap

- RISC में ज़ोर compiler/software पर, CISC में hardware पर; RISC का code size बड़ा, CISC का छोटा.
- Trap: RISC = hardwired CU, CISC = microprogrammed CU (उलटा मत करो).
- GPU = SIMD; multicore = MIMD.

⑤ 5. BPSC ऐसे पूछता है (TRE 1.0 / 2.0 / 3.0)

- TRE 1.0, 2.0, 3.0 में RISC/CISC या Flynn पर सीधा सवाल नहीं मिला. NET level के रूप में तैयार रखो.

⑥ 6. NET level में ऐसे आता है

- Comparison: RISC vs CISC की table से 'which is NOT a feature of RISC' (जैसे variable length instruction).
- Match: SIMD ↔ vector processor, MIMD ↔ multiprocessor.
- Mini example: 'Load/store architecture किसकी पहचान?' -> RISC.

⑦ 7. याद रखो

- RISC = Reduced, Fixed, 1 cycle, Load/Store, Hardwired, ARM. CISC = Complex, Variable, Microprogrammed, x86.
- SISD = 1 teacher 1 बच्चा; SIMD = GPU; MIMD = multicore.

Numericals — और practice

① Practice 1: Memory units (number system)

- 2 GB में कितने bytes? 512 MB में कितने KB?

```
2 GB  = 2 x 2^30   = 2^31 B = 2,147,483,648 B
512 MB = 2^9 x 2^20 B = 2^29 B
       = 2^29 / 2^10 KB = 2^19 KB = 524,288 KB
```

② Practice 2: Hex address -> memory size

- Last address 7FFF (hex) हो तो memory कितनी? 16 KB memory 0000H से शुरू हो तो last address?

```
7FFF = 0111 1111 1111 1111 (binary) = 32767
locations = 32767 + 1 = 32768 = 2^15 = 32K

16 KB = 2^14 B -> addresses 0 ... 2^14 - 1 = 16383
16383 = 3FFF (hex)  ->  range 0000H ... 3FFFH
(Each hex digit = 4 bits)
```

③ Practice 3: Address lines

- 256 KB byte-addressable memory के लिए कितनी address lines? 32K x 8 chip में address और data lines?

```
256 KB = 2^8 x 2^10 = 2^18 B  ->  18 address lines

32K x 8 chip:
  32K = 2^15 locations -> 15 address lines
  each location 8 bit  -> 8 data lines
```

④ Practice 4: Memory chips कितनी चाहिए

- 64 KB memory 8K x 8 chips से? 1M x 16 memory 256K x 4 chips से?

```
64K x 8 / (8K x 8) = 64K/8K = 8 chips

1M x 16 from 256K x 4:
  rows    = 1M / 256K = 4
  columns = 16 / 4    = 4
  chips   = 4 x 4     = 16
```

5 Practice 5: MIPS और execution time

- 4 GHz clock, CPI = 2 -> MIPS? 10^9 instructions, CPI 2, 2 GHz -> समय?

```
MIPS = f / (CPI x 10^6) = 4 x 10^9 / (2 x 10^6) = 2000 MIPS

Time = IC x CPI / f = 10^9 x 2 / (2 x 10^9) = 1 s
Clock cycle at 2.5 GHz = 1 / 2.5e9 = 0.4 ns
```

6 Practice 6: Pipeline speed-up

- k = 5 stages, tp = 10 ns, n = 10 instructions, tn = 50 ns. Speed-up, efficiency, throughput?

```
Non-pipe = n x tn = 10 x 50 = 500 ns
Pipe     = (k + n - 1) x tp = (5 + 10 - 1) x 10 = 140 ns
S        = 500 / 140 = 3.57
Eff.     = S / k = 3.57 / 5 = 0.714  (71.4 %)
Throughput = 10 / 140 ns = 0.0714 per ns = 71.4 MIPS
```

7 Practice 7: Unequal stages pipeline

- 4 stages: 10, 20, 15, 25 ns, latch delay 5 ns, n = 100. Speed-up?

```
Clock tp = max stage + latch = 25 + 5 = 30 ns
Pipe     = (4 + 100 - 1) x 30 = 103 x 30 = 3090 ns
Non-pipe = 100 x (10 + 20 + 15 + 25) = 100 x 70 = 7000 ns
S        = 7000 / 3090 = 2.27
(Trap: slowest stage sets the clock, not the average)
```

8 Practice 8: Cache EAT

- h = 0.95, Tc = 5 ns, Tm = 50 ns. दोनों formulas से EAT? और: Tc = 10, Tm = 100, EAT (simultaneous) = 19 ns हो तो h?

```
Hierarchical : Tc + (1-h)Tm = 5 + 0.05 x 50        = 7.5 ns
Simultaneous : h.Tc + (1-h)Tm = 4.75 + 2.5          = 7.25 ns

19 = 10h + 100(1 - h) = 100 - 90h
90h = 81  ->  h = 0.9  (90 %)
```

⑨ Practice 9: TLB EMAT

- TLB hit = 90%, TLB search = 10 ns, memory = 50 ns. EMAT?

```
Hit  : 10 + 50       = 60 ns
Miss : 10 + 50 + 50  = 110 ns
EMAT = 0.9 x 60 + 0.1 x 110 = 54 + 11 = 65 ns
```

⑩ Practice 10: Cache mapping bits

- Main memory 4 GB (byte addressable), cache 32 KB, block 32 B. Direct, 4-way, fully associative में Tag/Index/Word bits? Direct mapped 16 lines में block 100 किस line में?

```
Address = 32 bits (4 GB = 2^32)
Word bits  = log2(32) = 5
Lines      = 32 KB / 32 B = 2^15 / 2^5 = 2^10 = 1024
Direct     : Tag 17 | Line 10 | Word 5   (32-10-5 = 17)
4-way      : sets = 1024/4 = 256 = 2^8
             Tag 19 | Set 8 | Word 5
Fully assoc: Tag 27 | Word 5

Block 100, 16 lines: 100 mod 16 = 4  -> line 4
```

⑪ Practice 11: FIFO vs LRU page faults

- String 7 0 1 2 0 3 0 4 2 3 0 3 2, frames = 3. FIFO और LRU में faults?

```
FIFO: 7F 0F 1F 2F(out 7) 0H 3F(out 0) 0F(out 1)
      4F(out 2) 2F(out 3) 3F(out 0) 0F(out 4) 3H 2H
      Faults = 10
LRU : 7F 0F 1F 2F(out 7) 0H 3F(out 1) 0H
      4F(out 2) 2F(out 3) 3F(out 0) 0F(out 4) 3H 2H
      Faults = 9
```

⑫ Practice 12: Disk access time

- Seek = 5 ms, 7200 RPM (Revolutions Per Minute), transfer = 0.1 ms. Average access time?

```
1 rotation = 60 / 7200 s = 8.33 ms
Avg rotational latency = 8.33 / 2 = 4.17 ms
Access = seek + latency + transfer
       = 5 + 4.17 + 0.1 = 9.27 ms
```

(13) Practice 13: Effective Address

- LOAD R1, 300; M[300] = 900; PC = 400 (fetch के बाद); index R = 50. हर mode में EA?

```
Immediate : operand = 300 (no EA)
Direct    : EA = 300
Indirect  : EA = M[300] = 900
Relative  : EA = PC + 300 = 700
Indexed   : EA = 300 + 50 = 350
```

Abbreviations — Full Forms

(1) Hardware & Computer Organisation — सभी short forms (A–Z)

- AC — Auxiliary Carry (8085 flag) ‖ ACC — Accumulator
- AF — Auxiliary carry Flag ‖ AI — Artificial Intelligence
- ALU — Arithmetic Logic Unit ‖ ARM — Advanced RISC Machines
- BIOS — Basic Input Output System ‖ BIU — Bus Interface Unit
- BPSC — Bihar Public Service Commission ‖ BSEB — Bihar School Examination Board
- CAM — Content Addressable Memory ‖ CD — Compact Disc
- CF — Carry Flag ‖ CISC — Complex Instruction Set Computer
- CPI — Cycles Per Instruction ‖ CPU — Central Processing Unit
- CU — Control Unit ‖ CY — Carry (8085 flag)
- DASD — Direct Access Storage Device ‖ DDR — Double Data Rate

- DF — Direction Flag ‖ DI — Destination Index
- DMA — Direct Memory Access ‖ DMAC — DMA Controller
- DRAM — Dynamic Random Access Memory ‖ DSP — Digital Signal Processor
- DVD — Digital Versatile Disc ‖ EA — Effective Address
- EAT — Effective Access Time ‖ EDVAC — Electronic Discrete Variable Automatic Computer
- EEPROM — Electrically Erasable Programmable Read Only Memory ‖ EFLAGS — Extended Flags (register)
- EMAT — Effective Memory Access Time ‖ ENIAC — Electronic Numerical Integrator and Computer
- EPROM — Erasable Programmable Read Only Memory ‖ EU — Execution Unit
- EX — Execute (pipeline stage) ‖ FIFO — First In First Out
- GHz — Gigahertz ‖ GPR — General Purpose Register
- GPU — Graphics Processing Unit ‖ GUI — Graphical User Interface
- HDD — Hard Disk Drive ‖ HLDA — Hold Acknowledge
- I/O — Input/Output ‖ IA-32 — Intel Architecture, 32-bit
- IBM — International Business Machines ‖ IC — Integrated Circuit
- ID — Instruction Decode (pipeline stage) ‖ IF — Interrupt enable Flag / Instruction Fetch (pipeline stage)
- INTR — Interrupt Request ‖ IOPL — I/O Privilege Level
- IPO — Input-Process-Output ‖ IR — Instruction Register
- IRET — Interrupt Return ‖ ISR — Interrupt Service Routine
- IVT — Interrupt Vector Table ‖ KB / MB / GB / TB — Kilobyte / Megabyte / Gigabyte / Terabyte
- LFU — Least Frequently Used ‖ LRU — Least Recently Used
- LSI — Large Scale Integration ‖ MAR — Memory Address

Register

- MBR — Memory Buffer Register ‖ MDR — Memory Data Register
- MEM — Memory access (pipeline stage) ‖ MIMD — Multiple Instruction Multiple Data
- MIPS — Million Instructions Per Second ‖ MISD — Multiple Instruction Single Data
- MROM — Mask Read Only Memory ‖ NCERT — National Council of Educational Research and Training
- NET — National Eligibility Test ‖ NMI — Non-Maskable Interrupt
- OF — Overflow Flag ‖ OS — Operating System
- OTP — One Time Programmable ‖ PB / EB / ZB / YB — Petabyte / Exabyte / Zettabyte / Yottabyte
- PC — Program Counter (register) / Personal Computer ‖ PCI — Peripheral Component Interconnect
- PF — Parity Flag ‖ PIC — Programmable Interrupt Controller
- PPI — Programmable Peripheral Interface ‖ PROM — Programmable Read Only Memory
- PSW — Program Status Word ‖ RAM — Random Access Memory
- RAW — Read After Write (data hazard) ‖ RISC — Reduced Instruction Set Computer
- ROM — Read Only Memory ‖ RPM — Revolutions Per Minute
- RST — Restart (8085 instruction/interrupt) ‖ SAM — Sequential Access Memory
- SATA — Serial Advanced Technology Attachment ‖ SCERT — State Council of Educational Research and Training
- SCSI — Small Computer System Interface ‖ SDRAM — Synchronous Dynamic RAM
- SF — Sign Flag ‖ SHL / SHR — Shift Left / Shift Right

- SI — Source Index ‖ SIMD — Single Instruction Multiple Data
- SISD — Single Instruction Single Data ‖ SLSI — Super Large Scale Integration
- SP — Stack Pointer ‖ SRAM — Static Random Access Memory
- SSD — Solid State Drive ‖ TF — Trap Flag
- TLB — Translation Lookaside Buffer ‖ TRE — Teacher Recruitment Examination
- UGC — University Grants Commission ‖ USART — Universal Synchronous/Asynchronous Receiver-Transmitter
- USB — Universal Serial Bus ‖ UV — Ultra Violet
- VLSI — Very Large Scale Integration ‖ WB — Write Back (pipeline stage)
- ZF — Zero Flag

Questions + हर सवाल के नीचे Explanation

Q1. [BPSC TRE 1.0 (2023) Q47]

Secondary memory is the longterm store for programs and data while main memory holds program and data currently in use. What kind of an organization is this?

(A) Physical
(B) Logical
(C) Structural
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: disk (long-term) और RAM (अभी का काम) असली hardware की व्यवस्था = physical organization
(B) Logical = program की नज़र से (जैसे virtual memory), यहाँ hardware की बात है
(C) Structural कोई standard memory organization नहीं
(D) सिर्फ एक option सही है, इसलिए गलत
(E) A सही है, इसलिए गलत

Ans: (A) Physical

Secondary memory (hard disk) लंबे समय के लिए रखती है, main memory (RAM) अभी चल रहे program को. यह असली hardware (physical) की व्यवस्था है, इसलिए Physical. BPSC key: (A).

Q2. [BPSC TRE 1.0 (2023) Q51]

What does the control unit generate to control other units?

(A) Timing signals
(B) Command signals
(C) Control signals
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Timing signals clock से आते हैं, standard जवाब नहीं
(B) Command signals सुनने में ठीक, पर किताब का शब्द नहीं
(C) ✔ सही: CU (Control Unit) बाकी units को control signals भेजता है
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) Control signals

CU खुद हिसाब नहीं करता. वह ALU, memory, I/O को control signals भेजकर बताता है कि कब क्या करना है. सवाल में 'control' शब्द ही जवाब का इशारा है.

Q3. [BPSC TRE 1.0 (2023) Q53]

The most common addressing technique employed by a CPU is

(A) direct
(B) indirect
(C) immediate
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: direct addressing आम है
(B) ✔ सही: indirect addressing आम है
(C) ✔ सही: immediate addressing आम है
(D) ✔ सही: A, B, C तीनों common techniques हैं
(E) ऊपर के options सही हैं, इसलिए गलत

Ans: (D) More than one of the above

CPU (Central Processing Unit) direct, indirect और immediate तीनों तरीके आम तौर पर use करता है. एक से ज़्यादा सही, इसलिए (D) More than one of the above.

Q4. [BPSC TRE 1.0 (2023) Q55]

In various devices, _____ are used to overcome the difference in data transfer speed.

(A) multiple buses
(B) buffer registers
(C) speed-enhancing circuitries
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Multiple buses से रास्ते बढ़ते हैं, speed का अंतर नहीं मिटता
(B) ✔ सही: buffer registers data थोड़ी देर रोककर speed का अंतर संभालते हैं
(C) 'Speed-enhancing circuitries' कोई standard शब्द नहीं
(D) सिर्फ एक option सही है, इसलिए गलत
(E) B सही है, इसलिए गलत

Ans: (B) buffer registers

तेज़ CPU और धीमे device (जैसे printer) के बीच buffer register बीच में data रखता है. इससे दोनों अपनी speed से काम कर लेते हैं.

Q5. [BPSC TRE 1.0 (2023) Q56]

What do we use to extend the connectivity of the processor bus?

(A) PCI bus
(B) Multiple bus
(C) SCSI bus
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: PCI (Peripheral Component Interconnect) bus bridge से processor bus की connectivity बढ़ाता है
(B) Multiple bus = कई buses की व्यवस्था, extend करने वाला standard bus नहीं
(C) SCSI (Small Computer System Interface) disks/scanner जोड़ने का bus है, processor bus extend करने का नहीं
(D) सिर्फ एक option सही है, इसलिए गलत
(E) A सही है, इसलिए गलत

Ans: (A) PCI bus

Processor bus पर ज़्यादा devices नहीं लगा सकते. इसलिए एक bridge से PCI bus जोड़ते हैं, जिस पर बाकी devices लगते हैं. यानी connectivity extend = PCI bus.

Q6. [BPSC TRE 1.0 (2023) Q57]

In memory mapped I/O

(A) the I/O devices and the memory share the same address space
(B) the I/O devices have a separate address space
(C) the memory and I/O devices have an associated address space
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: memory-mapped I/O में I/O registers और memory का same address space
(B) अलग address space = I/O-mapped (isolated) I/O
(C) 'Associated address space' गोल-मोल बात है, परिभाषा नहीं
(D) सिर्फ एक option सही है, इसलिए गलत
(E) A सही है, इसलिए गलत

Ans: (A) the I/O devices and the memory share the same address space

Memory-mapped I/O में कुछ addresses I/O devices को दे दिए जाते हैं, इसलिए वही LOAD/STORE (LDA/STA) instructions I/O पर भी चलते हैं. अलग space + IN/OUT = I/O-mapped I/O.

Q7. [BPSC TRE 1.0 (2023) Q58]

What is the addressing called that is used in an instruction of the form ADD X Y?

(A) Indirect
(B) Index
(C) Absolute
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Indirect में address का address होता है, यहाँ सीधे X, Y हैं
(B) Index में constant + index register चाहिए, यहाँ register नहीं
(C) ✔ सही: X और Y के memory address सीधे instruction में = Absolute (direct)
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) Absolute

ADD X Y में operands के memory address X और Y सीधे लिखे हैं. यही absolute (direct) addressing है: EA (Effective Address) = instruction में दिया address.

Q8. [BPSC TRE 1.0 (2023) Q65]

Who is the father of computer?

(A) James Gosling
(B) Charles Babbage
(C) Dennis Ritchie
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) James Gosling = Java के जनक
(B) ✔ सही: Charles Babbage ने Analytical Engine बनाया, Father of Computer
(C) Dennis Ritchie = C language के जनक
(D) सिर्फ एक option सही है, इसलिए गलत
(E) B सही है, इसलिए गलत

Ans: (B) Charles Babbage

Charles Babbage ने Difference Engine और Analytical Engine (1834) की योजना बनाई, जिसमें आज के computer जैसे हिस्से थे. इसलिए Father of Computer.

Q9. [BPSC TRE 1.0 (2023) Q67]

In IA-32 architecture along with the general flags, which of the following conditional flags is provided?

(A) TF
(B) IOPL
(C) IF
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: TF (Trap Flag) EFLAGS में है
(B) ✔ सही: IOPL (I/O Privilege Level) EFLAGS में है
(C) ✔ सही: IF (Interrupt enable Flag) EFLAGS में है
(D) ✔ सही: A, B, C तीनों मौजूद हैं
(E) ऊपर के options सही हैं, इसलिए गलत

Ans: (D) More than one of the above

IA-32 (Intel Architecture, 32-bit) के EFLAGS register में status flags के साथ TF, IF, IOPL भी हैं. Note: logic से ये control/system flags हैं, condition flags नहीं; फिर भी तीनों मौजूद हैं, इसलिए key (D) ठीक है.

Q10. [BPSC TRE 1.0 (2023) Q69]

The method of accessing the I/O devices by repeatedly checking the status flags is

(A) program-controlled I/O
(B) memory-mapped I/O
(C) I/O-mapped I/O
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: बार-बार status flag check करना = polling = program-controlled I/O
(B) Memory-mapped I/O addressing का तरीका है, transfer का नहीं
(C) I/O-mapped I/O भी addressing का तरीका है
(D) सिर्फ एक option सही है, इसलिए गलत
(E) A सही है, इसलिए गलत

Ans: (A) program-controlled I/O

Programmed (program-controlled) I/O में CPU बार-बार device का status देखता है कि ready है या नहीं. इसमें CPU का समय बर्बाद होता है.

Q11. [BPSC TRE 1.0 (2023) Q94]

What does the control unit generate to control other units?

(A) Transfer signals
(B) Command signals
(C) Control signals
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Transfer signals standard शब्द नहीं
(B) Command signals किताब का जवाब नहीं
(C) ✔ सही: CU control signals generate करता है
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) Control signals

यही सवाल इसी paper में Q51 पर भी था, सिर्फ option A बदला. CU (Control Unit) दूसरे units को control signals भेजता है.

Q12. [BPSC TRE 1.0 (2023) Q120]

Which of the following natural elements is the primary element in computer chips?

(A) Carbon
(B) Silicon
(C) Iron
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Carbon chip का मुख्य तत्व नहीं
(B) ✔ सही: Silicon semiconductor है, chips इसी से बनती हैं
(C) Iron conductor है, chip नहीं बनती
(D) सिर्फ एक option सही है, इसलिए गलत
(E) B सही है, इसलिए गलत

Ans: (B) Silicon

Silicon semiconductor है (कभी current चलाए, कभी रोके). Transistors और IC (Integrated Circuit) मुख्य रूप से silicon से बनते हैं.

Q13. [BPSC TRE 2.0 (2023) Q71]

The brain of computer is

(A) CPU
(B) memory
(C) I/O device
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: CPU सारे instructions चलाता और सबको control करता है = brain
(B) Memory सिर्फ store करती है, सोचती नहीं
(C) I/O device सिर्फ data अंदर-बाहर करता है
(D) सिर्फ एक option सही है, इसलिए गलत
(E) A सही है, इसलिए गलत

Ans: (A) CPU

CPU (Central Processing Unit) में ALU हिसाब करता है और CU सबको आदेश देता है. इसलिए CPU को brain of computer कहते हैं.

Q14. [BPSC TRE 2.0 (2023) Q72]

Intel 8085 microprocessor is of _____ generation.

(A) first
(B) second
(C) third
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) First generation (NCERT) = Intel 8080, 4/8 bit
(B) ✔ सही: NCERT Table 1.2 में 8085 second generation (8-bit) है
(C) Third generation = 16-bit, Intel 8086
(D) सिर्फ एक option सही है, इसलिए गलत
(E) B सही है, इसलिए गलत

Ans: (B) second

NCERT Table 1.2: second generation (1974-78) = 8-bit, Intel 8085 और Motorola 6800. Exam में NCERT वाली table ही मानो.

Q15. [BPSC TRE 2.0 (2023) Q73]

The maximum memory size of third generation microprocessor is

(A) 4 GB
(B) 16 MB
(C) 16 GB
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) 4 GB = 4th generation (32-bit)
(B) ✔ सही: 3rd generation (16-bit) max memory = 16 MB (NCERT table)
(C) 16 GB किसी generation की max memory नहीं
(D) सिर्फ एक option सही है, इसलिए गलत
(E) B सही है, इसलिए गलत

Ans: (B) 16 MB

NCERT table का Max memory column: 1 KB, 1 MB, 16 MB, 4 GB, 64 GB. Third = 16 MB (24 address lines -> 2^24). Note: असली 8086 = 1 MB, 16 MB 80286 का है; BPSC ने table वाला 16 MB माना.

Step-by-step Solution:

1. Formula: memory = 2^(address lines) bytes
2. 3rd gen (80286) में address lines = 24
3. 2^24 = 2^4 x 2^20 = 16 x 1 MB = 16 MB
4. Answer (B) 16 MB
5. Trap: 8086 की 20 lines -> 2^20 = 1 MB, वह option में नहीं; table याद रखो

Q16. [BPSC TRE 2.0 (2023) Q74]

CPU on a single chip is called

(A) microprocessor
(B) microcontroller
(C) solid-state device
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: पूरा CPU एक chip पर = microprocessor
(B) Microcontroller = पूरा computer (CPU + RAM + ROM + I/O) एक chip पर
(C) Solid-state device बहुत बड़ा शब्द है (SSD, transistor सब)
(D) सिर्फ एक option सही है, इसलिए गलत
(E) A सही है, इसलिए गलत

Ans: (A) microprocessor

Microprocessor में ALU + CU + registers एक IC पर होते हैं. 'CPU on a chip' =

processor, 'computer on a chip' = controller.

Q17. [BPSC TRE 2.0 (2023) Q75]

Computer on a single chip is called

(A) microcontroller
(B) microprocessor
(C) assembler
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: CPU + memory + I/O ports एक chip पर = microcontroller
(B) Microprocessor में सिर्फ CPU होता है
(C) Assembler एक software (translator) है, chip नहीं
(D) सिर्फ एक option सही है, इसलिए गलत
(E) A सही है, इसलिए गलत

Ans: (A) microcontroller

Microcontroller (जैसे 8051) में CPU, RAM, ROM और I/O ports एक ही chip पर होते हैं - washing machine, remote में लगता है.

Q18. [BPSC TRE 2.0 (2023) Q76]

Which one of the following is used for playing video games?

(A) Mouse
(B) Trackball
(C) Joystick
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Mouse general pointing device है
(B) Trackball भी general pointing device है
(C) ✔ सही: Joystick games का standard input device
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) Joystick

Joystick एक lever है जो हर दिशा में घूमता है, इसलिए video games में use होता है.

Q19. [BPSC TRE 2.0 (2023) Q77]

____ is used to store softwares that does not update.

(A) SRAM
(B) DRAM
(C) ROM
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) SRAM volatile है, power जाने पर data गायब
(B) DRAM भी volatile है
(C) ✔ सही: ROM non-volatile और read-only, fixed software (BIOS) यहीं
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) ROM

जो software कभी update नहीं होता (BIOS, firmware) उसे ROM (Read Only Memory) में रखते हैं, क्योंकि power जाने पर भी रहता है.

Q20. [BPSC TRE 2.0 (2023) Q78]

Which of the following contains a laser?

(A) CD Drive
(B) RAM
(C) Hard Disk Drive
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: CD drive optical है, laser से disc पढ़ता है
(B) RAM electronic chip है, laser नहीं
(C) Hard Disk Drive magnetic head से पढ़ता है
(D) सिर्फ एक option सही है, इसलिए गलत
(E) A सही है, इसलिए गलत

Ans: (A) CD Drive

CD/DVD drive में laser beam disc की सतह पढ़ता/लिखता है. HDD (Hard Disk Drive) magnetic है, RAM electronic.

Q21. [BPSC TRE 2.0 (2023) Q86]

The three main components of a digital computer system are

(A) memory, I/O, DMA
(B) ALU, CPU, memory
(C) memory, CPU, I/O
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) DMA (Direct Memory Access) एक तकनीक है, main component नहीं
(B) ALU तो CPU के अंदर है, अलग component नहीं
(C) ✔ सही: memory, CPU, I/O = तीन main components
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) memory, CPU, I/O

Computer = CPU (processing) + memory (storage) + I/O (input/output). ALU, CPU का हिस्सा है, इसलिए B गलत.

Q22. [BPSC TRE 2.0 (2023) Q87]

FFFF will be the last memory location in a memory of size

(A) 16K
(B) 32K
(C) 64K
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) 16K = 2^14, last address 3FFF होता
(B) 32K = 2^15, last address 7FFF होता
(C) ✔ सही: 0000 से FFFF = 65536 = 64K locations
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) 64K

FFFF में 4 hex अंक = 16 bits. 16 bits से 2^16 = 65536 = 64K addresses बनते हैं (0 से 65535).

Step-by-step Solution:

1. Rule: हर hex अंक = 4 bits
2. FFFF = 4 अंक -> 4 x 4 = 16 bits
3. FFFF (hex) = 65535 (decimal)
4. Locations = 0 से 65535 = 65535 + 1 = 65536
5. 65536 = 2^16 = 64 x 1024 = 64K
6. Answer (C) 64K

7. Trap: 0 को गिनना मत भूलो (+1); 65535 देखकर 32K मत चुनो

Q23. [BPSC TRE 2.0 (2023) Q88]

The cost of storing a bit is minimum in

(A) cache
(B) register
(C) magnetic tape
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Cache बहुत महँगी (cost per bit ज़्यादा)
(B) Register सबसे महँगा
(C) ✔ सही: magnetic tape सबसे सस्ता per bit (hierarchy में सबसे नीचे)
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) magnetic tape

Memory hierarchy में नीचे जाने पर cost per bit घटती है. Registers सबसे ऊपर (महँगे), magnetic tape सबसे नीचे (सस्ता, धीमा).

Q24. [BPSC TRE 2.0 (2023) Q131]

The register that contains the address of the next instruction to be executed is called

(A) program counter
(B) instruction register
(C) accumulator
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: PC (Program Counter) अगले instruction का address रखता है
(B) IR (Instruction Register) अभी वाला instruction रखता है, address नहीं
(C) Accumulator ALU का data/result रखता है
(D) सिर्फ एक option सही है, इसलिए गलत
(E) A सही है, इसलिए गलत

Ans: (A) program counter

PC हर fetch के बाद बढ़ता है और हमेशा next instruction का address बताता है.

Q25. [BPSC TRE 2.0 (2023) Q132]

The register that contains the instruction that is being executed is called

(A) accumulator
(B) program counter
(C) instruction register
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Accumulator data/result रखता है
(B) PC अगले instruction का address रखता है
(C) ✔ सही: IR में अभी execute हो रहा instruction
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) instruction register

Fetch के बाद instruction IR (Instruction Register) में आता है, वहीं से CU उसे decode करके चलाता है.

Q26. [BPSC TRE 2.0 (2023) Q133]

The register which holds the address of location of memory to and from which data are to be transferred is known as

(A) index register
(B) memory address register
(C) memory buffer register
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Index register indexed addressing का offset रखता है
(B) ✔ सही: MAR (Memory Address Register) memory location का address रखता है
(C) MBR (Memory Buffer Register) data रखता है, address नहीं
(D) सिर्फ एक option सही है, इसलिए गलत
(E) B सही है, इसलिए गलत

Ans: (B) memory address register

MAR = address (कहाँ से पढ़ना/लिखना), MBR/MDR = data (क्या पढ़ा/लिखा). 'Address of location' शब्द MAR बताता है.

Q27. [BPSC TRE 2.0 (2023) Q134]

A storage device used to compensate the difference in flow of data is known as

(A) main memory
(B) auxiliary memory
(C) buffer
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Main memory काम का data रखती है, speed का अंतर नहीं मिटाती
(B) Auxiliary memory = secondary storage (disk)
(C) ✔ सही: buffer = data flow का अंतर संभालने वाला temporary storage
(D) सिर्फ एक option सही है, इसलिए गलत
(E) C सही है, इसलिए गलत

Ans: (C) buffer

Buffer दो devices (जैसे CPU और printer) के बीच data थोड़ी देर रखता है, ताकि तेज़ और धीमा device अपनी रफ़्तार से चलें.

Q28. [BPSC TRE 2.0 (2023) Q135]

Memory in which any location can be reached in a fixed amount of time after specifying its address is called

(A) Sequential Access Memory
(B) Random Access Memory
(C) Secondary Memory
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Sequential (tape) में समय position पर depend करता है, fixed नहीं
(B) ✔ सही: RAM में address देने पर कोई भी location fixed समय में
(C) Secondary memory (disk) में समय seek/rotation पर depend
(D) सिर्फ एक option सही है, इसलिए गलत
(E) B सही है, इसलिए गलत

Ans: (B) Random Access Memory

Random Access = किसी भी location तक बराबर समय. Tape में आगे वाली location तक पहुँचने में ज़्यादा समय लगता है.

Q29. [BPSC TRE 3.0 (2024) Q78]

Which of the following is the type of Read Only Memory (ROM)?

(A) PROM
(B) EPROM
(C) MROM
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: PROM ROM का type है
(B) ✔ सही: EPROM ROM का type है
(C) ✔ सही: MROM (Mask ROM) ROM का type है
(D) ✔ सही: A, B, C तीनों ROM के types
(E) ऊपर के options सही हैं, इसलिए गलत

Ans: (D) More than one of the above

PROM (एक बार program), EPROM (UV से मिटाओ), MROM (factory में भरी) - तीनों ROM के प्रकार हैं. इसलिए (D) More than one of the above.

Q30. [BPSC TRE 3.0 (2024) Q110]

Which of the following is NOT a type of interrupt?

(A) Hardware interrupt
(B) Memory interrupt
(C) Software interrupt
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) Hardware interrupt असली type है (device से)
(B) ✔ सही: 'Memory interrupt' कोई standard type नहीं
(C) Software interrupt असली type है (INT n)
(D) सिर्फ एक option सही है, इसलिए गलत
(E) B सही है, इसलिए गलत

Ans: (B) Memory interrupt

Interrupt के types = hardware (external), software (instruction से) और internal (trap/exception). 'Memory interrupt' इनमें नहीं.

Q31. [UGC NET Jun 2012]

Cached and interleaved memories are ways of speeding up memory access between CPU's and slower RAM. Which memory models are best suited (i.e. improves the performance most) for which programs ? (i) Cached memory is best suited for small loops. (ii) Interleaved memory is best suited for small loops (iii) Interleaved memory is best suited for large sequential code. (iv) Cached memory is best suited for large sequential code.

(A) (i) and (ii) are true.
(B) (i) and (iii) are true.
(C) (iv) and (ii) are true.
(D) (iv) and (iii) are true.

हर **option** समझो:

(A) (ii) गलत: small loops के लिए cache best है, interleaved नहीं
(B) ✔ सही: (i) cache-small loops और (iii) interleaved-large sequential
(C) (iv) और (ii) दोनों उलटे हैं
(D) (iv) गलत: large sequential के लिए interleaved best

Ans: (B) (i) and (iii) are true.

Cache locality पर चलता है: छोटा loop वही instructions बार-बार चलाता है, इसलिए cache में hit. Interleaved memory में लगातार addresses अलग modules में होते हैं, तो लंबा sequential code तेज़ पढ़ा जाता है.

Q32. [UGC NET Jun 2012]

Interrupts which are initiated by an instruction are

(A) Internal
(B) External
(C) Hardware
(D) Software

हर **option** समझो:

(A) Internal interrupt गलती (divide by zero) से आता है
(B) External interrupt बाहर के device से आता है
(C) Hardware interrupt device/signal से आता है
(D) ✔ सही: instruction (INT n, RST n) से शुरू = Software interrupt

Ans: (D) Software

जो interrupt program के किसी instruction से जानबूझकर पैदा किया जाए (जैसे INT 21H), वह software interrupt है.

Q33. [UGC NET Jun 2012]

A complete microcomputer system consists of

(A) Microprocessor
(B) Memory
(C) Peripheral equipment
(D) All of the above

हर **option** समझो:

(A) Microprocessor अकेला काफी नहीं
(B) Memory अकेली काफी नहीं
(C) Peripherals अकेले काफी नहीं
(D) ✔ सही: microprocessor + memory + peripheral equipment = पूरा microcomputer

Ans: (D) All of the above

Microcomputer = microprocessor (CPU) + memory + I/O (peripheral) devices. तीनों मिलकर पूरा system, इसलिए All of the above.

Q34. [UGC NET Jun 2012]

Pipelining strategy is called implement

(A) instruction execution
(B) instruction prefetch
(C) instruction decoding
(D) instruction manipulation

हर **option** समझो:

(A) Instruction execution तो हर CPU करता है, यह pipelining strategy का नाम नहीं
(B) ✔ सही: पिछला execute होते समय अगला fetch = instruction prefetch
(C) Decoding एक stage है, strategy नहीं
(D) 'Instruction manipulation' standard शब्द नहीं

Ans: (B) instruction prefetch

Pipelining की शुरुआती form को instruction prefetch कहते हैं - 8086 का 6-byte queue पहले से अगले instructions ले आता है.

Q35. [UGC NET Dec 2013 (Paper 3)]

The essential difference between traps and interrupts is

(A) traps are asynchronous and interrupts are synchronous with the program.
(B) traps are synchronous and interrupts are asynchronous with the program.
(C) traps are synchronous and interrupts are asynchronous with the I/O devices.
(D) None of these.

हर **option** समझो:

(A) उलटा है: traps synchronous, interrupts asynchronous
(B) ✔ सही: trap program के साथ (sync), interrupt कभी भी (async)
(C) 'with the I/O devices' गलत: तुलना program के साथ है
(D) B सही है, इसलिए गलत

Ans: (B) traps are synchronous and interrupts are asynchronous with the program.

Trap program के instruction से होता है (divide by zero, system call), हर बार उसी जगह - synchronous. Interrupt बाहर के device से कभी भी आ सकता है - asynchronous.

Q36. [UGC NET Jun 2012 (Paper 3)]

The concept of pipelining is most effective in improving performance if the tasks being performed in different stages:

(A) require different amount of time
(B) require about the same amount of time
(C) require different amount of time with time difference between any two tasks being same
(D) require different amount with time difference between any two tasks being different

हर **option** समझो:

(A) अलग-अलग समय हो तो सबसे धीमी stage पर बाकी रुकती हैं
(B) ✔ सही: सभी stages लगभग बराबर समय लें तो कोई idle नहीं
(C) अंतर बराबर हो फिर भी समय अलग है, धीमी stage clock तय करेगी
(D) अलग समय + अलग अंतर तो और खराब

Ans: (B) require about the same amount of time

Pipeline का clock सबसे धीमी stage से तय होता है. सभी stages बराबर हों तो कोई stage खाली नहीं बैठती, performance सबसे अच्छी.

Q37. [UGC NET Jun 2012 (Paper 3)]

Identify the addressing modes of below instructions and match them:

(a) ADI (1) Immediate addressing

(b) STA (2) Direct addressing

(c) CMA (3) Implied addressing

(d) SUB (4) Register addressing

(A) a – 1, b – 2, c – 3, d – 4
(B) a – 2, b – 1, c – 4, d – 3
(C) a – 3, b – 2, c – 1, d – 4
(D) a – 4, b – 3, c – 2, d – 1

हर **option** समझो:

(A) ✔ सही: ADI-Immediate, STA-Direct, CMA-Implied, SUB-Register
(B) ADI direct नहीं, data instruction में ही है
(C) ADI implied नहीं; CMA immediate नहीं
(D) सब उलटे हैं

Ans: (A) a – 1, b – 2, c – 3, d – 4

8085 में: ADI 20H (data instruction में = immediate), STA 2050H (address दिया = direct), CMA (सिर्फ accumulator, operand छिपा = implied), SUB B (register = register mode).

Q38. [UGC NET Jun 2012 (Paper 3)]

A CPU generally handles an interrupt by executing an interrupt service routine

(A) As soon as an interrupt is raised
(B) By checking the interrupt register at the end of fetch cycle
(C) By checking the interrupt register after finishing the executing the current instruction
(D) By checking the interrupt register at fixed time intervals

हर **option** समझो:

(A) तुरंत नहीं: चलते instruction को बीच में नहीं तोड़ते
(B) Fetch के बाद नहीं, instruction अभी पूरा नहीं हुआ
(C) ✔ सही: current instruction पूरा होने के बाद interrupt register check, फिर ISR
(D) Fixed time intervals पर नहीं, हर instruction के बाद

Ans: (C) By checking the interrupt register after finishing the executing the current instruction

CPU हर instruction के अंत में देखता है कि interrupt आया क्या. आया हो तो PC save करके ISR (Interrupt Service Routine) चलाता है.

Q39. [UGC NET Jun 2012 (Paper 3)]

Identify the devices given below with their IC numbers:
(i) USART (a) 8251
(ii) Micro controller (b) 8051
(iii) Interrupt controller (c) 8259
(iv) DMA controller (d) 8257
(i) (ii) (iii) (iv)

(A) (a) (b) (c) (d)
(B) (b) (a) (d) (c)
(C) (c) (d) (a) (b)
(D) (d) (a) (b) (c)

हर **option** समझो:

(A) ✔ सही: USART-8251, Microcontroller-8051, Interrupt controller-8259, DMA controller-8257
(B) 8251 microcontroller नहीं, USART है
(C) 8259 USART नहीं, interrupt controller है
(D) 8257 USART नहीं, DMA controller है

Ans: (A) (a) (b) (c) (d)

Intel ICs: 8251 = USART (serial), 8051 = microcontroller, 8259 = PIC (Programmable Interrupt Controller), 8257 = DMA (Direct Memory Access) controller.

Q40. [UGC NET Dec 2012]

In which addressing mode, the effective address of the operand is generated by adding a constant value to the contents of register ?

(A) Absolute
(B) Indirect
(C) Immediate
(D) Index

हर **option** समझो:

(A) Absolute में address सीधे, कुछ जोड़ना नहीं
(B) Indirect में address का address
(C) Immediate में operand खुद instruction में
(D) ✔ सही: EA = constant + register content = Index mode

Ans: (D) Index

Index addressing: EA (Effective Address) = instruction में दिया constant + index register. Array के i-वें element तक पहुँचने में काम आता है.

Q41. [UGC NET Jun 2014 (Paper 3)]

One of the main features that distinguish microprocessor from micro-computers is

(A) words are usually larger in microprocessors.
(B) words are shorter in microprocessors.
(C) microprocessor does not contain I/O devices.
(D) None of the above.

हर **option** समझो:

(A) Word size हर chip में अलग, यह फर्क की पहचान नहीं
(B) Word छोटा होना भी पहचान नहीं
(C) ✔ सही: microprocessor में I/O devices नहीं होते, microcomputer में होते हैं
(D) C सही है, इसलिए गलत

Ans: (C) microprocessor does not contain I/O devices.

Microprocessor सिर्फ CPU chip है. Microcomputer = microprocessor + memory + I/O. इसलिए मुख्य फर्क = I/O devices.

Q42. [UGC NET Jun 2013 (Paper 3)]

Which one of the following is not an addressing mode ?

(A) Register indirect
(B) Autoincrement
(C) Relative indexed
(D) Immediate operand

हर **option** समझो:

(A) Register indirect standard mode है
(B) Autoincrement standard mode है
(C) ✔ सही: 'Relative indexed' standard mode नहीं माना गया
(D) Immediate standard mode है

Ans: (C) Relative indexed

Register indirect, autoincrement और immediate - तीनों किताबों के standard modes हैं. 'Relative indexed' list में नहीं (NET key).

Q43. [UGC NET Jun 2013 (Paper 3)]

Computers can have instruction formats with

(A) only two address and three address instructions
(B) only one address and two address instructions
(C) only one address, two address and three address instructions
(D) zero address, one address, two address and three address instructions

हर **option** समझो:

(A) Zero और one address भी होते हैं
(B) Zero और three address भी होते हैं
(C) Zero address (stack) छूट गया
(D) ✔ सही: zero, one, two, three - सभी formats संभव

Ans: (D) zero address, one address, two address and three address instructions

0-address = stack (PUSH/POP), 1-address = accumulator, 2- और 3-address = registers/memory. इसलिए सभी formats हो सकते हैं.

Q44. [UGC NET Jun 2013 (Paper 3)]

Which is not a typical program control instruction ?

(A) BR
(B) JMP
(C) SHL
(D) TST

हर **option** समझो:

(A) BR (branch) program control है
(B) JMP (jump) program control है
(C) ✔ सही: SHL (Shift Left) data manipulation (shift) है, control नहीं
(D) TST (test) program control है

Ans: (C) SHL

Program control instructions program का रास्ता बदलते या जाँचते हैं (BR, JMP, CALL, TST, CMP). SHL bits खिसकाता है, इसलिए data manipulation.

Q45. [UGC NET Jun 2013 (Paper 3)]

Interrupt which arises from illegal or erroneous use of an instruction or data is

(A) Software interrupt
(B) Internal interrupt
(C) External interrupt
(D) All of the above

हर **option** समझो:

(A) Software interrupt जानबूझकर instruction से
(B) ✔ सही: illegal/गलत instruction या data से CPU के अंदर पैदा = Internal interrupt
(C) External interrupt बाहर के device से
(D) B ही सही है, सब नहीं

Ans: (B) Internal interrupt

Illegal opcode, overflow, divide by zero जैसी गलती CPU के अंदर से पैदा होती है - इसे internal interrupt (trap/exception) कहते हैं.

Q46. [UGC NET Jun 2013 (Paper 3)]

A job has four pages A, B, C, D and the main memory has two page frames only. The job needs to process its pages in following order : ABACABDBACD Assuming that a page interrupt occurs when a new page is brought in the main memory, irrespective of whether the page is swapped out or not. The number of page interrupts in FIFO and LRU page replacement algorithms are

(A) 9 and 7
(B) 7 and 6
(C) 9 and 8
(D) 8 and 6

हर **option** समझो:

(A) FIFO 9 सही, पर LRU 7 नहीं, 8 है
(B) दोनों गिनती गलत
(C) ✔ सही: FIFO = 9, LRU = 8 page interrupts
(D) दोनों गिनती गलत

Ans: (C) 9 and 8

2 frames, string A B A C A B D B A C D (11 references). हर नया page लाने पर page interrupt गिनो (शुरू के 2 भी). FIFO सबसे पुराना हटाता है, LRU सबसे देर से unused.

Step-by-step Solution:

1. Frames = 2, String = A B A C A B D B A C D
2. FIFO: A F[A] | B F[A B] | A Hit | C F, A out [B C] | A F, B out [C A] | B F, C out [A B]
3. FIFO: D F, A out [B D] | B Hit | A F, B out [D A] | C F, D out [A C] | D F, A out [C D]
4. FIFO faults = 11 - 2 hits = 9
5. LRU: A F | B F [A B] | A Hit | C F, B out (A अभी use हुआ) [A C] | A Hit | B F, C out [A B]
6. LRU: D F, A out [B D] | B Hit | A F, D out [B A] | C F, B out [A C] | D F, A out [C D]
7. LRU faults = 11 - 3 hits = 8
8. Answer (C) 9 and 8
9. Trap: शुरू के खाली frames भरना भी page interrupt है; उन्हें छोड़ोगे तो 7 और 6 आएगा (option B)

Q47. [UGC NET Sep 2013]

The hit ratio of a Translation Look Aside Buffer (TLAB) is 80%. It takes 20 nanoseconds (ns) to search TLAB and 100 ns to access main memory. The effective memory access time is _____.

(A) 36 ns
(B) 140 ns
(C) 122 ns
(D) 40 ns

हर **option** समझो:

(A) 36 ns तब आता जब hit = सिर्फ 20 और miss = सिर्फ 100 लो (0.8x20 + 0.2x100), जो गलत है
(B) ✔ सही: EMAT = 0.8 x 120 + 0.2 x 220 = 140 ns
(C) 122 ns गलत गिनती
(D) 40 ns गलत गिनती

Ans: (B) 140 ns

Hit: TLB search (20) + data access (100). Miss: TLB search (20) + page table access (100) + data access (100). दोनों का weighted average.

Step-by-step Solution:

1. Formula: EMAT = h x (t + m) + (1 - h) x (t + 2m)
2. h = 0.8, t = 20 ns (TLB), m = 100 ns (memory)
3. Hit time = 20 + 100 = 120 ns
4. Miss time = 20 + 100 + 100 = 220 ns
5. 0.8 x 120 = 96 ns
6. 0.2 x 220 = 44 ns
7. EMAT = 96 + 44 = 140 ns -> Answer (B)
8. Trap: miss पर सिर्फ एक memory access (120) लोगे तो गलत; miss पर 2 memory access होते हैं

Q48. [UGC NET Sep 2013]

The speed up of a pipeline processing over an equivalent non-pipeline processing is defined by the ratio:

(A) S = n tn / (k + n – 1)tp
(B) S = n tn / (k + n + 1)tp
(C) S = n tn / (k – n + 1)tp
(D) S = (k + n – 1)tp / n tn

Where n → no. of tasks
tn → time of completion of each task
k → no. of segments of pipeline
tp → clock cycle time
S → speed up ratio

हर **option** समझो:

(A) ✔ सही: S = n.tn / ((k + n - 1).tp)
(B) (k + n + 1) गलत: pipeline में k + n - 1 cycles लगते हैं
(C) (k - n + 1) गलत, n बढ़ने पर समय घट जाएगा जो असंभव
(D) उलटा ratio है (pipeline / non-pipeline)

Ans: (A) S = n tn / (k + n – 1)tp

Speed-up = बिना pipeline का समय / pipeline का समय. बिना pipeline = n x tn; k-stage pipeline = (k + n - 1) x tp.

Step-by-step Solution:

1. Non-pipeline: हर task tn समय, n tasks = n.tn
2. Pipeline: पहला task k cycles में, फिर हर cycle एक नया
3. कुल cycles = k + (n - 1) = k + n - 1
4. Pipeline time = (k + n - 1).tp
5. S = n.tn / ((k + n - 1).tp) -> Answer (A)
6. Trap: (D) उलटा है; S हमेशा 1 से बड़ा होना चाहिए

Q49. [UGC NET Sep 2013 (Paper 3)]

A given memory chip has 14 address pins and 8 data pins. It has the following number of locations.

(A) 2^8
(B) 2^14
(C) 2^6
(D) 2^12

हर **option** समझो:

(A) 2^8 = data pins वाली गलती; data pins locations नहीं बताते
(B) ✔ सही: 14 address pins -> 2^14 locations
(C) 2^6 = 14 - 8, कोई मतलब नहीं

(D) 2^12 गलत गिनती

Ans: (B) 2^14

Locations सिर्फ address pins से तय होती हैं: n pins -> 2^n. Data pins (8) बताते हैं कि हर location 8-bit (1 byte) की है.

Step-by-step Solution:

1. Formula: locations = 2^(address pins)
2. Address pins = 14
3. Locations = 2^14 = 16384 = 16K
4. Data pins = 8 -> हर location 1 byte -> chip = 16K x 8 = 16 KB
5. Answer (B) 2^14
6. Trap: address + data (2^22) या सिर्फ data (2^8) मत लो

Q50. [UGC NET Sep 2013 (Paper 3)]

The instruction: MOV CL, [BX] [DI] + 8 represent the _____ addressing mode.

(A) Based Relative
(B) Based Indexed
(C) Indexed Relative
(D) Register Indexed

हर **option** समझो:

(A) Based relative में index register नहीं होता
(B) ✔ सही: BX (base) + DI (index) + 8 = Based Indexed
(C) Indexed relative में base register (BX) नहीं
(D) 'Register indexed' यह combination नहीं बताता

Ans: (B) Based Indexed

MOV CL, [BX][DI]+8: EA = BX (base register) + DI (index register) + 8 (displacement). Base और index दोनों हैं, इसलिए Based Indexed (displacement के साथ).

Answer Key

Q1 - A	Q2 - C	Q3 - D	Q4 - B	Q5 - A
Q6 - A	Q7 - C	Q8 - B	Q9 - D	Q10 - A
Q11 - C	Q12 - B	Q13 - A	Q14 - B	Q15 - B
Q16 - A	Q17 - A	Q18 - C	Q19 - C	Q20 - A
Q21 - C	Q22 - C	Q23 - C	Q24 - A	Q25 - C
Q26 - B	Q27 - C	Q28 - B	Q29 - D	Q30 - B
Q31 - B	Q32 - D	Q33 - D	Q34 - B	Q35 - B
Q36 - B	Q37 - A	Q38 - C	Q39 - A	Q40 - D
Q41 - C	Q42 - C	Q43 - D	Q44 - C	Q45 - B
Q46 - C	Q47 - B	Q48 - A	Q49 - B	Q50 - B