BPSC TRE 4.0

Computer Science (Class 11-12)

Day 10

1. Computer Fundamentals > Boolean Logic & Digital Circuits

2026-11-06

BPSC TRE 4.0 Computer Science — Day 10 — 1. Computer Fundamentals > Boolean Logic & Digital Circuits — 2026-11-06

Notes • 24 Questions • Answer Key + व्याख्या

Part 2/3 Adders

1. आसान भाषा में

- पिछले part में gates, K-map (Karnaugh map), flip-flop पढ़े. अब उन्हीं gates से बने Combinational circuits पढ़ेंगे: जिनका output सिर्फ अभी के inputs पर निर्भर है, कोई memory नहीं.
- पहला सबसे ज़रूरी circuit Adder है, जो binary numbers जोड़ता है. CPU (Central Processing Unit) का ALU (Arithmetic Logic Unit) इसी से जोड़ता है.

2. Half Adder

- दो 1-bit संख्याएँ A और B जोड़ता है. Output दो: Sum और Carry.
- Sum = A XOR (Exclusive OR) B, Carry = A AND B.
- Truth table: 0+0 -> S0 C0; 0+1 -> S1 C0; 1+0 -> S1 C0; 1+1 -> S0 C1 (क्योंकि 1+1 = 10 binary).
- Half adder = 1 XOR gate + 1 AND gate.
- कमी: यह पिछले carry को नहीं ले सकता, इसलिए बहुत bits वाली संख्या नहीं जोड़ सकता.

3. Full Adder

- तीन bits जोड़ता है: A, B और Cin (पिछली जगह से आया carry). Output: Sum और Cout.
- Sum = A XOR B XOR Cin. Carry = AB + Cin(A XOR B).
- दो half adders + एक OR gate से full adder बनता है.
- 1+1+1 = 11 binary -> Sum 1, Carry 1.
- n-bit संख्या जोड़ने को n full adders जोड़ते हैं (Ripple Carry Adder).

4. Subtractor

- Half subtractor: Difference = A XOR B, Borrow = A' B.
- Full subtractor में Borrow-in भी होता है. Difference = A XOR B XOR Bin.

- Trick: Full adder + NOT gates से भी subtraction (2's complement) हो जाता है.

⑤ 5. Exam Point + Trap

- Half adder = 2 inputs, full adder = 3 inputs. NET (National Eligibility Test) Dec 2013 का statement-सवाल यही पूछता है: statement II ("दो bits जोड़ने वाला full adder") गलत है.
- Trap: "sum और carry दोनों देने वाला" दोनों adders के लिए सच है; फ़र्क सिर्फ input में है (carry-in).

⑥ 6. याद रखो

- Half adder: 2 input, XOR + AND. Full adder: 3 input, 2 half adder + OR. Inverter = NOT = complement.

Mux, Demux

① 1. आसान भाषा में

- Multiplexer (Mux): कई inputs में से एक चुनकर एक output देता है. चुनने का काम select lines करती हैं.
- Demultiplexer (Demux): उल्टा. एक input को select lines के हिसाब से कई outputs में से किसी एक पर भेजता है.

② 2. रोज़मर्रा का example

- Mux = TV का channel बदलना: कई channel आ रहे हैं, पर screen पर एक.
- Demux = डाकिया: एक थैले की चिट्ठियाँ अलग-अलग मोहल्लों में बाँटना.

③ 3. Select lines का सूत्र

- n select lines -> 2^n inputs. 2^n inputs -> n = log2(inputs).
- 2:1 mux में 1 select line, 4:1 में 2, 8:1 में 3, 16:1 में 4.
- Mux से कोई भी Boolean function बन सकता है (इसलिए इसे

universal logic element कहते हैं).

- Worked example: 8:1 mux, select lines? 2^n=8 -> n=3. (TRE (Teacher Recruitment Examination) 3.0)

④ 4. Exam Point + Trap

- TRE (Teacher Recruitment Examination) 3.0: "8-to-1 mux में कितनी select lines?" उत्तर 3. Trap: 8 या 4 चुन लेना.
- NET (National Eligibility Test) Jun 2011: "Mux = कई inputs, एक output". Trap: Demux की definition से confuse.

⑤ 5. याद रखो

- Mux = many to one, Demux = one to many. Select lines = log2(inputs).

Decoder, Encoder

① 1. आसान भाषा में

- Decoder: n input bits लेकर 2^n outputs में से एक को ON करता है. जैसे 3 से 8 decoder. Binary code को खोलना.
- Encoder: उल्टा. 2^n inputs में से ON input को n-bit binary code में बदलता है. जैसे 8 से 3 encoder.
- Priority encoder: अगर एक साथ कई inputs ON हों तो सबसे ऊँची priority वाले का code देता है.

② 2. Example

- Decoder: लिफ्ट का floor number बटन दबाने पर संबंधित मंज़िल की बत्ती जलना.
- Encoder: कीबोर्ड की key दबाना और उसका code बनना.

③ 3. Seven-segment display (TRE 1.0)

- घड़ी, calculator और railway station का समय सात छोटी LED (Light

Emitting Diode) bars a से g से अंक बनाते हैं.

- BCD (Binary Coded Decimal) से सात bars के signal बनाने का circuit BCD to Seven-segment decoder है.
- TRE (Teacher Recruitment Examination) 1.0 सवाल: "Railway station पर समय दिखाने के लिए कौन-सा circuit?" उत्तर: Seven-segment decoder.

④ 4. PLA और Don't care

- PLA (Programmable Logic Array) = programmable AND array + programmable OR array. SOP (Sum of Products) function बनाने के लिए. TRE 3.0: "PLA (Programmable Logic Array) क्या है?" -> Programmable Logic Array.
- Don't care (X): ऐसी input combination जिसका output मायने नहीं रखता; K-map (Karnaugh map) में 0 या 1 जो group बड़ा बनाए, वही ले लो. TRE 3.0.

⑤ 5. याद रखो

- Decoder: कम से ज़्यादा lines. Encoder: ज़्यादा से कम. Priority encoder में ऊँची priority जीतती है. Seven-segment decoder display चलाता है.

Sequential, Latch

① 1. आसान भाषा में

- Sequential circuit: output अभी के input और पुरानी stored state दोनों पर निर्भर. यानी memory है (NET (National Eligibility Test) Jun 2014). Combinational में memory नहीं.
- सबसे छोटी memory Latch है: दो cross-coupled gates (NAND (NOT AND) या NOR (NOT OR)) जिनके output एक-दूसरे के input से जुड़े हैं (NET Jun 2011).
- Latch level से चलता है, Flip-flop clock edge से. Flip-flops से

registers और counters बनते हैं.

② 2. Multivibrator (3 प्रकार)

- Astable: कोई stable state नहीं, खुद लगातार 0-1 बदलता है, clock बनाता है (NET Dec 2010).
- Monostable: एक stable state, trigger पर थोड़ी देर पलटता है.
- Bistable: दो stable states, यही flip-flop है.

③ 3. Race-around condition

- JK flip-flop में J=K=1 पर clock pulse लम्बी हो तो output बार-बार toggle होता है.
- Master-slave JK flip-flop में यह नहीं होता (NET Jun 2014). Trap: T flip-flop को भी free मान लेना.

④ 4. Counter के flip-flops

- n flip-flops से 2^n states. N तक गिनने के लिए 2^n >= N+1 (0 भी गिनना है).
- 16383 तक: 16384 states -> 14 flip-flops (NET Sep 2013).
- Total power = flip-flops x प्रति flip-flop power (3 mW x 4 = 12 mW).

⑤ 5. याद रखो

- Sequential = memory वाला. Latch = cross-coupled NAND/NOR. Master-slave race-around से मुक्त. n flip-flops = 2^n states.

Logic families, IC

① 1. आसान भाषा में

- Gates बनाने की तकनीकों को Logic families कहते हैं. हर family के अपने गुण हैं.
- IC (Integrated Circuit) = एक chip में कई gates, transistors,

resistors, diodes. Inductor आम IC (Integrated Circuit) में नहीं बनता (NET (National Eligibility Test) Sep 2013).

② 2. मुख्य गुण (NET के match-सवालों की जड़)

- ECL (Emitter Coupled Logic) (Emitter Coupled Logic): सबसे तेज़ (high speed, low delay), पर power ज़्यादा. Basic gate NOR (NOT OR).
- TTL (Transistor-Transistor Logic) (Transistor-Transistor Logic): DTL (Diode Transistor Logic) का विकास, basic gate NAND (NOT AND), मध्यम speed और power.
- MOS (Metal Oxide Semiconductor) (Metal Oxide Semiconductor): high component density (बहुत components एक chip में).
- CMOS (Complementary Metal Oxide Semiconductor) (Complementary MOS): सबसे कम power, fan out ज़्यादा, basic gate Inverter.
- Speed: ECL > TTL > CMOS. Power: ECL सबसे ज़्यादा, CMOS सबसे कम.

③ 3. Exam Point + Trap

- Match सवाल: TTL-NAND, ECL-NOR, CMOS-Inverter (Dec 2012). TTL-iii (DTL (Diode Transistor Logic) से), ECL-iv (high speed), MOS-i (density), CMOS-ii (low power) (Jun 2013).
- Trap: तेज़ चाहिए तो ECL, कम power चाहिए तो CMOS; दोनों को उल्टा न कर देना.

④ 4. XOR, parity और कुछ laws

- Parity generation/checking: XOR (Exclusive OR) / XNOR (Exclusive NOR) gates सबसे उपयुक्त (NET Sep 2013).
- (A+B)(A'+B') = A XOR B (NET Jun 2011).
- XNOR operator (1s1=1, 0s0=1) associative है, इसलिए (x s y) s z = x s (y s z) हमेशा true (NET Jun 2013).

- F <= F+G और F.G <= F (NET Sep 2013). NAND/NOR commutative हैं पर associative नहीं.

⑤ 5. याद रखो

- ECL तेज़, CMOS कम power, TTL = NAND, ECL = NOR, MOS = density. Parity = XOR.

K-map POS example

① 1. POS K-map कैसे करें

- Part 1 में SOP (1 के groups) पढ़ा. POS (Product of Sums) में 0 वाले cells के groups बनाते हैं.
- Group में जिस variable की value 1 हो, sum term में उसका complement (X') लिखो; 0 हो तो सामान्य (X).
- Groups में 1, 2, 4, 8, 16 cells (दो की घात) ही होते हैं.

② 2. Solved example (NET Jun 2013)

- F(W,X,Y,Z) = Sigma(0,1,2,5,8,9,10). बाकी 9 cells 0 हैं: 3,4,6,7,11,12,13,14,15.
- Groups: 12,13,14,15 -> (W'+X'); 3,7,11,15 -> (Y'+Z'); 4,6,12,14 -> (X'+Z).
- उत्तर: (W'+X')(Y'+Z')(X'+Z).
- Check: कोई 0 cell छूटा नहीं और 1 वाला cell group में नहीं आया.

③ 3. याद रखो

- SOP (Sum of Products) = 1 के groups, sum of products. POS (Product of Sums) = 0 के groups, product of sums. Don't care को ज़रूरत पर 0 या 1 लिया जा सकता है.

BPSC ऐसे पूछता है

① I. TRE में सवाल के प्रकार (इस part के)

- Definition / full form: "What is a PLA (Programmable Logic Array)?" (TRE (Teacher Recruitment Examination) 3.0) -> Programmable Logic Array.
- Application: "Railway station पर समय के लिए circuit?" (TRE 1.0) -> seven-segment decoder.
- Concept / formula: "8-to-1 mux में select lines?" (TRE 3.0) -> 3.
- Purpose: "Don't care का उद्देश्य?" (TRE 3.0) -> output पर असर नहीं पड़ता.
- Figure वाला सवाल (circuit देखकर expression, TRE 1.0 Q92) text में नहीं दे सके; ऐसे सवाल में gate-by-gate चलो: OR(A,B), फिर C, D, E से AND, उत्तर C(A+B)DE.
- हर सवाल में 5 options होते हैं; "More than one of the above" तब चुनो जब दो options सही हों, "None" तब जब कोई सही न हो.

② 2. याद रखो

- पहले साफ़ definition पक्की करो. सूत्र (2^n) याद रखो. 5th option की चाल से बचो.

NET level में ऐसे आता है

① I. NET के प्रकार

- Match the following (logic families): ऊपर के गुण याद हों तो 30 सेकंड में.
- Statement-based (I, II, III, IV): हर statement अलग जाँचो, गलत वाला हटाओ (adder सवाल).
- Numerical: counter के flip-flops (2^n >= count+1), power जोड़ना, multiplexer terminals (क्षमता घटाकर बाँटना).

- Simplification: POS (Product of Sums) K-map (Karnaugh map), (A+B)(A'+B') = XOR (Exclusive OR).
- Mini-example: 1000 तक गिनने वाले counter को flip-flops? 1001 states, 2^10 = 1024 >= 1001, इसलिए 10.

② 2. याद रखो

- पहले type पहचानो, फिर formula लगाओ.

Numericals — और practice

① Practice 1: Counter के flip-flops

- सवाल: एक ripple counter को 0 से 255 तक गिनना है. कितने flip-flops?
- Step 1: states = 256. Step 2: 2^n >= 256. 2^8 = 256, तो n = 8. उत्तर 8.
- दूसरा: 1000 तक गिनना हो: states 1001; 2^10 = 1024 >= 1001; उत्तर 10.

② Practice 2: Mux select lines

- सवाल: 32-to-1 mux में select lines?
- Step 1: 2^n = 32. Step 2: 2^5 = 32, n = 5. उत्तर 5.
- दूसरा: 6 select lines से कितने inputs? 2^6 = 64.

③ Practice 3: Multiplexer line की क्षमता

- सवाल: Outgoing line 4800 bps (bits per second). 4 terminals 600 bps के हैं. n terminals 300 bps के कितने जुड़ सकते हैं?
- Step 1: 4 x 600 = 2400. Step 2: बचा 4800 - 2400 = 2400. Step 3: 2400/300 = 8. उत्तर 8.
- दूसरा: Line 9600, 3 terminals 2400 bps के, बाकी 600 bps के: बचा 9600-7200 = 2400, 2400/600 = 4 terminals.

④ Practice 4: Power

- सवाल: एक gate 2 mW लेता है. 10 gates की कुल power?
- 10 x 2 = 20 mW. उत्तर 20 mW. (जोड़ने की जगह गुणा करना).

Abbreviations

① Full Forms

- ALU: Arithmetic Logic Unit
- BCD: Binary Coded Decimal
- CMOS: Complementary Metal Oxide Semiconductor
- CPU: Central Processing Unit
- DTL: Diode Transistor Logic
- ECL: Emitter Coupled Logic
- IC: Integrated Circuit
- LED: Light Emitting Diode
- MOS: Metal Oxide Semiconductor
- Mux: Multiplexer
- Demux: Demultiplexer
- NAND: NOT AND
- NOR: NOT OR
- NET: National Eligibility Test
- PLA: Programmable Logic Array
- POS: Product of Sums
- SOP: Sum of Products
- TRE: Teacher Recruitment Examination
- TTL: Transistor-Transistor Logic
- UGC: University Grants Commission
- XOR: Exclusive OR
- XNOR: Exclusive NOR
- bps: bits per second

Questions + हर सवाल के नीचे Explanation

Q1. [BPSC TRE 1.0 (2023)]

To display time in railway stations which digital circuit is used?

(A) Seven-segment decoder
(B) Eight-segment encoder
(C) 8 : 3 multiplexer
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: Seven-segment decoder (BCD से 7 segment) स्टेशन की घड़ी में digit दिखाता है
(B) गलत: "Eight-segment encoder" ऐसी चीज़ digit display में नहीं आती
(C) गलत: 8:3 multiplexer नहीं, 8:3 तो encoder का रूप है और display नहीं चलाता
(D) गलत: सिर्फ A सही है
(E) गलत: A सही है, इसलिए यह नहीं

Ans: (A) Seven-segment decoder

स्टेशन की डिजिटल घड़ी में हर अंक सात छोटी LED (Light Emitting Diode) bars से बनता है. BCD (Binary Coded Decimal) को इन सात bars के signal में बदलने का काम seven-segment decoder करता है. जवाब (A).

Q2. [BPSC TRE 3.0 (2024)]

What is a PLA?

(A) Programmable Logic Application
(B) Programmable Logic Array
(C) Programmable Logic Architecture
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) गलत: Application नहीं, Array
(B) ✔ सही: PLA (Programmable Logic Array) = Programmable Logic Array, जिसमें programmable AND array के बाद programmable OR array होती है
(C) गलत: Architecture नहीं
(D) गलत: B सही है
(E) गलत: B सही है

Ans: (B) Programmable Logic Array

PLA (Programmable Logic Array) में AND gates का समूह और OR gates का समूह होता है, दोनों जोड़ने की पसंद हम तय करते हैं. इससे कोई भी SOP (Sum of Products) function बन सकता है. जवाब (B).

Q3. [BPSC TRE 3.0 (2024)]

How many select lines are required for an 8-to-1 multiplexer?

(A) 2
(B) 3
(C) 4
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) गलत: 2 select lines से 2^2 = 4 inputs चुनते हैं
(B) ✔ सही: 3 select lines से 2^3 = 8 inputs, इसलिए 8-to-1 mux में 3
(C) गलत: 4 से 2^4 = 16 inputs चुने जाते हैं
(D) गलत: B सही है, इसलिए यह नहीं
(E) गलत: B सही है

Ans: (B) 3

Mux में अगर n select lines हों तो 2^n inputs होते हैं. 8 inputs चाहिए: 2^n = 8, n = 3. जवाब (B).

Step-by-step Solution:

1. Mux में inputs = 2^n (n = select lines).
2. यहाँ inputs = 8, तो 2^n = 8.
3. 2^3 = 8, इसलिए n = 3.
4. Answer (B). Trap: 8 की जगह 8-1 = 7 या 4 (8/2) चुन लेना.

Q4. [BPSC TRE 3.0 (2024)]

What is the purpose of the “don’t care” condition in digital logic?

(A) To indicate that the value of a variable does not affect the output
(B) To prioritize certain inputs over others
(C) To ensure that all possible input combinations are covered in truth tables
(D) More than one of the above
(E) None of the above

हर **option** समझो:

(A) ✔ सही: Don't care का मतलब है कि इस input combination पर output क्या हो, उससे फ़र्क नहीं पड़ता; उसे 0 या 1 लेकर K-map (Karnaugh map) आसान करो
(B) गलत: priority देना priority encoder का काम है
(C) गलत: truth table cover करने की शर्त अलग बात है
(D) गलत: A सही है
(E) गलत: A सही है

Ans: (A) To indicate that the value of a variable does not affect the

output

कई बार कोई input combination कभी आती ही नहीं (जैसे BCD में 1010 से 1111). उसका output कुछ भी चल सकता है. उसे K-map (Karnaugh map) में X लिखते हैं और जहाँ group बड़ा बनता हो वहाँ 1 मान लेते हैं. जवाब (A).

Q5. [UGC NET Dec 2010]

An astable multivibrator has

(A) one stable state
(B) two stable states
(C) no stable states
(D) none of these

हर **option** समझो:

(A) गलत: एक stable state वाला circuit monostable (one-shot) multivibrator है
(B) गलत: दो stable states वाला bistable है (flip-flop इसी से बनता है)
(C) ✔ सही: Astable multivibrator की कोई stable state नहीं होती, output अपने आप लगातार 0 और 1 के बीच बदलता रहता है (clock बनाने में काम आता है)
(D) गलत: key के हिसाब से "none of these" नहीं, option C सही है

Ans: (C) no stable states

Multivibrator तीन तरह के हैं: Astable (0 stable state, खुद चलता है, clock generator), Monostable (1 stable state, trigger पर थोड़ी देर के लिए पलटता है), Bistable (2 stable states, flip-flop). जवाब (C).

Q6. [UGC NET Jun 2011]

(A + B)(A' + B') is equivalent to :

(A) A ⊕ B
(B) A ⊙ B
(C) (A ⊕ B) ⊙ A
(D) (A ⊙ B) ⊕ A

हर **option** समझो:

(A) ✔ सही: (A+B)(A'+B') = A XOR (Exclusive OR) B (Exclusive OR). मतलब "A या B, पर दोनों नहीं"
(B) गलत: A XNOR (Exclusive NOR) B तब 1 होता है जब A और B बराबर हों, यह उल्टा है
(C) गलत: A XOR B का फिर XNOR A लेने पर कुछ और बनता है
(D) गलत: यह भी अलग function है

Ans: (A) A ⊕ B

Expand करो: (A+B)(A'+B') = AA' + AB' + BA' + BB' = 0 + AB' + A'B + 0 = AB' + A'B. यही XOR (Exclusive OR) की परिभाषा है. Source में bars (') गिर गए थे, इसलिए सवाल को सही रूप में लिखा है. जवाब (A).

Step-by-step Solution:

1. (A+B)(A'+B') को गुणा करो: A.A' + A.B' + B.A' + B.B'.

2. A.A' = 0 और B.B' = 0 (Complement law).
3. बचा: A.B' + A'.B.
4. यही XOR (Exclusive OR) है. जाँच: A=1,B=0 -> (1)(1)=1 और XOR=1. A=1,B=1 -> (1)(0)=0 और XOR=0. Answer (A).

Q7. [UGC NET Jun 2011]

A latch is constructed using two cross-coupled

(A) AND and OR gates
(B) AND gates
(C) NAND and NOR gates
(D) NAND gates

हर **option** समझो:

(A) गलत: AND और OR से latch नहीं बनता, उनमें feedback से memory नहीं बनती
(B) गलत: दो cross-coupled AND gates से latch नहीं बनता
(C) ✔ सही (key): NAND (NOT AND)/NOR (NOT OR) की जोड़ी वाली latch, SR latch cross-coupled NAND या NOR से बनता है
(D) गलत?: दो cross-coupled NAND gates से भी latch बनता है, पर key C है

Ans: (C) NAND and NOR gates

SR latch में दो gates के output एक-दूसरे के input से जुड़े होते हैं (cross-coupled). यह NOR (NOT OR) से भी बनता है और NAND (NOT AND) से भी. Logic से D (सिर्फ NAND) भी सही है, पर UGC (University Grants Commission) NET (University Grants Commission National Eligibility Test) की key (C) है, इसलिए exam में C लिखो.

Q8. [UGC NET Jun 2011]

A multiplexer is a logic circuit that

(A) accepts one input and gives several output
(B) accepts many inputs and gives many output
(C) accepts many inputs and gives one output
(D) accepts one input and gives one output

हर **option** समझो:

(A) गलत: यह Demultiplexer (Demux) का काम है, one input से कई outputs
(B) गलत: many-to-many ऐसा कोई basic circuit नहीं
(C) ✔ सही: Multiplexer (Mux) कई inputs में से select lines से एक चुनकर एक ही output देता है
(D) गलत: one-to-one सिर्फ एक तार जैसा है

Ans: (C) accepts many inputs and gives one output

Mux का मतलब "कई में से एक चुनो". जैसे रेडियो का channel selector: कई stations आ रहे हैं, पर speaker में एक ही बजता है. Demux उल्टा करता है. जवाब (C).

Q9. [UGC NET Jun 2012]

Which of the following logic families is well suited for high-speed operations ?

(A) TTL
(B) ECL
(C) MOS
(D) CMOS

हर **option** समझो:

(A) गलत: TTL (Transistor-Transistor Logic) तेज़ है पर ECL (Emitter Coupled Logic) से धीमा
(B) ✔ सही: ECL (Emitter Coupled Logic) में transistor saturate नहीं होते, इसलिए सबसे तेज़ (पर power ज़्यादा)
(C) गलत: MOS (Metal Oxide Semiconductor) धीमा है, पर घनत्व ज़्यादा
(D) गलत: CMOS (Complementary MOS (Metal Oxide Semiconductor)) कम power वाला है, speed ECL से कम

Ans: (B) ECL

Speed का क्रम: ECL (Emitter Coupled Logic) सबसे तेज़ > TTL (Transistor-Transistor Logic) > CMOS (Complementary Metal Oxide Semiconductor) > MOS (Metal Oxide Semiconductor). ECL में transistor पूरी तरह ON नहीं होता (non-saturated), इसलिए switch जल्दी होता है. जवाब (B).

Q10. [UGC NET Dec 2012]

Match the following IC families with their basic circuits : a. TTL 1. NAND b. ECL 2. NOR c. CMOS 3. Inverter Code : a b c

(A) 1 2 3
(B) 3 2 1
(C) 2 3 1
(D) 2 1 3

हर **option** समझो:

(A) ✔ सही: TTL (Transistor-Transistor Logic) का basic gate NAND (NOT AND), ECL (Emitter Coupled Logic) का NOR (OR/NOR (NOT OR) एक साथ), CMOS (Complementary Metal Oxide Semiconductor) का basic inverter. क्रम 1 2 3
(B) गलत: यह उल्टा क्रम है
(C) गलत: TTL-NOR नहीं है
(D) गलत: TTL-NOR, ECL-NAND उल्टा है

Ans: (A) 1 2 3

याद रखने की line: TTL (Transistor-Transistor Logic) = NAND (NOT AND), ECL (Emitter Coupled Logic) = NOR (NOT OR), CMOS (Complementary Metal Oxide Semiconductor) = Inverter (NOT). Match करने पर a-1, b-2, c-3. जवाब (A).

Q11. [UGC NET Dec 2012]

Match the following : a. TTL 1. High fan out b. ECL 2. Low propagation delay c. CMOS 3. High power dissipation Code : a b c

(A) 3 2 1
(B) 1 2 3
(C) 1 3 2
(D) 3 1 2

हर **option** समझो:

(A) ✔ सही (key): TTL-3 (power ज़्यादा), ECL-2 (delay कम), CMOS-1 (fan out ज़्यादा)
(B) गलत: TTL (Transistor-Transistor Logic) का fan out CMOS (Complementary Metal Oxide Semiconductor) से कम है, इसलिए 1 को TTL से जोड़ना ठीक नहीं
(C) गलत: CMOS में power dissipation सबसे कम है, high नहीं
(D) गलत: ECL (Emitter Coupled Logic) का delay कम है, यह मेल नहीं खाता

Ans: (A) 3 2 1

तीनों के गुण: TTL (Transistor-Transistor Logic) में power ज़्यादा लगती है, ECL (Emitter Coupled Logic) सबसे तेज़ है यानी delay कम, CMOS (Complementary MOS (Metal Oxide Semiconductor)) का fan out बहुत ज़्यादा. जवाब (A).

Q12. [UGC NET Jun 2013]

A Boolean operator s is defined as follows :
1 s 1 = 1, 1 s 0 = 0, 0 s 1 = 0 and 0 s 0 = 1
What will be the truth value of the expression (x s y) s z = x s (y s z)?

(A) Always false
(B) Always true
(C) Sometimes true
(D) True when x, y, z are all true

हर **option** समझो:

(A) गलत: Always false नहीं, हमेशा true आता है
(B) ✔ सही: s की table (1s1=1, 0s0=1, 1s0=0) XNOR (Exclusive NOR) है और XNOR associative है, इसलिए दोनों तरफ़ बराबर, हमेशा true
(C) गलत: Sometimes नहीं, हर combination में बराबर
(D) गलत: सिर्फ सब 1 पर नहीं, हर value पर true

Ans: (B) Always true

Operator s तब 1 देता है जब दोनों input बराबर हों, यानी XNOR (Exclusive NOR). XNOR associative है, (x s y) s z = x s (y s z). इसलिए expression Tautology (हमेशा true) है. जवाब (B).

Step-by-step Solution:

1. s की table देखो: 1s1=1, 0s0=1, 1s0=0, 0s1=0. यह XNOR (Exclusive NOR) है.
2. Test x=1,y=0,z=0: (1s0)=0, फिर 0s0=1. Left=1.
3. Right: (0s0)=1, फिर 1s1=1. Right=1. बराबर.
4. Test x=0,y=0,z=1: Left: (0s0)=1, 1s1=1. Right: (0s1)=0, 0s0=1. बराबर.
5. हर combination पर बराबर, इसलिए always true. Answer (B).

Q13. [UGC NET Jun 2013 (Paper 3)]

The simplified function in product of sums of Boolean function F(W, X, Y, Z) = Σ(0, 1, 2, 5, 8, 9, 10) is

(A) (W' + X') (Y' + Z') (X' + Z)
(B) (W' + X') (Y' + Z') (X' + Z')
(C) (W' + X') (Y' + Z) (X' + Z)
(D) (W' + X') (Y + Z') (X' + Z)

हर **option** समझो:

(A) ✔ सही: K-map (Karnaugh map) के 0 वाले cells (3,4,6,7,11,12,13,14,15) के groups से बने तीनों sums सही
(B) गलत: तीसरे term (X'+Z') में cell 13 के बदले 0 वाले cell ग़लत आ जाते हैं
(C) गलत: (Y'+Z) और (Y+Z') वाले mixing से cell 1,2 पर output 0 आ जाएगा
(D) गलत: (Y+Z') term से minterm 2 पर गलत 0 आता है

Ans: (A) (W' + X') (Y' + Z') (X' + Z)

POS (Product of Sums) में 0 वाले cells के group बनाते हैं. 0 वाले cells: 3,4,6,7,11,12,13,14,15. Groups: (W'+X') यानी W=1,X=1: 12,13,14,15; (Y'+Z') यानी Y=1,Z=1: 3,7,11,15; (X'+Z) यानी X=1,Z=0: 4,6,12,14. हर 0 cover हो जाता है. जवाब (A).

Step-by-step Solution:

1. F = Sigma(0,1,2,5,8,9,10) है, यानी 7 cells में 1 है. बाकी 9 cells (3,4,6,7,11,12,13,14,15) में 0 है.
2. POS (Product of Sums) के लिए 0 वाले cells के groups बनाओ.
3. Group 1: cells 12,13,14,15 (W=1, X=1) -> sum term (W'+X').
4. Group 2: cells 3,7,11,15 (Y=1, Z=1) -> sum term (Y'+Z').
5. Group 3: cells 4,6,12,14 (X=1, Z=0) -> sum term (X'+Z).
6. Cell 13 group 1 में, cell 4,6 group 3 में, सब 0 cover. Answer (A) = (W'+X')(Y'+Z')(X'+Z). Trap: 0 वाले group का variable जब 1 हो तो sum term में उसका complement लिखते हैं.

Q14. [UGC NET Jun 2013 (Paper 3)]

Match the following : a. TTL i. High component density b. ECL ii. Low power consumption c. MOS iii. Evolution of "diode- transistor-logic" d. CMOS iv. High speed digital circuits Codes : a b c d

(A) iii ii i iv
(B) i iv iii ii
(C) iii iv i ii
(D) i ii iii iv

हर **option** समझो:

(A) ✔ सही: TTL (Transistor-Transistor Logic) = diode-transistor logic का विकास (iii), ECL (Emitter Coupled Logic) = high speed (iv), MOS (Metal Oxide Semiconductor) = high component density (i), CMOS (Complementary Metal Oxide Semiconductor) = low power (ii)
(B) गलत: TTL को high density और ECL को DTL (Diode Transistor Logic) का विकास कहना गलत
(C) ✔ गलत: ECL = iv है पर MOS/CMOS के जोड़े गलत
(D) गलत: सारे जोड़े क्रम में गलत लगे हैं

Ans: (C) iii iv i ii

याद करो: TTL (Transistor-Transistor Logic) DTL (Diode Transistor Logic) से निकला. ECL (Emitter Coupled Logic) सबसे तेज़. MOS (Metal Oxide Semiconductor) में एक chip पर बहुत सारे components. CMOS (Complementary MOS (Metal Oxide Semiconductor)) कम बिजली. जवाब (A) का क्रम iii iv i ii, यानी option C.

Q15. [UGC NET Sep 2013]

Which one of the following set of gates is best suited for 'parity' checking and 'parity' generation?

(A) AND, OR, NOT
(B) NAND, NOR
(C) EX-OR, EX-NOR
(D) None of the above

हर **option** समझो:

(A) गलत: AND, OR, NOT से parity बनाना लम्बा है, यह खास gate नहीं
(B) गलत: NAND (NOT AND), NOR (NOT OR) universal हैं पर parity के लिए सबसे सही नहीं
(C) ✔ सही: XOR (Exclusive OR) / XNOR (Exclusive NOR) gates parity generate और check करने में सबसे उपयुक्त (1 की गिनती का even/odd XOR से निकलता है)
(D) गलत: विकल्प C सही है

Ans: (C) EX-OR, EX-NOR

Parity bit इसलिए लगाते हैं कि data में 1 की संख्या even या odd रहे. XOR (Exclusive OR) का

output तब 1 होता है जब inputs में 1 विषम (odd) संख्या में हों. इसलिए parity के लिए EX-OR / EX-NOR (NOT OR) सबसे अच्छे. जवाब (C).

Q16. [UGC NET Sep 2013]

If F and G are Boolean functions of degree n. Then, which of the following is true?

(A) $F \leq F + G$ and $F\ G \leq F$
(B) $G \leq F + G$ and $F\ G \geq G$
(C) $F \geq F + G$ and $F\ G \leq F$
(D) $G \geq F + G$ and $F\ G \leq F$

हर **option** समझो:

(A) ✔ सही: F+G (OR) हमेशा F से बड़ा या बराबर, और F.G (AND) हमेशा F से छोटा या बराबर
(B) गलत: F.G, G से बड़ा नहीं हो सकता ($FG \leq G$ होता है)
(C) गलत: F+G, F से छोटा नहीं हो सकता
(D) गलत: F+G, G से छोटा या बराबर नहीं, बड़ा या बराबर होता है

Ans: (A) $F \leq F + G$ and $F\ G \leq F$

Boolean functions में "<=" का मतलब है "implies". OR करने पर 1 बढ़ सकते हैं, घटते नहीं: F <= F+G. AND करने पर 1 घट सकते हैं: F.G <= F. जैसे F=1,G=0: F+G=1 (>=F) और FG=0 (<=F). जवाब (A).

Q17. [UGC NET Sep 2013 (Paper 3)]

Which logic family dissipates the minimum power?

(A) DTL
(B) TTL
(C) ECL
(D) CMOS

हर **option** समझो:

(A) गलत: DTL (Diode Transistor Logic) में power काफ़ी लगती है
(B) गलत: TTL (Transistor-Transistor Logic) में moderate power लगती है
(C) गलत: ECL (Emitter Coupled Logic) सबसे ज़्यादा power लेता है
(D) ✔ सही: CMOS (Complementary MOS (Metal Oxide Semiconductor)) में static power लगभग शून्य, सिर्फ switching के समय power लगती है

Ans: (D) CMOS

CMOS (Complementary Metal Oxide Semiconductor) में हर समय एक ही transistor ON रहता है (PMOS या NMOS (N-type Metal Oxide Semiconductor)), इसलिए बिजली का रास्ता नहीं बनता. इसीलिए मोबाइल, घड़ी, laptop में CMOS. जवाब (D).

Q18. [UGC NET Sep 2013 (Paper 3)]

Which of the following electronic component is not found in IC's?

(A) Diode
(B) Resistor
(C) Transistor
(D) Inductor

हर **option** समझो:

(A) गलत: Diode IC (Integrated Circuit) में बनाया जा सकता है
(B) गलत: Resistor IC में बनता है
(C) गलत: Transistor IC का मुख्य हिस्सा है
(D) ✔ सही: Inductor (कुंडली) को chip पर बनाना कठिन और जगह खाने वाला है, इसलिए आम IC (Integrated Circuit) में नहीं मिलता

Ans: (D) Inductor

IC (Integrated Circuit) में diode, resistor, transistor, capacitor (छोटा) बन जाते हैं. Inductor बहुत बड़ा पड़ता है, इसलिए आम तौर पर बाहर से जोड़ा जाता है. जवाब (D).

Q19. [UGC NET Sep 2013 (Paper 3)]

The power dissipation of a flip-flop is 3mW. The power dissipation of a digital system with 4 flip-flops is given by

(A) 34 mW
(B) 43 mW
(C) 4/3 mW
(D) 12 mW

हर **option** समझो:

(A) गलत: 3 और 4 को जोड़कर 34 लिखना गलत है
(B) गलत: 43 भी बेमतलब है
(C) गलत: 4/3 divide करने से होता है, यहाँ गुणा चाहिए
(D) ✔ सही: कुल power = flip-flops की संख्या x एक की power = 4 x 3 = 12 mW

Ans: (D) 12 mW

हर flip-flop 3 mW लेता है और 4 flip-flops एक ही system में हैं, तो power जुड़ती है: 3+3+3+3 = 12 mW. जवाब (D).

Step-by-step Solution:

1. एक flip-flop की power = 3 mW (milli Watt).
2. Flip-flops = 4.
3. कुल power = 4 x 3 mW.
4. = 12 mW. Answer (D). Trap: 3 और 4 को "जोड़कर" 34 या 43 चुन लेना.

Q20. [UGC NET Sep 2013 (Paper 3)]

A binary ripple counter is required to count up to 16383. How many flip-flops are required?

(A) 16382
(B) 8191
(C) 512
(D) 14

हर **option** समझो:

(A) गलत: 16382 बहुत ज़्यादा है, इतने flip-flop नहीं लगते
(B) गलत: 8191 count नहीं, flip-flops की संख्या नहीं है
(C) गलत: 512 flip-flops का मतलब 2^512 तक count, ज़रूरत से बहुत ज़्यादा
(D) ✔ सही: n flip-flops से 2^n states मिलती हैं; 2^14 = 16384 > 16383, इसलिए 14 flip-flops

Ans: (D) 14

Ripple counter (रिपल काउंटर) में n flip-flops से 0 से 2^n - 1 तक गिन सकते हैं. 16383 तक गिनना है, यानी 16384 states (0 से 16383). 2^14 = 16384, तो n = 14. जवाब (D).

Step-by-step Solution:

1. कुल states = 0 से 16383 तक = 16384.
2. n flip-flops से 2^n states मिलती हैं, तो 2^n >= 16384.
3. 2^13 = 8192 (कम), 2^14 = 16384 (बराबर).
4. इसलिए n = 14. Answer (D). Trap: 16383 को खुद count संख्या मानकर 16383 चुन लेना; यहाँ log2 निकालना है.

Q21. [UGC NET Dec 2013]

Which of the following statements are true ? I. A circuit that adds two bits, producing a sum bit and a carry bit is called half adder. II. A circuit that adds two bits, producing a sum bit and a carry bit is called full adder. III. A circuit that adds two bits and a carry bit producing a sum bit and a carry bit is called full adder. IV. A device that accepts the value of a Boolean variable as input and produces its complement is called an inverter.

(A) I & II
(B) II & III
(C) I, II, III
(D) I, III & IV

हर **option** समझो:

(A) गलत: II गलत है, दो bits जोड़ने वाला full adder नहीं, half adder है
(B) गलत: II गलत है, इसलिए यह जोड़ी नहीं बनती
(C) गलत: II फिर भी गलत है

(D) ✔ सही: I (half adder, 2 bits), III (full adder, 2 bits + carry-in) और IV (inverter, complement) सही; II गलत

Ans: (D) I, III & IV

Half adder दो bits जोड़ता है (sum, carry). Full adder दो bits और पिछला carry (3 inputs) जोड़ता है. Inverter NOT gate है जो complement देता है. Statement II full adder को गलत बताता है, इसलिए I, III, IV सही. जवाब (D).

Q22. [UGC NET Jun 2014 (Paper 3)]

The output of a sequential circuit depends on

(A) present input only
(B) past input only
(C) both present and past input
(D) past output only

हर **option** समझो:

(A) गलत: सिर्फ present input पर निर्भर तो combinational circuit होता है
(B) गलत: सिर्फ past input से भी नहीं
(C) ✔ सही: Sequential circuit का output present input और past (stored state/memory) दोनों पर निर्भर
(D) गलत: सिर्फ past output नहीं, present input भी असर डालता है

Ans: (C) both present and past input

Combinational: output = f(अभी का input), जैसे adder. Sequential: output = f(अभी का input, पुरानी state), जैसे flip-flop, counter, register. जवाब (C).

Q23. [UGC NET Jun 2014 (Paper 3)]

Which of the following flip-flops is free from race condition ?

(A) T flip-flop
(B) SR flip-flop
(C) Master-slave JK flip-flop
(D) None of the above

हर **option** समझो:

(A) गलत: T flip-flop में T=1 पर clock लम्बी हो तो output बार-बार toggle (race around) कर सकता है
(B) गलत: SR flip-flop में S=R=1 invalid state है
(C) ✔ सही: Master-slave JK में दो stage होने से race-around condition नहीं आती
(D) गलत: key के हिसाब से C सही

Ans: (C) Master-slave JK flip-flop

Race-around: JK में J=K=1 पर clock pulse लम्बी हो तो output एक pulse में कई बार पलट जाता है. Master-slave बनावट में master clock HIGH पर और slave LOW पर चलता है, इसलिए एक pulse में एक ही बार बदलता है. जवाब (C).

Q24. [UGC NET Jun 2014 (Paper 3)]

A terminal multiplexer has six 1200 bps terminals and 'n' 300 bps terminals connected to it. If the outgoing line is 9600 bps, what is the value of n ?

(A) 4
(B) 8
(C) 16
(D) 28

हर **option** समझो:

(A) गलत: 4 terminals से कुल 7200+1200 = 8400 bps, line (9600) पूरी नहीं भरती
(B) ✔ सही: 6x1200 = 7200; बची 9600-7200 = 2400; 2400/300 = 8 terminals
(C) गलत: 16 x 300 = 4800, कुल 12000 > 9600 क्षमता से ज़्यादा
(D) गलत: 28 x 300 = 8400, कुल 15600 > 9600

Ans: (B) 8

Multiplexer (Mux) के आउटगोइंग line की क्षमता 9600 bps है. 6 बड़े terminals 7200 bps लेते हैं. बाकी 2400 bps में 300 bps वाले n terminals समाएँगे: n = 8. जवाब (B).

Step-by-step Solution:

1. Outgoing line = 9600 bps (bits per second).
2. 6 terminals x 1200 bps = 7200 bps.
3. बचा = 9600 - 7200 = 2400 bps.
4. n x 300 = 2400 -> n = 8. Answer (B). Trap: 9600/300 = 32 निकालकर 28 चुन लेना; पहले 1200 वाले terminals की क्षमता घटानी है.

Answer Key

Q1 - A	**Q2 - B**	**Q3 - B**	**Q4 - A**	**Q5 - C**
Q6 - A	**Q7 - C**	**Q8 - C**	**Q9 - B**	**Q10 - A**
Q11 - A	**Q12 - B**	**Q13 - A**	**Q14 - C**	**Q15 - C**
Q16 - A	**Q17 - D**	**Q18 - D**	**Q19 - D**	**Q20 - D**
Q21 - D	**Q22 - C**	**Q23 - C**	**Q24 - B**	