TRE 4.0 Computer Science

Adders & Mux

Half + Full Adder, Mux, Counter

Decoder

Latch

Logic Families

@bihar.exam4u

1. Adders

आसान भाषा में

- पिछले part में gates, K-map (Karnaugh map), flip-flop पढ़े. अब उन्हीं gates से बने Combinational circuits पढ़ेंगे: जिनका output सिर्फ अभी के inputs पर निर्भर है, कोई memory नहीं.
- पहला सबसे ज़रूरी circuit Adder है, जो binary numbers जोड़ता है. CPU (Central Processing Unit) का ALU (Arithmetic Logic Unit) इसी से जोड़ता है.

Half Adder

- दो 1-bit संख्याएँ A और B जोड़ता है. Output दो: Sum और Carry.
- Sum = A XOR (Exclusive OR) B, Carry = A AND B.
- Truth table: 0+0 -> S0 C0; 0+1 -> S1 C0; 1+0 -> S1 C0; 1+1 -> S0 C1 (क्योंकि 1+1 = 10 binary).
- Half adder = 1 XOR gate + 1 AND gate.
- कमी: यह पिछले carry को नहीं ले सकता, इसलिए बहुत bits वाली संख्या नहीं जोड़ सकता.

Full Adder

- तीन bits जोड़ता है: A, B और Cin (पिछली जगह से आया carry). Output: Sum और Cout.
- Sum = A XOR B XOR Cin. Carry = AB + Cin(A XOR B).
- दो half adders + एक OR gate से full adder बनता है.
- 1+1+1 = 11 binary -> Sum 1, Carry 1.
- n-bit संख्या जोड़ने को n full adders जोड़ते हैं (Ripple Carry Adder).

Subtractor

- Half subtractor: Difference = A XOR B, Borrow = A' B.
- Full subtractor में Borrow-in भी होता है. Difference = A XOR B XOR Bin.
- Trick: Full adder + NOT gates से भी subtraction (2's complement) हो जाता है.

Exam Point + Trap

★ Half adder = 2 inputs, full adder = 3 inputs. NET (National Eligibility Test) Dec 2013 का statement-सवाल यही पूछता है: statement II ("दो bits जोड़ने वाला full adder") गलत है.

★ Trap: "sum और carry दोनों देने वाला" दोनों adders के लिए सच है; फ़र्क सिर्फ input में है (carry-in).

याद रखो

- Half adder: 2 input, XOR + AND. Full adder: 3 input, 2 half adder + OR. Inverter = NOT = complement.

@bihar.exam4u

2. Mux, Demux

आसान भाषा में

- Multiplexer (Mux): कई inputs में से एक चुनकर एक output देता है. चुनने का काम select lines करती हैं.
- Demultiplexer (Demux): उल्टा. एक input को select lines के हिसाब से कई outputs में से किसी एक पर भेजता है.

रोज़मर्रा का example

- Mux = TV का channel बदलना: कई channel आ रहे हैं, पर screen पर एक.
- Demux = डाकिया: एक थैले की चिट्ठियाँ अलग-अलग मोहल्लों में बाँटना.

Select lines का सूत्र

- n select lines -> 2^n inputs. 2^n inputs -> n = log2(inputs).
- 2:1 mux में 1 select line, 4:1 में 2, 8:1 में 3, 16:1 में 4.
- Mux से कोई भी Boolean function बन सकता है (इसलिए इसे universal logic element कहते हैं).
- Worked example: 8:1 mux, select lines? 2^n=8 -> n=3. (TRE (Teacher Recruitment Examination) 3.0)

Exam Point + Trap

★ TRE (Teacher Recruitment Examination) 3.0: "8-to-1 mux में कितनी select lines?" उत्तर 3. Trap: 8 या 4 चुन लेना.

★ NET (National Eligibility Test) Jun 2011: "Mux = कई inputs, एक output". Trap: Demux की definition से confuse.

याद रखो

- Mux = many to one, Demux = one to many. Select lines = log2(inputs).

@bihar.exam4u

3. Decoder, Encoder

आसान भाषा में

- Decoder: n input bits लेकर 2^n outputs में से एक को ON करता है. जैसे 3 से 8 decoder. Binary code को खोलना.
- Encoder: उल्टा. 2^n inputs में से ON input को n-bit binary code में बदलता है. जैसे 8 से 3 encoder.
- Priority encoder: अगर एक साथ कई inputs ON हों तो सबसे ऊँची priority वाले का code देता है.

Example

- Decoder: लिफ्ट का floor number बटन दबाने पर संबंधित मंज़िल की बत्ती जलना.
- Encoder: कीबोर्ड की key दबाना और उसका code बनना.

Seven-segment display (TRE 1.0)

- घड़ी, calculator और railway station का समय सात छोटी LED (Light Emitting Diode) bars a से g से अंक बनाते हैं.
- BCD (Binary Coded Decimal) से सात bars के signal बनाने का circuit BCD to Seven-segment decoder है.
- TRE (Teacher Recruitment Examination) 1.0 सवाल: "Railway station पर समय दिखाने के लिए कौन-सा circuit?" उत्तर: Seven-segment decoder.

PLA और Don't care

- PLA (Programmable Logic Array) = programmable AND array + programmable OR array. SOP (Sum of Products) function बनाने के लिए. TRE 3.0: "PLA (Programmable Logic Array) क्या है?" -> Programmable Logic Array.
- Don't care (X): ऐसी input combination जिसका output मायने नहीं रखता; K-map (Karnaugh map) में 0 या 1 जो group बड़ा बनाए, वही ले लो. TRE 3.0.

याद रखो

- Decoder: कम से ज़्यादा lines. Encoder: ज़्यादा से कम. Priority encoder में ऊँची priority जीतती है. Seven-segment decoder display चलाता है.

@bihar.exam4u

4. Sequential, Latch

आसान भाषा में

- Sequential circuit: output अभी के input और पुरानी stored state दोनों पर निर्भर. यानी memory है (NET (National Eligibility Test) Jun 2014). Combinational में memory नहीं.
- सबसे छोटी memory Latch है: दो cross-coupled gates (NAND (NOT AND) या NOR (NOT OR)) जिनके output एक-दूसरे के input से जुड़े हैं (NET Jun 2011).
- Latch level से चलता है, Flip-flop clock edge से. Flip-flops से registers और counters बनते हैं.

Multivibrator (3 प्रकार)

- Astable: कोई stable state नहीं, खुद लगातार 0-1 बदलता है, clock बनाता है (NET Dec 2010).
- Monostable: एक stable state, trigger पर थोड़ी देर पलटता है.
- Bistable: दो stable states, यही flip-flop है.

Race-around condition

- JK flip-flop में J=K=1 पर clock pulse लम्बी हो तो output बार-बार toggle होता है.
- Master-slave JK flip-flop में यह नहीं होता (NET Jun 2014). Trap: T flip-flop को भी free मान लेना.

Counter के flip-flops

★ n flip-flops से 2^n states. N तक गिनने के लिए 2^n >= N+1 (0 भी गिनना है).

★ 16383 तक: 16384 states -> 14 flip-flops (NET Sep 2013).

★ Total power = flip-flops x प्रति flip-flop power (3 mW x 4 = 12 mW).

याद रखो

- Sequential = memory वाला. Latch = cross-coupled NAND/NOR. Master-slave race-around से मुक्त. n flip-flops = 2^n states.

@bihar.exam4u

5. Logic families, IC

आसान भाषा में

- Gates बनाने की तकनीकों को Logic families कहते हैं. हर family के अपने गुण हैं.
- IC (Integrated Circuit) = एक chip में कई gates, transistors, resistors, diodes. Inductor आम IC (Integrated Circuit) में नहीं बनता (NET (National Eligibility Test) Sep 2013).

मुख्य गुण (NET के match-सवालों की जड़)

- ECL (Emitter Coupled Logic) (Emitter Coupled Logic): सबसे तेज़ (high speed, low delay), पर power ज़्यादा. Basic gate NOR (NOT OR).
- TTL (Transistor-Transistor Logic) (Transistor-Transistor Logic): DTL (Diode Transistor Logic) का विकास, basic gate NAND (NOT AND), मध्यम speed और power.
- MOS (Metal Oxide Semiconductor) (Metal Oxide Semiconductor): high component density (बहुत components एक chip में).
- CMOS (Complementary Metal Oxide Semiconductor) (Complementary MOS): सबसे कम power, fan out ज़्यादा, basic gate Inverter.
- Speed: ECL > TTL > CMOS. Power: ECL सबसे ज़्यादा, CMOS सबसे कम.

Exam Point + Trap

★ Match सवाल: TTL-NAND, ECL-NOR, CMOS-Inverter (Dec 2012). TTL-iii (DTL (Diode Transistor Logic) से), ECL-iv (high speed), MOS-i (density), CMOS-ii (low power) (Jun 2013).

★ Trap: तेज़ चाहिए तो ECL, कम power चाहिए तो CMOS; दोनों को उल्टा न कर देना.

XOR, parity और कुछ laws

- Parity generation/checking: XOR (Exclusive OR) / XNOR (Exclusive NOR) gates सबसे उपयुक्त (NET Sep 2013).
- (A+B)(A'+B') = A XOR B (NET Jun 2011).
- XNOR operator (1s1=1, 0s0=1) associative है, इसलिए (x s y) s z = x s (y s z) हमेशा true (NET Jun 2013).
- F <= F+G और F.G <= F (NET Sep 2013). NAND/NOR commutative हैं पर associative नहीं.

याद रखो

- ECL तेज़, CMOS कम power, TTL = NAND, ECL = NOR, MOS = density. Parity = XOR.

@bihar.exam4u

6. K-map POS example

POS K-map कैसे करें

- Part 1 में SOP (1 के groups) पढ़ा. POS (Product of Sums) में 0 वाले cells के groups बनाते हैं.
- Group में जिस variable की value 1 हो, sum term में उसका complement (X') लिखो; 0 हो तो सामान्य (X).
- Groups में 1, 2, 4, 8, 16 cells (दो की घात) ही होते हैं.

Solved example (NET Jun 2013)

★ F(W,X,Y,Z) = Sigma(0,1,2,5,8,9,10). बाकी 9 cells 0 हैं: 3,4,6,7,11,12,13,14,15.

★ Groups: 12,13,14,15 -> (W'+X'); 3,7,11,15 -> (Y'+Z'); 4,6,12,14 -> (X'+Z).

★ उत्तर: (W'+X')(Y'+Z')(X'+Z).

★ Check: कोई 0 cell छूटा नहीं और 1 वाला cell group में नहीं आया.

याद रखो

- SOP (Sum of Products) = 1 के groups, sum of products. POS (Product of Sums) = 0 के groups, product of sums. Don't care को ज़रूरत पर 0 या 1 लिया जा सकता है.

@bihar.exam4u

7. BPSC ऐसे पूछता है

TRE में सवाल के प्रकार (इस part के)

★ Definition / full form: "What is a PLA (Programmable Logic Array)?" (TRE (Teacher Recruitment Examination) 3.0) -> Programmable Logic Array.

★ Application: "Railway station पर समय के लिए circuit?" (TRE 1.0) -> seven-segment decoder.

★ Concept / formula: "8-to-1 mux में select lines?" (TRE 3.0) -> 3.

★ Purpose: "Don't care का उद्देश्य?" (TRE 3.0) -> output पर असर नहीं पड़ता.

★ Figure वाला सवाल (circuit देखकर expression, TRE 1.0 Q92) text में नहीं दे सके; ऐसे सवाल में gate-by-gate चलो: OR(A,B), फिर C, D, E से AND, उत्तर C(A+B)DE.

★ हर सवाल में 5 options होते हैं; "More than one of the above" तब चुनो जब दो options सही हों, "None" तब जब कोई सही न हो.

याद रखो

- पहले साफ़ definition पक्की करो. सूत्र (2^n) याद रखो. 5th option की चाल से बचो.

@bihar.exam4u

8. NET level में ऐसे आता है

NET के प्रकार

- Match the following (logic families): ऊपर के गुण याद हों तो 30 सेकंड में.
- Statement-based (I, II, III, IV): हर statement अलग जाँचो, गलत वाला हटाओ (adder सवाल).
- Numerical: counter के flip-flops (2^n >= count+1), power जोड़ना, multiplexer terminals (क्षमता घटाकर बाँटना).
- Simplification: POS (Product of Sums) K-map (Karnaugh map), (A+B)(A'+B') = XOR (Exclusive OR).
- Mini-example: 1000 तक गिनने वाले counter को flip-flops? 1001 states, 2^10 = 1024 >= 1001, इसलिए 10.

याद रखो

- पहले type पहचानो, फिर formula लगाओ.

@bihar.exam4u

@bihar.exam4u

अब Test करो: 14 सवाल

1. To display time in railway stations which digital circuit is used? (TRE 1.0)

(A) Seven-segment decoder : सही: Seven-segment decoder (BCD से 7 segment) स्टेशन की घड़ी में digit दिखाता है

(B) Eight-segment encoder : गलत: "Eight-segment encoder" ऐसी चीज़ digit display में नहीं आती

(C) 8 : 3 multiplexer : गलत: 8:3 multiplexer नहीं, 8:3 तो encoder का रूप है और display नहीं चलाता

(D) More than one of the above : गलत: सिर्फ A सही है

(E) None of the above : गलत: A सही है, इसलिए यह नहीं

Ans: (A) Seven-segment decoder | स्टेशन की डिजिटल घड़ी में हर अंक सात छोटी LED (Light Emitting Diode) bars से बनता है. BCD (Binary Coded Decimal) को इन सात bars के signal में बदलने का काम seven-segment decoder करता है. जवाब (A).

2. An astable multivibrator has (UGC NET Dec 2010)

(A) one stable state : गलत: एक stable state वाला circuit monostable (one-shot) multivibrator है

(B) two stable states : गलत: दो stable states वाला bistable है (flip-flop इसी से बनता है)

(C) no stable states : सही: Astable multivibrator की कोई stable state नहीं होती, output अपने आप लगातार 0 और 1 के बीच बदलता रहता है (clock बनाने में काम आता है)

(D) none of these : गलत: key के हिसाब से "none of these" नहीं, option C सही है

Ans: (C) no stable states | Multivibrator तीन तरह के हैं: Astable (0 stable state, खुद चलता है, clock generator), Monostable (1 stable state, trigger पर थोड़ी देर के लिए पलटता है), Bistable (2 stable states, flip-flop). जवाब (C).

3. (A + B)(A' + B') is equivalent to : (UGC NET Jun 2011)

(A) A ⊕ B : सही: (A+B)(A'+B') = A XOR (Exclusive OR) B (Exclusive OR). मतलब "A या B, पर दोनों नहीं"

(B) A ⊙ B : गलत: A XNOR (Exclusive NOR) B तब 1 होता है जब A और B बराबर हों, यह उल्टा है

(C) (A ⊕ B) ⊕ A : गलत: A XOR B का फिर XNOR A लेने पर कुछ और बनता है

(D) (A ⊙ B) ⊙ A : गलत: यह भी अलग function है

Ans: (A) A ⊕ B | Expand करो: (A+B)(A'+B') = AA' + AB' + BA' + BB' = 0 + AB' + A'B + 0 = AB' + A'B. यही XOR (Exclusive OR) की परिभाषा है. Source में bars (') गिर गए थे, इसलिए सवाल को सही रूप में लिखा है. जवाब (A).

हर option का explanation + Answer

Save करो · Share करो · Follow @bihar.exam4u

@bihar.exam4u

Test जारी: सवाल 4-6

4. What is a PLA? (TRE 3.0)

(A) Programmable Logic Application : गलत: Application नहीं, Array
(B) Programmable Logic Array : सही: PLA (Programmable Logic Array) = Programmable Logic Array, जिसमें programmable AND array के बाद programmable OR array होती है
(C) Programmable Logic Architecture : गलत: Architecture नहीं
(D) More than one of the above : गलत: B सही है
(E) None of the above : गलत: B सही है
Ans: (B) Programmable Logic Array | PLA (Programmable Logic Array) में AND gates का समूह और OR gates का समूह होता है, दोनों जोड़ने की पसंद हम तय करते हैं. इससे कोई भी SOP (Sum of Products) function बन सकता है. जवाब (B).

5. A latch is constructed using two cross-coupled (UGC NET Jun 2011)

(A) AND and OR gates : गलत: AND और OR से latch नहीं बनता, उनमें feedback से memory नहीं बनती
(B) AND gates : गलत: दो cross-coupled AND gates से latch नहीं बनता
(C) NAND and NOR gates : सही (key): NAND (NOT AND)/NOR (NOT OR) की जोड़ी वाली latch, SR latch cross-coupled NAND या NOR से बनता है
(D) NAND gates : गलत?: दो cross-coupled NAND gates से भी latch बनता है, पर key C है
Ans: (C) NAND and NOR gates | SR latch में दो gates के output एक-दूसरे के input से जुड़े होते हैं (cross-coupled). यह NOR (NOT OR) से भी बनता है और NAND (NOT AND) से भी. Logic से D (सिर्फ NAND) भी सही है, पर UGC (University Grants Commission) NET (University Grants Commission National Eligibility Test) की key (C) है, इसलिए exam में C लिखो.

6. A multiplexer is a logic circuit that (UGC NET Jun 2011)

(A) accepts one input and gives several output : गलत: यह Demultiplexer (Demux) का काम है, one input से कई outputs
(B) accepts many inputs and gives many output : गलत: many-to-many ऐसा कोई basic circuit नहीं
(C) accepts many inputs and gives one output : सही: Multiplexer (Mux) कई inputs में से select lines से एक चुनकर एक ही output देता है
(D) accepts one input and gives one output : गलत: one-to-one सिर्फ एक तार जैसा है
Ans: (C) accepts many inputs and gives one output | Mux का मतलब "कई में से एक चुनो". जैसे रेडियो का channel selector: कई stations आ रहे हैं, पर speaker में एक ही बजता है. Demux उल्टा करता है. जवाब (C).

हर option का explanation + Answer

Save करो · Share करो · Follow @bihar.exam4u

@bihar.exam4u

Test जारी: सवाल 7-9

7. How many select lines are required for an 8-to-1 multiplexer? (TRE 3.0)

(A) 2 : गलत: 2 select lines से 2^2 = 4 inputs चुनते हैं

(B) 3 : सही: 3 select lines से 2^3 = 8 inputs, इसलिए 8-to-1 mux में 3

(C) 4 : गलत: 4 से 2^4 = 16 inputs चुने जाते हैं

(D) More than one of the above : गलत: B सही है, इसलिए यह नहीं

(E) None of the above : गलत: B सही है

Ans: (B) 3 | Mux में अगर n select lines हों तो 2^n inputs होते हैं. 8 inputs चाहिए: 2^n = 8, n = 3. जवाब (B).

8. Which of the following logic families is well suited for high-speed operations ? (UGC NET Jun 2012)

(A) TTL : गलत: TTL (Transistor-Transistor Logic) तेज़ है पर ECL (Emitter Coupled Logic) से धीमा

(B) ECL : सही: ECL (Emitter Coupled Logic) में transistor saturate नहीं होते, इसलिए सबसे तेज़ (पर power ज़्यादा)

(C) MOS : गलत: MOS (Metal Oxide Semiconductor) धीमा है, पर घनत्व ज़्यादा

(D) CMOS : गलत: CMOS (Complementary MOS (Metal Oxide Semiconductor)) कम power वाला है, speed ECL से कम

Ans: (B) ECL | Speed का क्रम: ECL (Emitter Coupled Logic) सबसे तेज़ > TTL (Transistor-Transistor Logic) > CMOS (Complementary Metal Oxide Semiconductor) > MOS (Metal Oxide Semiconductor). ECL में transistor पूरी तरह ON नहीं होता (non-saturated), इसलिए switch जल्दी होता है. जवाब (B).

9. Match the following IC families with their basic circuits : a. TTL 1. NAND b. ECL 2. NOR c. CMOS 3. Inverter Code : a b c (UGC NET Dec 2012)

(A) 1 2 3 : सही: TTL (Transistor-Transistor Logic) का basic gate NAND (NOT AND), ECL (Emitter Coupled Logic) का NOR (OR/NOR (NOT OR) एक साथ), CMOS (Complementary Metal Oxide Semiconductor) का basic inverter. क्रम 1 2 3

(B) 3 2 1 : गलत: यह उल्टा क्रम है

(C) 2 3 1 : गलत: TTL-NOR नहीं है

(D) 2 1 3 : गलत: TTL-NOR, ECL-NAND उल्टा है

Ans: (A) 1 2 3 | याद रखने की line: TTL (Transistor-Transistor Logic) = NAND (NOT AND), ECL (Emitter Coupled Logic) = NOR (NOT OR), CMOS (Complementary Metal Oxide Semiconductor) = Inverter (NOT). Match करने पर a-1, b-2, c-3. जवाब (A).

हर option का explanation + Answer

Save करो · Share करो · Follow @bihar.exam4u

@bihar.exam4u

Test जारी: सवाल 10-12

10. What is the purpose of the "don't care" condition in digital logic? (TRE 3.0)

(A) To indicate that the value of a variable does not affect the output : सही: Don't care का मतलब है कि इस input combination पर output क्या हो, उससे फ़र्क नहीं पड़ता; उसे 0 या 1 लेकर K-map (Karnaugh map) आसान करो

(B) To prioritize certain inputs over others : गलत: priority देना priority encoder का काम है

(C) To ensure that all possible input combinations are covered in truth tables : गलत: truth table cover करने की शर्त अलग बात है

(D) More than one of the above : गलत: A सही है

(E) None of the above : गलत: A सही है

Ans: (A) To indicate that the value of a variable does not affect the output | कई बार कोई input combination कभी आती ही नहीं (जैसे BCD में 1010 से 1111). उसका output कुछ भी चल सकता है. उसे K-map (Karnaugh map) में X लिखते हैं और जहाँ group बड़ा बनता हो वहाँ 1 मान लेते हैं. जवाब (A).

11. Match the following : a. TTL 1. High fan out b. ECL 2. Low propagation delay c. CMOS 3. High power dissipation Code : a b c (UGC NET Dec 2012)

(A) 3 2 1 : सही (key): TTL-3 (power ज़्यादा), ECL-2 (delay कम), CMOS-1 (fan out ज़्यादा)

(B) 1 2 3 : गलत: TTL (Transistor-Transistor Logic) का fan out CMOS (Complementary Metal Oxide Semiconductor) से कम है, इसलिए 1 को TTL से जोड़ना ठीक नहीं

(C) 1 3 2 : गलत: CMOS में power dissipation सबसे कम है, high नहीं

(D) 3 1 2 : गलत: ECL (Emitter Coupled Logic) का delay कम है, यह मेल नहीं खाता

Ans: (A) 3 2 1 | तीनों के गुण: TTL (Transistor-Transistor Logic) में power ज़्यादा लगती है, ECL (Emitter Coupled Logic) सबसे तेज़ है यानी delay कम, CMOS (Complementary MOS (Metal Oxide Semiconductor)) का fan out बहुत ज़्यादा. जवाब (A).

12. Match the following : a. TTL i. High component density b. ECL ii. Low power consumption c. MOS iii. Evolution of "diode- transistor-logic" d. CMOS iv. High speed digital circuits Codes : a b c d (UGC NET Jun 2013 (Paper 3))

(A) iii ii i iv : सही: TTL (Transistor-Transistor Logic) = diode-transistor logic का विकास (iii), ECL (Emitter Coupled Logic) = high speed (iv), MOS (Metal Oxide Semiconductor) = high component density (i), CMOS (Complementary Metal Oxide Semiconductor) = low power (ii)

(B) i iv iii ii : गलत: TTL को high density और ECL को DTL (Diode Transistor Logic) का विकास कहना गलत

(C) iii iv i ii : गलत: ECL = iv है पर MOS/CMOS के जोड़े गलत

(D) i ii iii iv : गलत: सारे जोड़े क्रम में गलत लगे हैं

Ans: (C) iii iv i ii | याद करो: TTL (Transistor-Transistor Logic) DTL (Diode Transistor Logic) से निकला. ECL (Emitter Coupled Logic) सबसे तेज़. MOS (Metal Oxide Semiconductor) में एक chip पर बहुत सारे components. CMOS (Complementary MOS (Metal Oxide Semiconductor)) कम बिजली. जवाब (A) का क्रम iii iv i ii, यानी option C.

हर option का explanation + Answer

Save करो · Share करो · Follow @bihar.exam4u

@bihar.exam4u

Test जारी: सवाल 13-14

13. Which one of the following set of gates is best suited for 'parity' checking and 'parity' generation? (UGC NET Sep 2013)

(A) AND, OR, NOT : गलत: AND, OR, NOT से parity बनाना लम्बा है, यह खास gate नहीं

(B) NAND, NOR : गलत: NAND (NOT AND), NOR (NOT OR) universal हैं पर parity के लिए सबसे सही नहीं

(C) EX-OR, EX-NOR : सही: XOR (Exclusive OR) / XNOR (Exclusive NOR) gates parity generate और check करने में सबसे उपयुक्त (1 की गिनती का even/odd XOR से निकलता है)

(D) None of the above : गलत: विकल्प C सही है

Ans: (C) EX-OR, EX-NOR | Parity bit इसलिए लगाते हैं कि data में 1 की संख्या even या odd रहे. XOR (Exclusive OR) का output तब 1 होता है जब inputs में 1 विषम (odd) संख्या में हों. इसलिए parity के लिए EX-OR / EX-NOR (NOT OR) सबसे अच्छे. जवाब (C).

14. Which logic family dissipates the minimum power? (UGC NET Sep 2013 (Paper 3))

(A) DTL : गलत: DTL (Diode Transistor Logic) में power काफ़ी लगती है

(B) TTL : गलत: TTL (Transistor-Transistor Logic) में moderate power लगती है

(C) ECL : गलत: ECL (Emitter Coupled Logic) सबसे ज़्यादा power लेता है

(D) CMOS : सही: CMOS (Complementary MOS (Metal Oxide Semiconductor)) में static power लगभग शून्य, सिर्फ switching के समय power लगती है

Ans: (D) CMOS | CMOS (Complementary Metal Oxide Semiconductor) में हर समय एक ही transistor ON रहता है (PMOS या NMOS (N-type Metal Oxide Semiconductor)), इसलिए बिजली का रास्ता नहीं बनता. इसीलिए मोबाइल, घड़ी, laptop में CMOS. जवाब (D).

हर option का explanation + Answer

Save करो · Share करो · Follow @bihar.exam4u

@bihar.exam4u

कितना याद रहा?

Comment में अपना score लिखो

Save करो, revision के लिए

BPSC वाले दोस्त को Share करो

Follow @bihar.exam4u - रोज़ नया topic

Detail PDF चाहिए?

Comment में 'PDF' लिखो, DM में भेज दूँगा

कल फिर सुबह 10 बजे मिलेंगे: Boolean Logic Part 3/3