基于深度学习的双目感知加速系统

摘要

本作品在资源受限的单块 Zynq-7020 上，将 SGM 几何匹配与轻量神经网络组成完整的双目感知加速系统，完成从相机采集到视差输出的整机处理。板端部署的轻量视差细化网络含 11,459 个参数，利用匹配视差、置信度和代价先验进行残差修正与融合。八个场景中，EPE 为 0.9391 像素、Bad3 为 7.1064%，相对 SGM 分别下降 70.37% 和 44.61%；在 KITTI 缩放裁剪测试中，Bad3 为 9.7241%，较 MobileStereoNet-2D 相对下降 30.13%。通过定点表示、张量生命周期复用和属性池化融合，图内张量区缩小 75.28%，并消除全分辨率属性中间张量及相应读写。

同板固定输入对照中，**单核 Cortex-A9 纯 C 对照实现**完成模型及后处理约需 **4.74 s**；**加速实现**仅用约 **0.672 s**，完成还包含一次 SGM、输入准备和模型处理的更完整计算链。两次对照各有 81,920 个输出值逐位一致，体现保持数值正确性的显著加速。

完整平台在 100 MHz 计算时钟下完成布局布线与板端运行；真实相机、校正和网络共同工作时，三个样本从采集就绪至模型完成为 1.05—1.10 s。作品将轻量学习、固定图重构和行块流水落实为可复现的单板系统，在有限资源上同时取得算法效果与计算效率的实质收益。

本队伍还将开发经验提炼为 **13 项可复用技能**，覆盖学生低配电脑上的构建、固定图优化、行块流水及神经网络硬件映射等方法。其中 **6 项面向通用 PYNQ 开发**，已借用校方 **PYNQ-Z2 板卡，以本工程为验证对象完成全部六项实机验证**。技能配套步骤、案例与辅助脚本，支持其他团队复用从硬件接入、数据核对到运行恢复的开发流程。

1 选题背景与创新点

1.1 面向资源受限的双目学习感知

双目感知以两个相机的对应关系恢复视差信息，可作为机器人抓取前静态场景感知与近距三维观察的视觉输入。传统半全局匹配通过多方向路径代价聚合改善局部匹配，具有规则计算结构，但在弱纹理、遮挡和边界处仍容易产生误差。学习方法能够利用图像上下文修正匹配结果，嵌入式实现则需要同时考虑模型规模、中间特征存储、访存和实际器件容量。

本作品的切入点是把几何匹配已有的信息转化为学习模块的有效先验。SGM 提供初始视差与匹配可信度，细化网络集中学习残差和融合权重，从而用紧凑模型改善视差。实现进一步把固定图压缩与行块流水结合，在 Zynq-7020 的有限容量内完成算法和整机部署。面向静态观察的同源对比，也使学习细化的实际效果可以直接展示与复核。

前期研究以 LightStereo-S 为起点，核对其源码、计算图和权重组织。Guo 等提出的 LightStereo 利用轻量二维代价聚合处理双目匹配，为本项目分析学习方法的计算与存储需求提供了参考 [1]。面向 Zynq-7020 的容量和供数条件，当前部署采用 SGM 先验与轻量视差细化网络的组合。离线训练围绕“用少量参数学会修正匹配误差”展开：本队伍结合真实视差监督与教师蒸馏，在真值有效且教师误差受控的像素上使用蒸馏信号；保留已有特征提取能力，集中训练聚合与细化部分，并将引导滤波后的最终输出纳入损失计算。通过指数滑动平均权重和分场景评估选择检查点，使训练直接服务于轻量结构的最终视差质量。

1.2 三项核心设计与实际收益

1. **与传统 SGM 相比，细化网络降低了平均视差误差和坏点率。**复用 SGM 的视差、置信度和代价先验，完成残差细化与融合；八场景 EPE、Bad3 相对 SGM 分别下降 70.37%、44.61%，KITTI 缩放裁剪测试的 Bad3 为 9.7241%。
2. **从固定计算图中直接削减存储和重复工作。**联合定点表示、生命周期复用与属性池化融合，使图内张量区缩小 75.28%，并省去 2,621,440 字节全分辨率属性张量及相应读写，为有限内存和硬件供数创造条件。

3. **以行块流水实现显著协同加速。**通过行级交接和异步命令重叠就绪任务，共享大算术通路控制资源规模。同板单核模型对照约需 4.74 s，加速路径约 0.672 s 即完成含一次 SGM 和准备的更完整处理，输出逐位一致。

三项设计从算法、数据流到执行架构相互配合，最终使采集、SGM、细化网络和系统互连共同装入单块 Zynq-7020，并在 100 MHz 计算时钟下运行。源代码、模型参数、启动程序和测试证据随工程提供，使设计收益能够从源码、数据与实机三个层面复核。

2 设计原理与功能框图

2.1 一次匹配、多路复用的数据流

系统联合设计算法与数据流：几何先验减小学习模块，固定图重构压缩中间存储与重复处理，行块交接重叠就绪任务，共同支撑视差改善与计算加速。

一次匹配支撑两路结果，是数据流节省工作的关键。校正后的双目输入只执行一次 SGM，其视差、置信度和代价信息同时用于学习细化与纯 SGM 对照，避免为对比展示重复匹配。两条结果支路共享同源输入，所有推理均在板端完成，电脑只承担接收与显示。采集、计算和发送通过各自缓冲交接，使计算任务可以继续推进。




图 1 系统数据流。一次匹配供两条结果路径复用，采集、计算与发送通过缓冲交接。

2.2 几何先验引导的轻量学习细化

统一几何保证同源比较。真实双目输入先经标定与校正，再进入匹配和学习细化；两种输出都使用 320×240 展示区域。12 组拟合姿态和 4 组留出姿态提供独立的几何核对，使算法比较建立在相同像素坐标上，减少相机安装与显示差异对结果判断的干扰。

SGM 与模型执行。SGM 采用 Hirschmüller 提出的半全局匹配方法，通过局部匹配代价和路径聚合形成初始视差信息。本工程一次执行同时获取纯 SGM 对照和细化网络输入，节省重复匹配计算。细化网络计算图接收左右图像、原生匹配信息、灰度及代价曲线等输入，由神经网络、整数上下文、颜色和灰度相关操作共同完成视差细化。FIELD 等任务留在 ARM；冻结 C 参考与实际 RTL 对照保证两侧数值一致。

几何先验、权重共享与低通道结构共同实现模型轻量化。左右图共享特征提取权重，特征通道主要为 12、16，聚合通道为 16、24、32，细化通道为 8；网络在 17 个候选视差位置上聚合信息，预测残差和融合权重。这一结构把学习能力集中于匹配修正，控制了参数及中间特征规模。训练后将选定权重与量化系数固化，供板端独立推理。

三个计算阶段分别发挥几何匹配与学习方法的作用。特征阶段在 0、4、8、……、60、63 共 17 个视差位置建立相关信息，以低通道聚合控制计算规模。解码阶段把网络信息与 SGM 代价曲线结合，经稳定化 Softmax 得到候选概率，在

峰值邻域内求粗视差，并以归一化熵表征不确定性。细化阶段联合粗视差、SGM 视差及置信度、灰度、梯度和重投影差异，预测残差与融合权重；几何先验与上下文信息由此在同一输出中互补。

细化输入含 8 个通道：归一化粗视差、SGM 视差先验、粗视差熵、SGM 置信度、灰度、水平与垂直梯度、右图重投影光度差。生成输入时直接在 2×2 池化单元内按原有顺序累加。细化分支输出残差 r 和融合参数 c；若 v 表示 SGM 有效性，融合权重为 $b = \sigma(c)v + (1 - v)$，融合视差为 $d = \mathrm{clip}((1 - b)d_{SGM} + b(d_{coarse} + 4\tanh(r)), 0, 63.99609375)$。无效 SGM 位置由学习分支接替。融合结果再经过 3×3 中值与灰度引导滤波，形成最终视差。内部布局为 320×256，显示时去除顶部 16 行参考填充，得到 320×240 区域。




图 2 细化网络的主要计算关系。SGM 对照直接保留原生结果，学习分支在同源输入上细化；示意图合并了多次图内调用。

3 兼顾并行流水与资源复用的软硬件设计

3.1 硬件模块与分路供数

系统基于 Zynq-7020 核心板、底板及双目摄像头模组搭建。目标器件为 xc7z020clg400-2，计算时钟为 100 MHz。可编程逻辑承担连续像素接入、SGM 匹配及共享算术，DDR 保存图像和张量，片上缓存维持局部供数。图 3 给出模块与接口关系。




图 3 硬件模块连接。配置与状态使用控制接口，采集与计算通过高性能端口访问共享存储。

一次采集与匹配支撑完整处理链。两路 DVP 像素经跨时钟缓冲和 DMA 写入 DDR；SGM 对校正输入计算匹配结果，同时输出视差、置信度及匹配信息，供网络输入与传统方法对照共同复用。相机槽和模型输入暂存分离，使采集无需等待当前模型处理结束。

共享算术与局部流水共同控制硬件成本。卷积、相关和整数张量运算按任务复用通路，BOX 硬件承担规则窗口求和。固定形状、定宽数据及局部缓存使供数、计算和写回能够衔接；浮点逐点处理留在处理器侧，以有限算术资源覆盖完整任务。

分路供数减少采集与计算的串行约束。处理器经 AXI GP0 配置任务并查询状态；相机、SGM 与共享计算分别经 HP2、HP3、HP0 / HP1 访问 DDR。不同端口允许多路请求推进，仍共享实际 DDR 带宽。SD 卡承担启动与配置，PS_KEY1 提出结果选择请求，PS 以太网控制器经 PHY 与 J23 连接电脑。

3.2 板端软件与行块任务流水

启动与输入准备。板端程序从 SD 卡加载配置与标定数据，初始化相机、网络和工作核心。相机帧就绪后，程序按标定映射完成校正及模型输入准备，使 SGM 与细化网络使用同一组几何对齐的图像。输入暂存与相机采集缓冲分离，处理当前帧时仍可接收后续画面。

任务调度与处理器计算。CPU0 维护计算图状态、提交硬件命令，并穿插相机与网络服务；CPU1 承担委派的解码收尾、属性池化和引导滤波浮点任务。浮点逐点处理保留在 ARM，规则窗口求和交给硬件。软件将属性生成与池化合并，直接产生下游需要的数据，减少中间张量及重复遍历；硬件驱动负责提交任务、维护缓存和确认完成。

有限行槽连接生产与消费。后继任务按行块就绪启动，无需等待整个前序阶段结束。CPU0 准备下一行时，CPU1 可消费当前行；描述符发布、缓存维护与行槽归还共同保证数据有效。两个行槽循环复用，既维持任务重叠，也避免为并行复制完整帧工作区。




图 4（a）行级任务交接。生产者准备下一行，消费者处理当前行，槽位归还后循环复用。

按下游所需形式直接生产数据。卷积之间保留定点结果，按张量生命周期复用存储，使图张量区由 7,290,880 字节压缩为 1,802,240 字节。细化输入直接在 2×2 池化单元内计算并输出，省去 2,621,440 字节的全分辨率属性张量及其读写。定点、整型与浮点语义分别保留，残差和激活遵循原舍入与饱和规则，在减少中间工作的同时保持数值一致。两项存储收益按各自范围统计。

后台计算与按键取图分开推进。系统持续处理图像，短按 PS_KEY1 优先锁定最近已完成的一组原图、SGM 与细化结果；若尚无完整结果，则等待接下来最先完成的一组。三个结果槽分别服务生成、最近完成和发送，传输期间只读锁定所选槽，后台可以使用其他空闲槽继续计算。按键不会重启推理，也不会把尚未完成的数据发给电脑。

预览和拍照结果分别传输。普通视频使用独立缓冲与连接，拍照结果按完整组发送，并在接收确认后释放发送占用。软件以有限粒度处理网络事件，再继续推进计算状态机，使采集、计算和发送保持协作，避免某一环节长时间独占主循环。

3.3 电脑端软件与同源结果展示

电脑应用与板端程序构成完整的软件系统。板端组织采集、计算和结果发布；电脑通过独立网络任务接收视频与结果，再完成界面刷新和视差着色。图 4（b）说明两端的职责及交接关系。




图 4（b）板端与电脑端软件组成。通信、结果发布与界面刷新分别推进，保持实时画面和拍照结果各自的生命周期。

网卡连接：把接线后的配置集中到应用中。便携应用枚举电脑网卡，显示有线连接状态，由使用者选择连接板卡的接口。连接模块检查所选网卡的地址配置，并将接收连接绑定到该接口，减少多网卡电脑选错通信路径的问题。窗口集成连接、接收与展示，演示电脑无需安装 FPGA 开发工具。

异步接收：通信与界面分别推进。后台网络任务分别接收视频流和拍照结果，校验数据长度、校验码及结果来源标识；完整结果通过检查后才成组发布，并向板端确认。断连时重新建立连接，旧结果不会覆盖更新的结果。界面刷新与结果着色另行处理，避免图像处理阻塞接收。

同源展示：让算法差异直接可见。左上区域更新视频流，左下保留所选原图，右侧并列显示纯 SGM 和细化网络视差。两种视差采用相同坐标、有效区域及固定 0—64 像素色标，便于比较轮廓、噪声和区域连续性。新结果按组更新，实时画面与已选照片各自保留，避免比较时混入不同来源的图像。

4 实测性能、资源收益与验证结果

4.1 联合削减工作量、等待与硬件复制

优化同时作用于工作量、等待和资源复用。固定权重与数值参考后，先用定点张量、生命周期复用和属性池化融合删除中间存储与重复处理；再以双核行级生产消费减少阶段屏障；最后让规则算术共享 PL 通路、复杂浮点 FIELD 留在 ARM。三个层次共同推进，使工作减少能够转化为适合实际硬件执行的任务。

资源与速度通过同一套数据流共同取舍：大阵列共享控制 DSP 和逻辑规模，行槽与局部流水减少共享外围的准备及交接等待。完整输出对照验证数值，板端计时验证实际计算收益，布线结果验证容量与 100 MHz 时钟；因此，最终方案同时具有算法、执行和物理实现依据。

4.2 已实现的单板系统

作品已完成从真实输入到结果展示的单板闭环。板端程序、SD 启动文件与电脑便携应用共同交付，启动后即可获取同源 SGM 与细化网络结果。工程同时提供冻结参数、完整源码、构建脚本和实测数据，并已在独立源码目录完成启动镜像重建。实机可演示、源码可重建、结果可核对，构成完整的工程交付。








图 5（a）整机俯视 （b）侧面接口与连线 （c）双目相机与主板

真实图像与算法效果。同一时刻采集的双目图像经标定校正后，分别计算传统 SGM 与细化网络的视差。



图 6 同一对双目图像中的左目原图。

传统 SGM 视差 细化网络视差






图 7（左）传统 SGM 与图 8（右）细化网络。两幅视差图采用相同的坐标、有效区域和色标。



图 7、图 8 共用视差色标，范围为 0—64 像素。

4.3 轻量网络带来的多场景视差改善

统一输入与评分规则。细化网络使用冻结权重，输入为 320×240 双目图像，视差范围 D64。EPE 为有效评分像素上的平均绝对视差误差；Bad3、Bad10 分别为误差严格大于 3、10 个当前输入像素的比例。八场景按场景等权、KITTI 按采集序列等权，分别报告各自结果。

八场景开发回归：相对 SGM 同时降低平均误差与坏点率。使用 teddy、cones、art、books、dolls、laundry、moebius、reindeer 八组保存输入，沿用冻结的可匹配区域和有效真值规则，共 531,650 个评分像素。各场景先独立评分，再对八个场景等权平均。

方法	Bad3	EPE / px
原始 SGM	12.8300%	3.1695
细化网络	**7.1064%**	**0.9391**

相对 SGM，场景等权 EPE 下降 **70.37%**，Bad3 下降 **44.61%**，Bad3 绝对减少 **5.7236 个百分点**。八个场景的两项指标均优于 SGM，图 9 给出全部分项结果。这是该组开发回归样本上的改善。




图 9 八场景开发回归的 Bad3 与 EPE：两方法使用同一场景的评分区域，数值越低越好；正文总指标为八场景等权平均。

KITTI 道路场景：取得更低 Bad3。从 KITTI 2015 公开训练子集按预先固定规则选取 50 对源图，每对生成 5 个 320×240 水平裁剪，共 250 个输入、29 个采集序列。本项目未用这些 KITTI 样本拟合或选择该网络权重。主评分包括 3,799,716 个有效 D64 真值像素，先在序列内汇总，再对序列等权平均。

评估方法	Bad3	EPE / px	Bad10
MobileStereoNet-2D	13.9168%	1.8128	2.6900%
细化网络	**9.7241%**	1.8288	4.6485%

Bad3 降低 4.1926 个百分点，相对下降 30.13%，29 个序列中有 21 个优于对照。EPE 的统计比较未证实改善，Bad10 较高，优势主要体现在中等误差像素的减少。

两方法使用同一真值掩码，保留遮挡和右对应点落在裁剪外的评分像素；对照保留原 D192 搜索范围，按原始预测计算误差。文中 KITTI Bad3 均指本项目缩放裁剪协议，区别于官方 D1 指标；它与八场景回归采用不同评分区域，不合并为一个平均值。

真实相机展示补充可视效果。图 6—8 使用 2026 年 11 月 3 日重新采集的大拇指左右图，经真实标定和生产图像转换后，运行上述冻结模型。相同输入与固定 0—64 像素色标下，SGM 存在零散噪点和局部断裂，细化网络的手部区域更连续、轮廓更易辨认。该场景没有真值，展示的是可视效果；EPE、Bad3 等定量指标由上述带真值数据计算。

4.4 图内张量压缩 75.28% 与中间工作削减

固定图重构直接减少中间处理，并为硬件供数和并行执行提供更合适的数据粒度。

改动	原先存在的开销	当前实现	取得的收益
图张量表示与复用	浮点中间表示及各阶段张量存储	定点表示，按生命周期复用张量区	由 7,290,880 降至 1,802,240 字节，缩小 75.28%
属性与池化融合	先形成完整属性图，再读取和池化	在 2×2 单元内直接生成池化结果	省去 2,621,440 字节中间张量及相应读写
双核行级流水	后继工作等待整阶段输出	CPU0 准备下一行，CPU1 消费当前行	将生产与消费重叠，减少阶段等待

续下页

改动	原先存在的开销	当前实现	取得的收益
匹配与算术复用	多条结果路径需要相同信息，多算子需要计算资源	一次 SGM 同时供模型与对照，PL 算术按任务共享	减少重复匹配需求和硬件复制

完整 C 工作区也由 14,530,048 降至 9,061,888 字节，缩小 37.63%。固定图重构因此同时改善图内张量和完整函数的存储需求；直接生成池化结果还删除了中间张量的生成、落存和再次读取。图内张量区与属性张量分别统计。

存储重构由 8 组输入、24 次配对检查验证，1,966,080 个输出值逐位一致。电脑同步 C 路径的中位耗时为 108.543 ms 与 115.988 ms，反映定点布局在纯软件执行中的转换成本；该项优化的直接收益是工作区和中间访问减少，目标板的加速收益由下节同板实测说明。

4.5 单核软件对照与加速结果

同板实测体现了显著的加速收益。对照实现仅使用一个 Cortex-A9 核心运行纯 C 模型及后处理，另一个核心停驻；加速实现执行一次 SGM、输入准备及模型处理。两次固定输入测试各比较 81,920 个输出值，均逐位一致。本节性能数据来自已保存的 2018.3 基线测试。

同板固定输入对照与加速实现	第一次 ms	第二次 ms
单核纯 C 对照：已准备输入至模型及后处理完成	4,739.476	4,734.796
加速实现：一次 SGM、准备及模型处理	671.858	672.331

加速实现约 0.672 s 即完成更完整的处理链，单核对照仅模型及后处理便约需 4.74 s。两行使用同板保存输入，计时范围如表中所列；下表给出真实相机与网络负载下的整机处理时间。

在真实相机、校正和网络共同运行的完整系统中，2026 年 10 月 31 日采集的三个单拍样本如下。处理时间包含输入准备、一次 SGM 和模型处理。

单拍样本	采集就绪至模型完成 ms	按键选择已有结果 ms
1	1,049.451	20.584
2	1,065.394	20.747
3	1,097.112	20.143

真实输入到模型完成的处理时间为 1.05—1.10 s，表明加速架构已接入相机、校正和网络组成的完整系统。后台计算与前台取图独立推进，按键约 20 ms 选定已有完整结果；原图和两种结果同源、完整接收。所选源图年龄为 1.318—2.185 s，符合静态观察用途。

4.6 资源受限器件上的 100 MHz 完整实现

完整平台针对 xc7z020clg400-2，使用 Vivado 2026.1 完成布局布线，计算时钟为 100 MHz。以下资源与时序数据均来自该版本的完整实现，BRAM 按 36 Kb 等效计。

资源	2026.1 已用	器件总量	占用率
LUT	44,544	53,200	83.73%
FF	37,894	106,400	35.61%
DSP	172	220	78.18%
BRAM	98	140	70.00%

在资源紧张的 Zynq-7020 上完成 100 MHz 整机实现，是本作品的核心工程成果。共享计算通路和有限缓冲使采集、SGM、细化网络及系统互连共同装入单块器件。2026.1 版本的 LUT、DSP、BRAM 占用率分别为 83.73%、78.18%、70.00%；内部时序 WNS 为 +0.008 ns、WHS 为 +0.057 ns，布线完整、总线偏斜检查通过。保留对应原始实现报告，启动镜像已完成 SD 冷启动和真实相机结果显示验证。

4.7 覆盖数值、几何与整机的分层验证

加速收益建立在完整输出一致的基础上。实际 RTL 经生产接口完成一次 SGM 与混合计算图，81,920 个输出值与固定 C 参考逐位一致；8 组输入的 24 次电脑配对检查进一步覆盖表示与融合改动，1,966,080 个输出值零差异。结合真实标定与实机运行，验证从算术、接口延伸到相机和整机链路。

验证层次	已取得结果	验证对象
完整 RTL 对照	81,920 个输出值零差异	实际计算硬件及接口
并行缓冲交接	发布、消费、发送、释放及异常流程检查通过	并行任务的数据一致性
真实双目标定	12 组拟合、4 组留出；P95 垂直残差 0.254 输出像素	真实相机的校正几何
实机运行	SD 启动、按键操作和同源结果展示通过	从采集到显示的完整系统

原始输入、参考结果、实现报告和实机数据随工程交付，使每项主要收益都能定位到相应的比较条件和原始结果。这种组织便于复现者区分算法效果、数值实现与整机运行，并重复关键检查。

4.8 面向更充足资源平台的提速潜力

当前器件限制了直接增加并行单元的空间。 2026.1 实现已使用 172 / 220 个 DSP，现有卷积阵列占 128 个；保持其余功能并增加一组同规模阵列，至少需要 300 个 DSP。结合前述完整平台资源耗用，可以确认当前器件无法直接容纳这一扩展。

更大器件为现有架构提供了具体的扩展载体。以采用 Zynq-7045 的板卡为例，AMD UG585 给出的器件容量为 900 个 DSP、545 块 36 Kb BRAM 和 218,600 个 LUT。若从现有单阵列增加至两组或四组，保持其余 DSP 负载不变，对应 DSP 算术需求分别为 300 和 556 个，低于该器件容量；新增缓存、互连与时序随完整候选一并适配。这为增加关键算术单元和片上缓存提供了具体空间。

现有设计为这类扩展保留了三项结构优势。第一，计算任务以有限行块交接，扩展关键算术通路时可沿用数据依赖与结果接口。第二，供数、计算和写回已按流水组织，增加存储银行和片上缓存有助于持续供数，减少新增算术单元的

等待。第三，准备、计算和后处理通过异步接口衔接，可围绕新增通路重新平衡任务负载，发挥扩展算力的作用。

5 本队伍与大模型协作的实践与心得

5.1 用明确的工程问题组织协作

我们对任务描述的一项重要改进，是把笼统的“提速、节约资源”展开为实际工作：列出完整链的重复计算和中间搬运，说明数据何时就绪、由哪个核心消费、共享硬件何时释放，再选择有净收益的结构改动。实现对话维护候选，审查对话核对关键代码与数据，本队伍综合判断。交接只保留当前目标、候选版本、已验证结论和待解决问题，帮助持续开发聚焦主要矛盾。

5.2 两项取舍及其形成的经验

取舍一：先减少工作量，再决定计算放在哪里。早期讨论容易围绕单端瓶颈反复调整 PS / PL 归属。我们要求先把两核负载、共享算术、DDR 搬运和新增资源放在同一方案中比较，再决定迁移范围。最终采用固定图压缩、属性池化融合和行块交接，并保留共享大阵列与 ARM 上的 FIELD 处理。这使图内张量区缩小 75.28%，完整平台在 Zynq-7020 上实现。同板加速路径约 0.672 s 完成含 SGM 和准备的处理，而单核纯 C 模型及后处理对照约需 4.74 s。我们的体会是，先削减完整链的大头，才能避免围绕局部指标反复改动。

取舍二：合理共享硬件，同时为关键流水保留资源。我们没有把单项资源最少作为唯一目标，而是追问共享是否引入关键等待，以及增加少量缓存或独立辅助逻辑能否换取整链收益。大阵列共享控制容量，有限行槽连接生产与消费，结果发送锁定独立完整槽，使后台计算能够继续推进。对于主机内存限制，我们采用动态进程树保护、降低驻留和分阶段恢复，完成从源码到启动镜像的重建。工程约束因此转化为任务划分和恢复策略，而不是中断工作的理由。

5.3 我们保留下来的协作方法

第一，提示中同时给出目标、必须保持的行为和比较依据，便于模型提出可执行方案。第二，要求用代码位置、参考输出和原始数据支撑判断；遇到异常结果时，队伍优先核对定义和测量过程。第三，每轮结束都回到完整链，判断主要

机会是否仍值得投入，并在结构收敛后转入验证与交付。第四，把反复使用的检查方法提炼为技能，让后续任务能够直接复用。

6 开发技能的提炼与验证

本项目将开发经验沉淀为 13 项可复用技能，覆盖学生低配电脑上的构建、固定图压缩、异构流水、神经网络硬件映射、验证与通用 PYNQ 开发。每项技能均由实际问题提炼输入、步骤与输出，配套案例或脚本，并用工程证据及独立用例核对。技能包把已经解决的问题转化为其他队伍可直接采用的开发方法，入口见 `skill/README.md`。

6.1 减少内存与加速的开发方法

技能	提炼依据与复用方法	应用效果与复用条件
学生低配电脑构建	面向学生常用的内存、算力有限电脑，采用动态进程树预算、单重任务、流式处理及分阶段保存	降低峰值驻留，内存不足时调整任务并从已保存阶段续建，减少整程重跑；可复用到其他 FPGA 工程
固定图存储与融合	按位宽、最后消费者和下游粒度压缩张量，融合属性产生与池化	图内张量减少 75.28%，配对输出一致；附生命周期冲突脚本，转换开销单独计入
双核与 PL 行块流水	还原数据就绪与共享设备占用，缩小不必要的阶段屏障，比较复用引入的关键等待	双行槽、异步 PL 与结果槽已实现；整体诊断支持协作收益，不以槽数或时间除二推断加速
神经网络硬件映射	从算术共享和多写数组展开问题总结累加范围、DSP 结构、存储银行与端口设计	128 路 DSP 结构及完整 RTL 对照支持；附整数范围脚本，参数和数值语义按新模型调整

三类方法分别作用于开发工具内存、推理中间存储和硬件执行，形成从“能够完成构建”到“减少实际工作”再到“提高协作效率”的完整路径。面向学生低配电脑的构建技能，通过动态内存监测、串行安排重任务和分阶段恢复，减少并发驻留及失败重跑成本，帮助配置有限的设备持续推进 FPGA 开发；固定图技能同时核对存储收益与转换成本；流水技能把资源复用和关键等待共同纳入取舍。具体案例保留判断依据，便于复用者按自身瓶颈选择。

6.2 性能、缓冲与实现证据

技能	提炼依据与复用方法	应用效果与复用条件
时间证据核对	从夹具时间及平均周期误读中总结，核对起止事件、实际服务、依赖和完成时刻	已区分 RTL 正确性周期、后台处理与已有结果选择；缺少条件时给出情景估计
DMA 缓冲所有权	为数据列出读写者、发布、消费、归还及异常排空，防止异步消费者被覆盖	实际行槽、三结果槽检查与同源结果包支持；缓存和设备完成语义需按目标平台设置
FPGA 证据绑定	按源码、参数、工具及产物关联候选，区分综合、布局布线和板端报告	已核对本报告资源与时序来源；局部结果只支持对应范围

技能以可执行的输入、步骤和产物支持复用。固定图技能形成存储布局与净访问分析，流水技能形成任务依赖与共享成本说明，时间技能形成起止事件清楚的主指标。将判断过程和案例一并保留，使其他团队能够把方法迁移到自己的模型与板卡，减少从零摸索和重复排错。

6.3 面向 PYNQ 的通用技能

面向其他团队的接入、调试和复现任务，提炼六项不绑定本题的 PYNQ 技能。其输入为目标工程的位流、元数据、寄存器和张量契约；流程与辅助脚本可跨题目使用，换板时重新提供对应硬件配置。每项既说明成功路径，也给出常见异常的定位和恢复方法。

技能	解决的问题与复用方法	工具与核对结果
Overlay 契约	同源 bit / HWH、IP 名称、版本、地址及参数逐项匹配，下载前发现配置错误	元数据检查脚本识别缺 IP、版本和参数不符、文件变化；覆盖不同层级名及地址宽度
DMA 缓冲复用	固定分配连续缓冲，核对长度、对齐、缓存和完成字节；异常时保留仍可能被设备访问的数据	simple DMA 会话工具覆盖接收先行、缓存可见性、短包、缺 TLAST 超时及恢复条件
寄存器驱动	根据寄存器副作用、保留位和地址宽度组织驱动，避免错误读写及旧完成状态	生成配置写入计划，将启动放在最后；检查只读、读清和掩码冲突
张量与定点契约	对齐 CHW / HWC、字节序、位宽、缩放与填充，先核对原始值再看彩图	编号张量重排及有限差异报告，覆盖布局往返、字节序错误和长度不符
分阶段测量	分开初始化、准备、提交、完成和消费，保留原始事件与热身标记	汇总各段分布和相邻完成间隔，检查重复结果与时间顺序；DMA 等待单独解释
可复现运行与恢复	显式参数和干净入口、Overlay 更新后的对象重建、缓冲排空与环境记录	流式生成环境和文件身份清单，识别输入变化；步骤覆盖 Notebook 重复运行和异常遗留

六项技能组合后覆盖 PYNQ 工程从接入到复现的主要环节：先核对硬件与驱动，再用已知小张量接通传输，随后分段测量，最后固化入口与环境。配置、数据、传输和性能问题因此有各自的定位步骤，修改后可以重复同一套检查，提升开发过程的可控性与复用效率。

13 项技能均通过结构检查，辅助工具通过 39 项离板行为测试。本队伍还以本工程为验证对象，在借用的校方 PYNQ-Z2 上完成六项 PYNQ 技能的全部实机验证，覆盖 Overlay 接入、DMA 缓冲复用、寄存器驱动、张量核对、分段测量及运行恢复。技能步骤、案例和辅助工具随包提供，换用其他工程时配置对应位流、元数据与接口参数。当前双目演示系统采用裸机实现。

7 可从源码重建的工程交付与复现

本项目基于 Vivado 2018.3 开发。为便于使用赛事推荐工具链复现，我们另行提供了 Vivado 2026.1 复现脚本，并已完成实际构建和板端验证。

7.1 方式一：直接运行演示

工程根目录的 `board_demo.zip` 提供已验证的 2026.1 启动文件、相机标定、配置与便携应用。完整解压后得到 `stereo_demo/`，无需安装 Python、Vivado 或 Vitis。

1. **准备 SD 卡。**板卡断电，将本板 SD 卡接到电脑并备份；把 `stereo_demo/sd/` 中的 BOOT.BIN、R14CAL.BIN、SNAPCFG.BIN 复制到卡根目录，保留已有 BOOTSEQ.BIN。
2. **连接并开机。**安全弹出 SD 卡并插回断电板卡，固定双目相机，PS 网口 J23 直连 Windows 电脑，再从 SD 启动。
3. **打开应用。**运行 `stereo_demo/app/stereo_viewer.exe`，保留全部运行库；选择有线网卡并点击“连接所选网卡”，按提示配置地址。板端为 192.168.1.10，已验证电脑地址为 192.168.1.100。
4. **查看结果。**视频出现后摆稳场景，短按 PS_KEY1。应用显示同源原图、纯 SGM 与细化结果，视频继续更新；已有结果时选择最新完整结果，暂无结果时等待首组完成。

相机相对位置改变后需重新标定。当前标定使用 12×9 方格、单格 15 mm 的棋盘，共 11×8 个内角点；12 组拟合、4 组留出验证，校正后 P95 垂直残差为 0.254 输出像素。标定文件与实际相机安装共同构成演示条件。

7.2 方式二：从源码重建

使用 Windows 与 Python 3.12，将代码解压到英文路径。在代码根目录运行 `python sim/check_sample.py` 核对样本，再运行 `python build/restore_sources.py ../stereo_work`，得到两版完整工程。按已安装工具选择以下一条路线，示例路径须换为实际安装位置。

Vivado 2026.1：重建硬件与启动镜像

进入 `stereo_work/vivado_2026_1/stereo_snapshot/`。本路线使用新版 Vivado 与配套 Bootgen，ARM 应用和 FSBL 使用随包已验证文件，不依赖 SDK 2018.3 安装；打包前核对新 XSA 与 FSBL 的 21 组 PS 初始化。

1. `python reproduce_2026.py verify`：核对源码。
2. `python run_2026.py doctor --vivado C:/tools/2026.1/Vivado/bin/vivado.bat`：检查工具环境。
3. `python reproduce_2026.py rebuild --vivado C:/tools/2026.1/Vivado/bin/vivado.bat`：生成平台、硬件及启动文件。

本次总记录在 `build2026/reproduction_*/result.json`，其中 `boot_output` 指向 BOOT.BIN 所在目录。

Vivado / SDK 2018.3：从源码编译 ARM 并构建整机

进入 `stereo_work/vivado_2018_3/stereo_snapshot/`。本路线使用 Vivado / SDK 2018.3、配套 GCC 7.3.1 与 Icarus Verilog，保留 ARM、FSBL 和硬件的源码重建能力。

1. `python reproduce.py verify`：核对源码。
2. 运行 `python reproduce.py doctor`，用 `--xilinx-root` 指定 Vivado / SDK 根目录，用 `--iverilog-root` 指定 Icarus 目录，检查依赖。
3. 保留路径参数，将 `doctor` 换为 `rebuild`，重新编译软件并构建硬件。

本次总记录在 `build/rehearsal_*/rebuild_result.json`，通过 `boot_receipt` 定位启动镜像。两版均保留动态内存保护、单重任务与分阶段恢复，构建不自动写卡；完整命令和故障定位见根目录 README。新版启动镜像已通过 SD 冷启动、真实视频及 PS_KEY1 成组结果验证。

7.3 文件对应与定位

路径	内容
`board_demo.zip`	直接运行所需的启动文件、标定配置和电脑应用
`src/`	RTL、ARM 固件、电脑应用、模型与第三方源码

续下页

路径	内容
sim/	关键验证入口、简明结果和板端样本校验
build/	两版恢复与构建脚本、配套 ARM 文件及资源 / 时序报告
board/	上板操作说明和启动、传图验证摘要
data/	一组真实板端同源输出样本及回放信息
skill/	13 项技能、案例、辅助工具和检查用例
report/	独立技术报告与大模型协作记录

根目录 README 提供运行与源码重建入口。出现无图时先核对供电、SD 启动、J23 链路和所选网卡。自有代码、文档和模型参数采用 MIT，第三方保留原许可与来源。

8 结论

在八场景精度评估中，与传统 SGM 相比，细化网络的 EPE、Bad3 分别下降 70.37% 和 44.61%。KITTI 缩放裁剪测试的 Bad3 为 9.7241%，较 MobileStereoNet-2D 下降 30.13%。Zynq-7020 部署实现将图内张量区缩小 75.28%。同板单核纯 C 对照的模型及后处理约需 4.74 s，加速实现约 0.672 s 完成还含 SGM 和准备的更完整链，输出逐位一致。

共享算术与行块流水支撑完整系统以 100 MHz 实现，真实相机条件下处理时间为 1.05—1.10 s，并为更大器件上的并行扩展提供基础。Vivado 2018.3 与 2026.1 双版本复现、实际板端运行和 13 项可复用技能，体现本队伍从算法优化到软硬件交付的工程能力。

9 参考文献

[1] GUO X, ZHANG C, ZHANG Y, et al. LightStereo: Channel Boost Is All You Need for Efficient 2D Cost Aggregation[EB/OL]. arXiv:2406.19833, 2024. https://arxiv.org/abs/2406.19833.