


RELATÓRIO TÉCNICO:

1. Visão Geral do Subsistema

O núcleo de captura de dados do sistema KRONOS baseia-se em arquitetura bare-metal de baixo nível, executado em um microcontrolador **STM32F103C8T6 (Blue Pill)**. O objetivo primordial deste módulo é gerenciar o barramento de comunicação síncrona com o sensor **MFRC522**, realizar o debounce físico de periféricos e transmitir os dados de UID processados de forma assíncrona via UART para a camada de software superior.



2. Especificação e Integração do Sensor MFRC522

O transceiver MFRC522 opera na frequência de **13,56 MHz** por modulação de campo magnético por aproximação (NFC/RFID), suportando o protocolo ISO/IEC 14443 A.

2.1 Mapeamento do Barramento Físico e GPIO

O sensor foi integrado ao barramento nativo **SPI1** do STM32F103. O controle do pino de seleção de escravo (*NSS/CS*) e o pino de reinicialização (*RST*) foram implementados via software manipulando diretamente os registradores de GPIO.

Pino MFRC522	Sinal / Função	Pino STM32F103	Configuração do Modo de Pino (CRL/CRH)
SDA (NSS)	Slave Select (Software)	PA4	Output Push-Pull (Max Speed 50MHz)
SCK	Serial Clock	PA5	Alternate Function Push-Pull
MISO	Master Input Slave Output	PA6	Input Floating / Input Pull-Up

MOSI	Master Output Slave Input	PA7	Alternate Function Push-Pull
RST	Hardware Reset	PA0	Output Push-Pull (Max Speed 2MHz)

3. Arquitetura do Firmware (Bare-Metal C)

O firmware foi projetado sem o uso de sistemas operacionais de tempo real (RTOS) para garantir determinismo estrito nas transições de estados e latência nula no barramento SPI.


3.1 Inicialização e Configuração do Clock (RCC)

Para garantir máxima estabilidade e temporização correta das taxas de baud-rate da UART e do clock do SPI, o microcontrolador é configurado via registradores com o oscilador externo de cristal (HSE) operando em **72 MHz** através do multiplicador PLL.

- **SPI1 Prescaler:** Configurado com divisor de clock por 16 ($72\text{ MHz} / 2 / 16 = 2,25\text{ MHz}$), respeitando o limite estável de leitura do datasheet do MFRC522.
- **SPI Mode:** Configurado em Modo 0 ($\text{CPOL} = 0, \text{CPHA} = 0$), onde os dados são capturados na borda de subida do sinal de clock.

3.2 Rotina de Varredura e Máquina de Estados

O loop principal executa um polling estruturado de detecção. O ciclo de execução respeita a seguinte ordem lógica:



1. **PCD_WriteRegister / PCD_ReadRegister:** Funções fundamentais que controlam o pino PA4 (NSS) para nível lógico baixo (0), transmitem o endereço do registrador do sensor via SPI, leem/escrevem o byte correspondente e retornam PA4 para nível lógico alto (1).
2. **Anticolisão:** O sensor executa internamente o algoritmo de loop cascata bit a bit para isolar o UID de 4 bytes (Mifare Classic 1K) caso múltiplas tags entrem simultaneamente no raio de indução da antena.

4. Tratamento de Interrupções Externas (EXTI) e Periféricos

Além da comunicação principal do sensor, o sistema gerencia periféricos críticos de feedback físico através de rotinas de interrupção (ISR).

4.1 Interface de Entrada de Botões (Debounce por Hardware)

A entrada física do botão de liberação manual (B0) foi remapeada para o pino **PA2**, mitigando conflitos de hardware com jumpers de boot do chip.

- **Configuração:** Configurado como entrada com resistor de Pull-Up interno ativo.
- **Interrupção:** O módulo **EXTI2** monitora o pino associado à linha do NVIC. A rotina executa validação por comparação temporal para anular o ruído mecânico (*bounce*) sem travar o processamento das threads de background.

4.2 Sinalização de Status (LED RGB / Relé)

O feedback visual de validação manipula os pinos configurados no terminal de saídas rápidas:

- **Acesso Permitido:** Pulso em nível lógico alto em pino dedicado por tempo determinado (2000 ms), responsável pelo acionamento do driver do transistor do relé de barreira física e acionamento do canal verde do LED RGB.
- **Acesso Negado:** Disparo intermitente rápido no pino associado ao canal vermelho do LED RGB.

5. Protocolo de Comunicação Serial (UART)

Após a validação de integridade dos blocos de dados recebidos da antena, a string contendo o UID sextavado formatado (ex: **12:34:56:78**) é encapsulada em uma moldura de dados UART síncrona configurada a **115200 bps, 8 data bits, no parity, 1 stop bit**. O envio limpo dos caracteres garante que a aplicação em C no computador hospedeiro processe as validações e alimente o Web Gateway e a interface de monitoramento sem corrupção de caracteres ou estouros de pilha de buffer.