

SEKVENČNÍ LOGICKÉ ŘÍZENÍ, KLOPNÉ OBVODY

OBSAH

1 Sekvenční logické řízení.....	3
2 Klopné obvody.....	4
2.1 ASTABILNÍ klopné obvody.....	4
2.2 Monostabilní klopný obvod.....	5
2.3 Bistabilní klopný obvod	5
2.4 RS klopný obvod.....	6
2.5 RS klopný obvod	6
2.6 JK klopný obvod.....	7
2.7 D klopný obvod	7
2.8 T klopný obvod	8
2.9 Návrh synchronního časovače pomocí T klopných obvodů.....	8
2.9.1 Příklad – Návrh synchronního časovače pomocí T klopných obvodů.....	9
Zdroje.....	11

1 SEKVENČNÍ LOGICKÉ ŘÍZENÍ


- V sekvenčním logickém řízení záleží výstup na časové sekvenci (posloupnosti) předchozích stavů vstupů a výstupů.
- V sekvenčním řízení dělíme obvody dle toho, zda jsou synchronizovány s hodinovým či taktovacím signálem.
 - Asynchronní klopné obvody – nejsou synchronizovány s hodinovým či taktovacím signálem
 - Klopné obvody RS a $\overline{RS}$
 - Synchronní klopné obvody – jsou synchronizovány s hodinovým či taktovacím signálem
 - Klopné obvody JK, D, T

2 KLOPNÉ OBVODY

- Stabilní stav je stav, ve kterém obvod setrvává, dokud není vnějším impulzem překlopen do jiného stavu.
- Nestabilní stav je stav, ve kterém obvod setrvává po určitou dobu. Po skončení této doby se sám překlopí do jiného stavu.
- V případě astabilních, bistabilních a monostabilních klopných obvodů je nutno znát teorii operace.

2.1 ASTABILNÍ klopné obvody


- Astabilní klopný obvod nemá žádný stálý stav – jeho výstup se přepíná mezi logickou 0 a 1.
- Teorie operace: Při připojení napětí na vstupní svorky se nabije kondenzátor C1 a C2. Poté se sepne jeden z tranzistorů – v případě sepnutí T1 se začne vybíjet kondenzátor C1, přičemž se stále nabíjí C2. Když se vybije kondenzátor C2, sepne se tranzistor T2 a tranzistor T1 se vypne. V tuto chvíli se vybíjí kondenzátor C2 a nabíjí kondenzátor C1.
- Astabilní klopný obvod lze využít jako generátor hodinového pulzu.



Obrázek 1 - Astabilní klopný obvod

2.2 Monostabilní klopný obvod


- Monostabilní obvod má pouze jeden stabilní a jeden nestabilní stav. Při příchodu impulzu se překlopí do nestabilního stavu a poté se automaticky překlopí do stabilního stavu.
- Teorie operace: Při připojení impulzu se sepne tranzistor T1, který vybije kondenzátor C1, poté se aktivuje tranzistor T2, který setrvá ve stabilním stavu.



Obrázek 2 - Monostabilní klopný obvod

2.3 Bistabilní klopný obvod

- Bistabilní klopný obvod má 2 stálé stavy. Ke změně stavu dojde pouze při příchodu impulzu. Lze jej použít například jako paměť.
- Teorie operace: V případě příchodu impulzu na U_{imp1} se sepne tranzistor T1, v případě příchodu impulzu na U_{imp2} se sepne tranzistor T2.



Obrázek 3 - Bistabilní klopný obvod


2.4 RS klopný obvod

- Pokud přivedeme na vstup SET logickou 1, nastaví se výstup Q na logickou 1 a výstup $\bar{Q}$ na logickou 0.


S	R	Q	$\bar{Q}$
0	0	q_n	$\bar{q}_n$
0	1	0	1
1	0	1	0
1	1	0	0

zakázaný stav

Obrázek 5 – Pravdivostní tabulka



Obrázek 4 – Zapojení RS klopného obvodu




Obrázek 6 - Schématická značka RS klopného obvodu

2.5 $\overline{RS}$ klopný obvod

- Pokud přivedeme na vstup SET logickou 0, nastaví se výstup Q na logickou 1 a výstup $\bar{Q}$ na logickou 0.

$\bar{S}$	$\bar{R}$	Q	$\bar{Q}$
0	0	1	1
0	1	1	0
1	0	0	1
1	1	q_n	$\bar{q}_n$

zakázaný stav




Obrázek 7 - Pravdivostní tabulka

Obrázek 8 - Schématická značka $\overline{RS}$ klopného obvodu

2.6 JK klopný obvod

- Pokud přivedeme signál na vstup J a nastane nástupní hrana časovače C, překlopí se výstup Q na logickou 1. Pokud přivedeme signál na vstup K a nastane nástupní hrana časovače C, překlopí se výstup Q na logickou 0.

t_n			t_{n+1}	
C	J	K	Q	$\bar{Q}$
0	X	X	q_n	$\bar{q}_n$
1	X	X	q_n	$\bar{q}_n$
↑	0	0	q_n	$\bar{q}_n$
↑	0	1	0	1
↑	1	0	1	0
↑	1	1	$\bar{q}_n$	q_n




Obrázek 9 - Pravdivostní tabulka

Obrázek 10 - Schématická značka JK klopný obvod

2.7 D klopný obvod

- Pokud přivedeme signál na vstup D a nastane sestupná hrana časovače C, překlopí se výstup Q na logickou 1.

t_n		t_{n+1}	
C	D	Q	$\bar{Q}$
0	X	q_n	$\bar{q}_n$
1	X	q_n	$\bar{q}_n$
↓	0	0	1
↓	1	1	0



Obrázek 11 - Pravdivostní tabulka


Obrázek 12 - Schématická značka D klopný obvod

2.8 T klopný obvod

- Pokud přivedeme signál na vstup T a nastane sestupná hrana časovače C, překlopí se výstup Q na minulý stav $\bar{Q}$. Pokud bylo tedy předchozí Q logická 1, nyní bude logická 0.

t_n		t_{n+1}	
C	T	Q	$\bar{Q}$
0	X	q_n	$\bar{q}_n$
1	X	q_n	$\bar{q}_n$
↓	0	q_n	$\bar{q}_n$
↓	1	$\bar{q}_n$	q_n

Obrázek 13 - Pravdivostní tabulka



Obrázek 14 - Schématická značka
T klopný obvod

2.9 Návrh synchronního časovače pomocí T klopných obvodů

- Při návrhu synchronního čítače stanovíme počet klopných obvodů, sestavíme pravdivostní tabulku, minimalizujeme logické funkce (viz 3. okruh – Mechatronika – Kombinační logické řízení, minimalizace) a realizujeme čítač pomocí schématu.

2.9.1 PŘÍKLAD - NÁVRH SYNCHRONNÍHO ČASOVAČE POMOCÍ T KLOPNÝCH OBVODŮ

- Realizujte synchronní čítač pomocí T klopných obvodů. Rozsah čítače je stanoven na 8.

- Určení počtu T klopných obvodů

- vycházíme ze vzorce $z \leq 2^n$, kde z je rozsah čítače a n je počet klopných obvodů – $8 \leq 2^n \rightarrow 2^3 \leq 2^n \rightarrow n = 3 \rightarrow$ budeme potřebovat 3 T klopné obvody

- Sestavené pravdivostní tabulky

Tabulka 1 – Návrh synchronního čítače – pravdivostní tabulka – rozsah čítače 8

k			k+1			k		
q_{3k}	q_{2k}	q_{1k}	q_{3k+1}	q_{2k+1}	q_{1k+1}	t_3	t_2	t_1
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	0	1
1	1	1	0	0	0	1	1	1

- Při sestavení tabulky zapíšeme všechny možné kombinace čítačů v čase k . Poté zapíšeme všechny možné kombinace v čase $k+1$ (po sestupné hraně). Na konec využijeme funkce XOR pro určení stavů časovačů – $q_{3k} \text{ XOR } q_{3k+1} = t_3$ atd.

- Pokud máme například čítač s rozsahem 6, potřebujeme 3 T klopné obvody, přičemž 7. a 8. stav proškrtneme, protože nikdy nemůžou nastat.

Tabulka 2 - Realizace synchronního čítače – pravdivostní tabulka – rozsah čítače 6

k			k+1			k		
q_{3k}	q_{2k}	q_{1k}	q_{3k+1}	q_{2k+1}	q_{1k+1}	t_3	t_2	t_1
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
X	X	X	X	X	X	X	X	X
X	X	X	X	X	X	X	X	X

04.05.2020

Maturitní okruh č. 4

Adam Šťastný 4.EA

- Poté minimalizujeme logické funkce. Minimalizaci můžeme provést pomocí Booleovy algebry či Karnaughových map.

$$\frac{q_1 k}{q_2 k}$$

	$q_1 k$	$q_2 k$	$q_3 k$
	1	1	1
	1	1	1

Tabulka 3 - Karnaughova mapa pro t_1

- $t_1 = 1$

$$\frac{q_1 k}{q_2 k}$$

	$q_1 k$	$q_2 k$	$q_3 k$
	0	1	1
	0	1	1

Tabulka 4 - Karnaughova mapa pro t_2

- $t_2 = q_1 k$

$$\frac{q_1 k}{q_2 k}$$

	$q_1 k$	$q_2 k$	$q_3 k$
	0	0	1
	0	0	1

Tabulka 5 - Karnaughova mapa pro t_3

- $t_3 = q_1 k * q_2 k$

- Nakonec vytvoříme schéma synchronního čítače.

ZDROJE