
TRAMA 3 — Interfaces A y B

Diseño eléctrico, placas perforadas y montaje

Revisión T51-P1 · 9 de noviembre de 2026

Documento de revisión previo a soldadura. Se conserva el protocolo102. Geometría nominal: 90 × 150 mm por placa. Las medidas aproximadas están autorizadas para diseñar; todavía requieren contraste con las piezas reales.



Fuente CAD: FreeCAD 1.1.4. Modelos nativos A y B y exportaciones STEP incluidas. Los colores identifican zonas; los cuerpos son aproximaciones volumétricas, no fotografías ni modelos oficiales del lote.

Lectura sugerida: alcance y pendientes; diseño eléctrico; planos; compra adicional; montaje; revisión independiente; tablas de terminales y cables. Cada fila de los anexos aplica a ambas placas salvo identificación explícita A→B/B→A.

T51 — Interfaces de las BeagleBone A y B

T51-P1 · 9 de noviembre de 2026 · Diseño provisional para revisión, no autorizado para soldar.

Este paquete define las dos placas perforadas de interfaz para el protocolo 102. Los modelos A y B tienen la misma distribución; los arneses de los módulos acústicos se identifican individualmente porque las variantes recibidas no tienen necesariamente el mismo orden de pines.

Erwin autorizó usar tamaños aproximados cuando no existen medidas reales y considerar disponibles las compras previstas. Eso permite preparar el diseño, pero no convierte las dimensiones nominales en medidas ni cierra T07, T08 o T52. El tracker se consultó y no se modificó. Los archivos con sufijo (3) mencionados en el prompt no estaban disponibles; se usó el tracker sin sufijo, las declaraciones del usuario y los registros T03/Pendientes del repositorio.

Abrir los entregables

Entregable	Archivo
Dossier de revisión y montaje, con planos y tablas	T51_Dossier_Diseno_y_Montaje.pdf
CAD editable A	TRAMA3_Interfaz_A.FCStd
CAD editable B	TRAMA3_Interfaz_B.FCStd
STEP A / B	A · B
Proyecto KiCad 10	Proyecto · Esquema · PDF
Explicación eléctrica y cálculos	diseno-electrico.md
Plano superior e inferior reflejado	Superior · Inferior
Perforaciones y cables	coordenadas.csv · cableado.csv
Visor local para seguir cada cable/red	visor-conexiones.html
Conexiones exteriores y configuración	arneses-externos.csv · puentes.csv
Compra adicional y conciliación	materiales-adicionales.md
Secuencia de montaje futuro	guia-montaje.md
Revisión independiente de Adrián	T51-T52-checklist.md
Evidencia de las comprobaciones	resultado-integrado.json · ERC

Qué representa el modelo

FreeCAD 1.1: placa nominal **90 × 150 × 1.6 mm**, 32 columnas y 56 filas, paso 2.54 mm, origen de la primera perforación a 5 mm de ambos bordes. Son **1,792 agujeros estimados**, no el patrón medido de las placas compradas. Hay 79 referencias de montaje, 200 terminales ocupados y 134 cables inferiores por nodo, además del puente NT1, los puentes removibles y los arneses externos. La altura máxima nominal sobre la placa es 20 mm, correspondiente a C1. El paso de las borneras se presupone 5.08 mm.

Los cuerpos son volúmenes simplificados; no son modelos oficiales de los lotes recibidos. R2/R3 aparecen como reserva de espacio DNP: no instalarlas en el montaje base. Los FCStd conservan objetos individuales, propiedades de terminales y sólidos editables. Los generadores reconstruyen el conjunto al cambiar medidas; editar una propiedad visual no recalcula por sí sola la netlist ni todas las perforaciones. Los STEP son intercambio de sólidos, sin historial paramétrico. No se requiere GLB para abrir o revisar estos archivos.

La cara superior define filas y columnas. La vista inferior SVG está reflejada horizontalmente: no volver a reflejarla al imprimir. Las coordenadas XYZ del cableado conservan la referencia superior; z negativo indica distancia bajo la placa. Las capturas FreeCAD inferiores se orientaron del mismo modo. Un cruce dibujado no es una conexión: sólo se unen los extremos de un cable o el puente expresamente indicado.

Distribución

Alimentación arriba a la izquierda; servo arriba a la derecha; MCP23017 y zócalo en el centro izquierdo; drivers de LED/buzzer en el centro; recepción a la derecha; selectores EN en la franja inferior; optoacoplador y reloj en el borde inferior. El lado remoto de PC817 queda en una zona separada del retorno local. Fusible en portafusible de cable, interruptor de mantenimiento y sensores son externos a la placa; no se ha diseñado MDF, tubos, fijaciones exteriores ni carcasa.

Los selectores JP10/11/12, rotulados EN_C0/1/2, deshabilitan la **recepción de un medio en ese nodo**. No apagan el emisor del otro nodo ni cortan el servo. SW1 realiza el corte de mantenimiento del servo. Esta diferencia está documentada en el esquema y la guía.

Estado y reproducibilidad

Base consultada: rama protocolo-102-matrices, commit 2c42f34; trabajo propio en t51-diseno-circuitos-3d. Se revisaron las ramas de materiales T03 y configuración T04 y los PR existentes; no se fusionaron. Se conserva intacta la revisión 102 y el simulador. T04 acredita los cinco pines PRU, pero no acredita una prueba PWM en P9_14 ni una transacción I2C con estos circuitos.

Orden para regenerar, con las herramientas instaladas: generar_diseno.py, generar_planos.py, generar_esquema_modular.py, completar_tablas.py; exportar netlist/ERC/PDF con KiCad CLI; verificar_diseno.py y simular_selectores.py; generar_cad.py con Python de FreeCAD, renderizar_cad.py con FreeCAD GUI, generar_dossier.py y generar_visor.py. Ninguno controla las BBB. Las dependencias y comandos concretos están en reproducir.md.

Siguiente paso: revisar en seco las medidas críticas y el checklist con Adrián. El paquete está preparado para T52; la firma de revisión y la resolución de T07/T08 siguen pendientes.

Diseño eléctrico T51-P1

Referencia funcional: TRAMA 3 revisión 102. No se cambia la trama lógica de 54 bits, las matrices ni el tratamiento de fallos del protocolo. A y B usan este mismo circuito. No se ha generado firmware ni ensayado hardware.

Alimentación, retornos y estados iniciales

BBB se alimenta por su conexión propia. J10.1 recibe 3.3 V de P9_3 y J10.2 la referencia P9_1. No se lleva 5 V de BBB a actuadores y no se inyecta una fuente exterior en P9_3. La fuente de actuadores de 5 V/2.5 A entra por J1.1 positivo y J1.2 retorno. El conector real de esa fuente sigue pendiente de identificación; comprar un adaptador sólo cuando se conozcan su tipo y polaridad.

Ruta positiva: J1 → portafusible F1 mediante J14 → D de Q6 → S de Q6 → +5V_ACT. Q6 es IRLML6402 de canal P, G=1, S=2, D=3, montado en adaptador SOT23. R30=100 kΩ lleva G a GND_ACT. Para esta protección inversa, **D va a la entrada y S a la salida**: no invertirlos por copiar un interruptor MOSFET convencional. La etapa evita la caída permanente de una protección serie por diodo. No bloquea necesariamente retorno de una salida alimentada externamente; sólo debe existir una fuente en J1/J11.

C1=1000 µF/16 V y C2=100 nF desacoplan +5V_ACT. C3=100 nF desacopla el riel conmutado del servo. El capacitor no sustituye una fuente suficiente: $\Delta V = I \cdot \Delta t / C$; 0.5 A durante 1 ms ya produce 0.5 V sobre 1000 µF ideal, sin contar ESR.

GND_ACT recibe servo y drivers. GND_LOGIC recibe sensores, MCP y BBB. **NT1, un puente corto de 22 AWG entre sus dos pads, es la única unión intencional entre ambos retornos dentro de cada interfaz.** No añadir puentes en los arneses. El retorno de potencia recorre cable 22 AWG, no una cadena de gotas de estaño. Las conexiones superiores son terminales de componentes; los enlaces eléctricos inferiores son los cables W001–W134. El cobre de las islas por sí solo no une perforaciones vecinas.

J11 permite el adaptador Micro USB como alternativa de banco de baja carga, máximo provisional 0.5 A y servo desconectado. No es la entrada de potencia para SG90 y no se conecta a la vez que J1. Su volumen externo es una reserva geométrica; no se certifica la corriente de su PCB.

F1 de 1 A se conserva como **valor provisional pendiente T08**, no como selección aprobada para el servo. Falta tipo rápido/lento, curva, consumo en reposo/movimiento/arranque y corriente de bloqueo del lote. No aumentar el fusible porque se funda: antes verificar cable, borneras, adaptador Q6, fuente y curva I^2t. A 1 A y RDS=0.065 Ω, Q6 disipa 0.065 W; a 2.5 A, 0.406 W. La cifra de corriente de la hoja de datos no acredita disipación en un adaptador pequeño. La placa no queda calificada para 2.5 A por tener una fuente de esa capacidad.

Presupuesto preliminar del riel BBB: reservar 20 mA por cada módulo receptor, 5 mA para MCP, hasta 10 mA para LED del reloj, 5 mA para bases TX y 15 mA para pull-ups, entradas y margen: **75 mA de reserva de diseño**. El límite documentado de expansión 3.3 V es 250 mA, sujeto al sistema completo. Los 75 mA son un presupuesto, no mediciones de los módulos. Si una placa excede la reserva, resolver antes de integrar. Los módulos y GPIO se alimentan desde el mismo 3.3 V para evitar mantener entradas activas con BBB apagada; no conectar señales externas energizadas a una BBB sin alimentación.

Control MCP23017 e I2C

U1 DIP28 estrecho de paso transversal 7.62 mm, zócalo extraíble, muesca hacia fila A. Pin 9 VDD=3.3 V; 10 VSS=GND_LOGIC; 12 SCL=P9_19; 13 SDA=P9_20; 15/16/17 A0/A1/A2=GND, dirección 0x20. RESET pin18 tiene R1=10 kΩ a 3.3 V y JP1 normalmente abierto a tierra. C4=100 nF se coloca junto al sector VDD/VSS. NC11/14, interrupciones19/20 y puertos no usados no se conectan. No confundir la numeración vista desde arriba con la cara de soldadura.

GPA0 pin21 controla luz; GPA1 pin22 controla buzzer. Tras reset los puertos son entradas; R5/R8 mantienen apagados los transistores. La inicialización futura debe escribir estado apagado antes de habilitar salidas, sin añadir aquí firmware.

R2/R3=4.7 kΩ y JP2/JP3 son **DNP/abiertos por defecto**, reservas para pull-up I2C. Primero comprobar los pull-ups existentes en BBB y la resistencia equivalente. No montar otros en paralelo sin calcular corriente de

hundimiento y tiempo de subida. Para un bus RC, tr≈0.8473·Rp·Cb; 4.7 kΩ con 100 pF da unos 398 ns. Esto no certifica la velocidad del bus real. El bus I2C local no sustituye los medios del protocolo.

C0: luz

TX: GPA0 → R4=1 kΩ → base Q1 2N2222; R5=10 kΩ base-emisor; emisor a GND_ACT. +5V_ACT → R6=330 Ω → J2.1 ánodo LED; J2.2 cátodo → colector Q1. A 5 V, Vf≈2 V y VCE≈0.1 V, ILED≈8.8 mA. Con fuente ±5 %, R ±5 %, Vf entre 1.8–2.2 V y VCE entre 0.1–0.2 V: 6.8–10.7 mA; R6 disipa menos de 0.036 W bajo esas hipótesis. Resistencia 1/4 W suficiente para este cálculo.

Q1/Q2 tienen pads **1=E, 2=B, 3=C en este diseño**. Eso no identifica el orden físico del transistor recibido. Algunos P2N2222A son C-B-E; confirmar fabricante/marcado, doblar las patas con aislamiento o corregir la huella. No basta mirar la cara plana.

RX: J5.1=3.3 V, J5.2=GND_LOGIC, J5.3=DO del módulo LDR; AO libre. R17=10 kΩ fija DO alto cuando la salida es colector abierto. TP5 permite medir DO antes de cerrar JP4 hacia P9_27. EN_C0 selecciona DO o cero; R20=1 kΩ limita corriente accidental, **no convierte 5 V a 3.3 V ni constituye aislamiento**. Alimentar exclusivamente el módulo a 3.3 V en esta revisión. Que el IC sea LM393 no demuestra el funcionamiento de toda la placa a esa tensión. Si el módulo no conmuta correctamente a 3.3 V, detener esta rama y diseñar adaptación de nivel o sustituir el módulo: no elevar su alimentación a 5 V con JP4 cerrado. Registrar si luz corresponde a DO alto o bajo para normalización futura.

C1: sonido

TX: GPA1 → R7=1 kΩ → base Q2; R8=10 kΩ base-emisor; emisor a GND_ACT; colector a J3.2; J3.1 a +5V_ACT. Buzzer activo, con polaridad verificada. D1=1N5819 entre colector y +5V_ACT, ánodo en colector y banda/cátodo en positivo, proporciona camino de rueda libre si la carga es electromagnética. No se usa ese diodo sobre el servo.

La etapa queda condicionada a un buzzer de **5 V y consumo ≤20 mA**. Con base aproximada 2.5 mA se dispone de margen para β forzada próxima a 10; el VOH real del MCP se debe comprobar bajo carga. Si el buzzer consume más, no asumir saturación de Q2: recalcular o usar un driver adecuado. El 1N4148 existente se reserva al optoacoplador, no se propone como protección universal de actuadores.

RX: J6.1=3.3 V, J6.2=GND_LOGIC, J6.3=DO; R18=10 kΩ pull-up; TP6=DO; EN_C1 → R21=1 kΩ → JP5 → P8_16. AO no se conecta. Las fotos muestran variantes distintas de módulo acústico; mapear cada serigrafía, no copiar el orden de los pines del módulo A al B. Puede haber varios pulsos ante una emisión, por el comparador y la oscilación acústica. Este diseño no añade un retardo RC arbitrario al sonido; la interpretación temporal corresponde al receptor de revisión102 y debe caracterizarse con analizador/osciloscopio. La salida DO no demuestra por sí misma qué pulsos representan sonido válido.

C2: servo y final de carrera

P9_14 entrega PWM_BBB de 3.3 V. Se desconoce el umbral garantizado de los SG90 recibidos: se usa adaptación a 5 V con **dos inversiones**, sin cambiar la polaridad lógica del PWM.

R10=4.7 kΩ alimenta base Q3; R11=47 kΩ la mantiene baja. Q3 invierte con R12=4.7 kΩ a +5V_SERVO. R13=4.7 kΩ lleva PWM_INV a base Q4 y R14=47 kΩ la descarga. Q4 invierte de nuevo; R15=2.2 kΩ eleva PWM_5V a +5V_SERVO; R16=47 kΩ mantiene baja SERVO_SIG. Ambos emisores a GND_ACT. Entrada baja estable: Q3 apagado, Q4 encendido, salida baja. Entrada alta: Q3 encendido, Q4 apagado, salida alta. R10 proporciona aproximadamente (3.3−0.8)/4.7k=0.53 mA; Q3 hunde cerca de 1 mA. Q4 recibe del orden de (5−0.8)/(R12+R13)=0.45 mA y hunde unos 2.3 mA. Comprobar tiempos de borde/capacitancia con el arnés real. No se acredita PWM funcional porque T04 verificara otros pines.

SW1 es un DPDT ON-ON externo, de al menos 3 A DC/12 V en su especificación. ON une 1–2 y 4–5; OFF une 2–3 y 5–6; pin3 aislado. Polo1 desconecta +5V_SERVO. Polo2 pone SERVO_SIG a GND_ACT en OFF. Todas las resistencias que elevan el PWM a 5 V se alimentan del riel **conmutado**, evitando señal de 5 V con servo deliberadamente apagado. J13 es un conjunto de puntos de soldadura para este arnés, no un conector Dupont de potencia. J4 es bornera GND/+5V_SERVO/SIG, con adaptador de cable a tres pines macho 2.54 mm para la hembra del SG90. Identificar marrón/negro, rojo y naranja/amarillo en la pieza real.

No se garantiza ausencia de transitorios de encendido, rebotes de SW1 o movimientos del servo por este análisis estático. Encender con SW1 OFF; sólo habilitar después de establecer PWM válido y comprobar señal, con mecanismo descargado. Abrir EN_C2 no detiene el servo: para mantenimiento usar SW1 y retirar alimentación. Nunca poner un interruptor en el retorno del servo dejando su señal activa.

RX: final de carrera SW2 COM → J7.1 GND_LOGIC; NO → J7.2 MECH_RAW; NC libre. R19=4.7 kΩ a 3.3 V y C5=100 nF a tierra dan τ=0.47 ms. Reposo/abierto alto; contacto cerrado bajo. TP7 permite medir. EN_C2 → R22=1 kΩ → JP6 → P9_24. El RC atenúa rebotes rápidos, no garantiza eliminarlos ni sustituye la validación temporal. No se ha diseñado la mecánica del nylon.

Reloj aislado, un circuito por sentido

P8_11 → R28=2.2 kΩ → base Q5 2N3904; R29=47 kΩ base-emisor a GND_LOGIC. Q5 hunde corriente del LED remoto. +3V3_LOGIC → R31=270 Ω → J9.1 CLK_TX+; J9.2 CLK_TX− → colector Q5. **Se envían dos conductores**, ida y retorno del LED; ninguno se conecta al GND de la placa receptora.

Conexión A→B: J9.A.1 → J8.B.1; J9.A.2 → J8.B.2. B→A análoga, en otro par. En cada RX, J8.1 va al ánodo U2.1 y J8.2 al cátodo U2.2. D2=1N4148 antiparalelo: ánodo en U2.2 y banda en U2.1. U2.3 emisor a GND_LOGIC local; U2.4 colector a R26=4.7 kΩ a 3.3 V. Colector → R27=1 kΩ → JP7 → P8_15, con TP8 antes del enlace. TP10 muestra el CLK TX original. Reposo Q5 apagado → RX alto; pulso luminoso → RX bajo. El receptor debe normalizar esa inversión.

Con 3.3 V ±5 %, R31 ±5 %, Vf LED 1.0–1.4 V y VCE 0.1–0.2 V, IF de diseño es 5.4–9.2 mA. El GPIO alimenta la base (~1.14 mA nominal), no el LED directamente. R28=2.2 kΩ proporciona aproximadamente 0.97 mA de base incluso con VOH=3.135 V, VBE=0.85 V y resistencia +5 %, descontando R29; así el objetivo de β forzada permanece por debajo de 10 frente a 9.2 mA. Comprobar VOH real del GPIO antes de aceptar esa hipótesis. R26 exige aproximadamente 0.66 mA en bajo. El CTR de catálogo del PC817 se especifica bajo condiciones concretas; no certifica saturación y tiempos a 3.3 V en este montaje. Medir ancho mínimo, retardo y recuperación antes de aumentar frecuencia.

El reloj de revisión102 empieza a 1 Hz y usa anchos relativos al período; esas funciones no obligan a modular una alimentación de red ni a añadir Powerline. Este circuito transporta el reloj lógico aislado y su duración. No lleva el texto. El límite de frecuencia se obtiene de la suma/máximo pertinente de retardos reales y márgenes, no de la frecuencia nominal del PRU.

La isla remota de U2/D2/J8 no recibe cobre o cable local. La placa no está diseñada para red eléctrica ni se certifica aislamiento de seguridad. **Si ambas BBB se conectan por USB al mismo PC, sus tierras pueden unirse a través del PC**: el opto sigue aislando el camino de señal, pero no se puede afirmar aislamiento galvánico total del sistema. No añadir además un cable GND entre nodos.

Selectores EN y enlaces de prueba

JP10=EN_C0, JP11=EN_C1, JP12=EN_C2: pin1 RAW, pin2 seleccionado, pin3 GND_LOGIC. Puente 1–2 = habilitado; puente 2–3 = deshabilitado. Sin puente, R23/R24/R25=100 kΩ mantienen seleccionado bajo. No se une RAW a tierra: se desconecta RAW del GPIO y se fija sólo la entrada seleccionada. Las resistencias de 1 kΩ quedan entre selección y enlace GPIO. Usar capuchones de puente aislados, no puntas sueltas durante funcionamiento.

Estos selectores permiten probar por separado los ocho estados de tres entradas y no afectan el reloj. En A deshabilitan recepción B→A; en B, A→B. Para bloquear un medio en ambos sentidos, actuar en ambos nodos. Un nivel fijo no equivale inmediatamente a “canal muerto”: la validación matricial/pilotos de revisión102 debe detectar la falta de patrón. Con entrada activa baja, cero puede representar actividad permanente; los patrones variables siguen distinguiendo el fallo. No se promete detección instantánea ni resultado de protocolo a partir del selector solamente.

JP4/JP5/JP6/JP7 son enlaces GPIO que se dejan **abiertos antes de medir niveles**. No cumplen la misma función que EN. Los valores estables en el conector de la BBB sólo están definidos cuando se cierran esos enlaces; con ellos abiertos la BBB queda deliberadamente desconectada y sus modos internos requieren la configuración futura. TP1=5V_ACT; TP2=GND_ACT; TP3=3V3; TP4=GND_LOGIC; TP5/6/7=DO; TP8=CLK_RX_RAW; TP9=servo SIG; TP10=CLK_TX.

Fuentes técnicas consultadas

• BeagleBone Black: conectores y restricciones de alimentación de señales.

• BeagleBone Black: alimentación de expansión.

• Microchip MCP23017.

• onsemi 2N3904 y P2N2222A. No identifican el fabricante de los lotes recibidos.

• TI LM393. La hoja del comparador no es la hoja del módulo.

• Sharp PC817.

• Infineon IRLML6402.


• Vishay 1N4148 y 1N5819.

• TowerPro SG90, referencia dimensional. La ficha de esa variante no certifica consumo ni umbral del servo comprado.

Todas las resistencias fijas se especifican 1/4 W, tolerancia 5 % o mejor; las hojas anteriores y las medidas del lote deben resolver cualquier discrepancia antes de aprobar huellas o alimentación.

Plano superior — colocación y pin1


Escala geométrica nominal 1:1. No usar como plantilla de fabricación hasta confirmar retícula y paso reales. Pin1 rojo. Cables identificados individualmente en CSV y visor de conexiones.



25.4 mm — imprimir 100 %


Plano inferior — espejo horizontal

Escala geométrica nominal 1:1. No usar como plantilla de fabricación hasta confirmar retícula y paso reales. Pin1 rojo. Cables identificados individualmente en CSV y visor de conexiones.



Cableado próximo a placa — z = −2.4 mm


Escala geométrica nominal 1:1. No usar como plantilla de fabricación hasta confirmar retícula y paso reales. Pin1 rojo. Cables identificados individualmente en CSV y visor de conexiones.



25.4 mm — imprimir 100 %

Cruces inferiores — z = −3.9 mm


Escala geométrica nominal 1:1. No usar como plantilla de fabricación hasta confirmar retícula y paso reales. Pin1 rojo. Cables identificados individualmente en CSV y visor de conexiones.



25.4 mm — imprimir 100 %


Cruces inferiores — z = −5.4 mm

Escala geométrica nominal 1:1. No usar como plantilla de fabricación hasta confirmar retícula y paso reales. Pin1 rojo. Cables identificados individualmente en CSV y visor de conexiones.



Selectores EN y corte del servo


Escala geométrica nominal 1:1. No usar como plantilla de fabricación hasta confirmar retícula y paso reales. Pin1 rojo. Cables identificados individualmente en CSV y visor de conexiones.



25.4 mm — imprimir 100 %

Alimentación y reloj aislado

Escala geométrica nominal 1:1. No usar como plantilla de fabricación hasta confirmar retícula y paso reales. Pin1 rojo. Cables identificados individualmente en CSV y visor de conexiones.




25.4 mm — imprimir 100 %


Vistas ortográficas del CAD

La geometría de A y B es la misma. Estas imágenes no sustituyen las plantillas vectoriales a escala. La vista inferior conserva el espejo horizontal del plano de soldadura.

Superior




Inferior




Altura y perfil

Lateral



Posterior



C1 alcanza 20 mm sobre placa; reservar acceso vertical para extraer el MCP. Las rutas inferiores alcanzan 5.8 mm bajo la placa en el modelo. Comprobar diámetros reales, radios de doblado y apoyo antes de elegir altura libre de montaje.

Conciliación y BOM complementaria T51

Cantidades para **las dos interfaces**. Se usa la confirmación de recepción del pedido electrónico y se consideran disponibles para diseño los artículos del carrito y de la lista residual anterior, según instrucción de Erwin. No se cambia su estado de recepción en la BOM histórica. Ninguna foto aportada acredita por sí sola paso, corriente o dimensiones exactas.

Cubierto con material existente o previsto

Material	Necesario	Base disponible / observación
BBB y cables propios	2	Existentes; fuera de la placa perforada
Perfboard nominal 90×150, una cara	2	Carrito considerado disponible; medir retícula/islas
MCP23017 y zócalo estrecho DIP28	2 de cada	No duplicar los zócalos ya mencionados y los del carrito
PC817	2	Pedido recibido
2N2222	4	Q1/Q2 en A y B; quedan todos asignados
2N3904	2 de los 6 requeridos	Los otros cuatro aparecen en la tabla adicional
LED, buzzer, LDR, módulo sonido, SG90, final de carrera	2 de cada	Conservar; tensión, corriente y polaridad pendientes según componente
1N4148	2	D2 de cada optoacoplador
330 Ω / 1 kΩ / 10 kΩ	2 / 12 / 10	Incluye resistencias confirmadas en casa; cubierto
4.7 kΩ	10 activas	Cubiertas. Las reservas I2C se dejan DNP; no se cuentan como instaladas
100 nF / 1000 µF 16 V	8 / 2	C2–C5 y C1, respectivamente
Fusible 1 A y portafusible 5×20	2 de cada	Presencia confirmada; selección funcional todavía condicionada a T08
Fuentes 5 V/2.5 A	2	Confirmadas; falta tipo de enchufe y polaridad/capacidad real
Borneras 3 vías	6	J4/J5/J6 por nodo; se usan todas
Borneras 2 vías	12 de 14	J1/J2/J3/J7/J8/J9/J14; faltan dos
Alambre sólido 22 AWG	~5 m sumando compra prevista	Cableado inferior de potencia ~2.73 m total; reservar colores para retornos
Cable flexible 22 AWG	2 m	Para arneses móviles; completar margen en lista adicional
Headers macho 40 pines	2 tiras	Consumo previsto 76 pines: 70 de señal/puentes y 6 del adaptador servo; cortar sin perder contactos
Headers hembra 40 pines	2 tiras	Para arneses según inserción real de módulos; no son conectores de potencia por defecto
Jumpers macho-hembra de 20 cm	20	Arnés BBB, diez por nodo; no alimentar servo con ellos
Kit65 jumpers, estaño, termoencogible, alambre de recorte	Existente/previsto	Herramientas/consumibles; no contar cada jumper como cable de potencia
Separadores aislantes y tornillos cortos	8 + 8	Previstos; no perforar placa sin comprobar sitio libre. Sin diseño de MDF

390 Ω y 100 Ω compradas no son necesarias en este circuito. Se conservan como repuestos; no cambiarlas arbitrariamente por R31=270 Ω. Las armellas, nylon, resortes, tubos, espuma, escuadras y bases exteriores no forman parte de T51.

Añadir para esta revisión

Compra	Cantidad total	Especificación / motivo
2N3904	4	TO-92 de fabricante identificado. Dos inversores por servo y un driver de reloj por nodo; seis en total contando los dos existentes
IRLML6402	2	PMOS canal P, SOT23; no sustituir por N-MOS o un PMOS sin RDS especificado a −4.5 V
Adaptador SOT23 a terminales accesibles	2	Volumen reservado 10×10 mm, G/S/D identificados; comprobar geometría y capacidad térmica/corriente. No usar la corriente nominal del chip como rating del adaptador
1N5819	2	DO-41, protección de buzzer; verificar banda
Interruptor DPDT ON-ON	2	Dos polos/dos posiciones, capacidad documentada ≥3 A DC/12 V, contactos accesibles; corte de alimentación y señal del servo
Bornera de 2 vías	2	Paso **5.08 mm**, terminales aptos para retícula; rating ≥3 A y cable 22 AWG documentados
Capuchones de puente 2.54 mm	14	Seis EN y ocho enlaces GPIO. Comprar 20 si se quieren cuatro I2C y dos RESET de reserva; no montarlos todos por defecto
Resistencias 270 Ω	2	1/4 W, ≤5 %, R31
Resistencias 2.2 kΩ	4	1/4 W, ≤5 %, R15 y R28
Resistencias 47 kΩ	8	1/4 W, ≤5 %, R11/R14/R16/R29
Resistencias 100 kΩ	8	1/4 W, ≤5 %, R23/R24/R25/R30
Resistencias 4.7 kΩ	0 obligatorias; 4 condicionadas	Sólo adquirir cuatro si finalmente se necesitan R2/R3; por defecto no montarlas
Cable aislado de montaje 26 AWG	20 m	Varios colores. Aproximadamente 8.8 m en las dos caras inferiores, más arneses de señal y reserva. Aislamiento de diámetro exterior ≤0.8 mm para conservar las separaciones modeladas; no cable esmaltado sin aislamiento fiable
Cable flexible 22 AWG	2 m adicionales	1 m rojo + 1 m negro; total flexible disponible 4 m para entrada, SW1 y servo. Modelo inferior usa el alambre sólido ya disponible

Los selectores de medios usan puentes removibles aislados sobre headers, una de las opciones de deshabilitación de esta revisión. No necesitan seis interruptores nuevos de panel. Los TP se realizan con diez lazos cortos de recorte por nodo; no consumen diez pines adicionales de header.

Los precios anteriores del inventario no se extienden a estos componentes nuevos. Esta tabla es una BOM de diseño, **no una cotización comercial ni una confirmación de existencias**. El pedido final debe esperar la verificación de adaptadores, borneras y corriente en T07/T08. No se necesita ESP32 ni un circuito físico para las matrices.

Presupuesto de los controles nuevos

• Puente PINHEAD2P, paso 2.54 mm: la ficha de La Electrónica consultada el 9/11/2026 muestra Q0.50/unidad y 340 unidades; 14 cuestan Q7.00, o 20 cuestan Q10.00, sin envío. Confirmar disponibilidad al pagar. Se monta sobre JP4–JP7 y JP10–JP12; sólo conmuta señales, nunca potencia del servo. Volumen nominal reservado 5.08×2.54×3 mm, pendiente del producto real. La corriente por los selectores es del orden de decenas de microamperios en reposo; pedir la especificación del contacto al proveedor.

• SW1: reservar **Q30–Q60 por unidad**, Q60–Q120 por ambos, como estimación propia de presupuesto, no precio verificado. El modelo comercial sigue pendiente: debe ser DPDT ON-ON, ≥3 A DC/12 V, seis terminales soldables, con cuerpo exterior aproximado reservado de 20×15×20 mm y arnés a J13. Al ser externo no ocupa agujeros de la perfboard. No sustituirlo por un producto calificado únicamente en corriente alterna. El DPDT

ON-OFF-ON local localizado no cumple la selección documentada y estaba agotado; no se recomienda comprarlo para este plano.

Condicionados, no comprar sin identificar

• Adaptadores de las fuentes: dependen del conector real. No cortar ni improvisar polaridad.

• Fusible alternativo: elegir curva/corriente después de medir, no sumar uno de mayor amperaje por anticipado.

• Adaptadores de nivel para sensores: sólo si los módulos no cumplen a 3.3 V; requiere actualizar esquema y distribución, no un cable suelto a 5 V.

• Instrumentación: conseguir prestado un analizador lógico compatible con 3.3 V u osciloscopio para PWM/reloj/latencias. El multímetro basta para varias comprobaciones estáticas, no para certificar esos tiempos.

• Una tira macho extra es reserva opcional si se pierden contactos al cortar las dos previstas. Conectores de servo deben soportar el consumo medido; no se certifican por parecer iguales a un Dupont.

Medidas críticas a enviar juntas

1. Placa: ancho/largo/espesor, número de filas/columnas, distancia entre centros de diez intervalos (dividir entre diez), diámetro de agujero, márgenes y foto de ambas caras con regla. Indicar islas separadas o pistas; agujeros de montaje existentes.

2. Zócalo y borneras: paso longitudinal, separación entre hileras del DIP28, ancho/largo/alto de borneras y diámetro de patas. Confirmar 5.00 o 5.08 mm sin forzarlas.

3. Electrolítico/portafusible/adaptador USB: diámetro y altura, paso de patas o longitud libre de cables; foto del fusible donde se lea rápido/lento y valor.

4. Fotos nítidas del marcado de 2N2222/2N3904/PC817, de los pines de cada LDR y módulo de sonido y de los conectores/etiquetas de las fuentes. No deducir el pinout del color de la PCB.

5. Si se compran Q6/adaptador/SW1: referencia exacta y dimensiones/contactos. Medir diámetro exterior de los cables aislados seleccionados; los recorridos 3D dependen de él.

Estas mediciones se piden para convertir la revisión aproximada en fabricable. No hace falta medir cada resistencia si todas corresponden al cuerpo y al paso documentados y pasan una comprobación en seco de una muestra.

Guía de montaje futuro — T51-P1

No iniciar soldadura con esta revisión provisional. Este procedimiento se prepara para después de verificar T07/T08 y de la revisión independiente T52. Esta sesión no realizó montaje ni pruebas energizadas.

Referencia única de posición

Trabajar primero en A, inspeccionar cada etapa y repetir en B. Ambas usan las mismas coordenadas; no reflejar B por ser el otro extremo. Etiquetar físicamente A y B y cada arnés. La vista superior tiene columnas 1–32 de izquierda a derecha y filas A–BD de arriba abajo. El pin1 se marca rojo en SVG. Fórmulas: x=5+2.54·(columna−1), y=5+2.54·índice_de_fila; z=0 es la cara inferior de la placa. Espesor nominal 1.6 mm. La cara inferior dibujada es espejo horizontal y conserva los nombres de las perforaciones.

coordenadas.csv contiene **todos** los terminales y redes. cableado.csv contiene los 134 cables por nodo, longitudes iniciales, extremos, calibre, color y todos los cambios XYZ de recorrido. Las rutas no son pistas impresas ni conexiones internas de una protoboard. puentes.csv define los enlaces adicionales que no son cables W. arneses-externos.csv incluye el cableado fuera de la placa y los dos pares de reloj; sus longitudes son reservas ajustables, no dimensiones medidas de la mesa.

Preparación, sin soldar ni alimentar

Comparar la placa real con la plantilla impresa al 100 % y su barra de 25.4 mm. Contar filas y columnas. Comprobar islas aisladas con multímetro. Si la retícula, el paso de borneras, el zócalo o el diámetro de patas no coinciden, detener y regenerar coordenadas: no desplazar piezas a ojo ni forzar terminales. Confirmar pinout de cada transistor y polaridad de cada componente. Ensayar inserción y acceso a tornillos de borneras, extracción de U1 y colocación de puentes.

Herramientas: multímetro en continuidad/diodos con placa sin energía, regla/calibrador, lupa, pinzas, cortador y pelacables adecuados; para el montaje posterior, cautín regulado, estaño con flux y soporte. Mantener BBB, sensores y fuentes desconectados; U1 fuera del zócalo. SW1 en OFF. JP4–JP7 abiertos. JP1–JP3 abiertos. R2/R3 sin colocar. EN_C0/1/2 en OFF (2–3).

Etapas después de la autorización

Etapa	Colocación y soldadura	Control para continuar
1. Marcas	Identificar A/B, filas/columnas y pin1; colocar sólo la placa vacía	Plantilla y retícula coinciden; no hay pistas compartidas inesperadas
2. Resistencias	R1, R4–R8, R10–R31 según tabla; R9 no existe y R2/R3 son DNP	Leer valor antes de cortar; ningún cuerpo o terminal invade otra isla; comprobar R31=270 Ω
3. Zócalo y opto	Zócalo U1 con muesca hacia fila A; U2 PC817 pin1 superior izquierdo	IC MCP todavía fuera; continuidad individual de contactos, sin puentes entre patas
4. Diodos/transistores	D1 banda hacia +5V_ACT; D2 banda hacia U2.1. Q1–Q5 con E/B/C según lote y pads	No copiar orientación plana; aislar patas cruzadas. Si no se puede adaptar limpiamente, corregir huella
5. Capacitores	C2–C5 cerámicos, luego C1 electrolítico al final de piezas altas	C1 negativo a GND_ACT; reserva nominal Ø10×20 mm confirmada. Cerámicos sin polaridad
6. Conectores	Headers de señal/EN/JP, borneras J1–J9/J14, J10, J11 y puntos TP	El paso real encaja; tornillos accesibles; TP sin puntas expuestas que toquen otro terminal
7. Potencia/adaptador	Puntos soldados J12/J13, adaptador Q6, portafusible F1 y SW1 externos	Q6 G/S/D y contactos SW1 comprobados con continuidad; cables 22 AWG con alivio de tensión
8. Cableado inferior	W001–W134; comenzar por recorridos más próximos a placa y después sus cruces inferiores	Cada cable coincide con extremos, red y ruta XYZ; aislamiento intacto; no se unen cruces
9. Retornos/puentes	NT1 permanente 1–2, EN en OFF; enlaces GPIO abiertos	GND_ACT y GND_LOGIC unidos sólo por NT1; lado remoto del PC817 separado
10. Arneses	BBB, sensores, LED/buzzer, servo y reloj, todavía sin enchufar a BBB	Etiqueta en ambos extremos; mapa de cada módulo comprobado; no hay 5 V en arnés de BBB
11. Revisión de A	Recorrer redes y tabla cable por cable con Adrián	Registrar errores y corregir en archivos antes de copiar a B
12. Replicación B	Repetir usando las mismas tablas, con su módulo acústico particular	Comparar lista de continuidad A/B; firmar por separado

En cada isla se inserta una sola pata de componente. Los cables se sueldan lateralmente a la pata/isla con sólo el extremo necesario descubierto; no intentar introducir dos o tres conductores en un agujero de 1 mm. La distribución usa como máximo dos terminaciones W por pad; si el lote no permite una unión limpia con ese volumen, cambiar la distribución antes de construir. En potencia hacer contacto mecánico cable-terminal y soldadura correcta; no depender de un puente largo de estaño entre islas.

Las rutas se distribuyen nominalmente a z=−2.4, −3.9 y −5.4 mm. Son niveles de cruce de cable aislado, no capas de PCB. Doblar con radio suave y añadir margen para curvas; los codos del CAD son idealizados. La longitud cut_mm incluye 12 mm de margen, no obliga a cortar antes de ensayar. Pelar aproximadamente 2 mm junto a la unión y evitar cobre expuesto en los cruces. Si se requiere más longitud o diámetro de aislamiento, registrar el cambio y comprobar separación antes de soldar. No sujetar cables contra cantos cortantes ni cubrir soldaduras con pegamento antes de revisarlas.

Puentes y modo de comprobación

• NT1: puente permanente de 22 AWG entre GND_ACT y GND_LOGIC, aislado excepto extremos.

• JP10/11/12: 1–2 habilita recepción; 2–3 la fija a cero. Nunca puentear 1–3. Retirar el puente también fija la entrada seleccionada baja mediante 100 kΩ.

• JP4/5/6/7: abiertos hasta comprobar nivel y polaridad de cada entrada; cerrar sólo tras aprobación de integración.

• JP1: reset manual momentáneo, normalmente abierto. JP2/JP3: sólo cerrar si se instalan y justifican los pull-ups R2/R3.

• SW1: OFF para toda revisión mecánica; EN_C2 no es el corte del servo.

Continuidad final sin energía

Retirar fuentes, BBB y conexiones entre nodos. U1 fuera. Descargar C1 de forma controlada; no cortocircuitarlo con una herramienta. Revisar las redes CSV terminal por terminal. Medir resistencia entre +5V_ACT/GND_ACT y +3V3/GND_LOGIC: el capacitor puede producir una lectura transitoria, pero un corto persistente requiere detenerse. No imponer “infinito” a circuitos que tienen resistencias o semiconductores. Usar modo diodo para polaridad, no concluir ausencia de falla sólo por el pitido.

Comprobar por separado los dos contactos de SW1 en ambas posiciones. Verificar EN y JP contra su tabla. Con NT1 retirado temporalmente, comprobar que no hay otro puente conductor intencional de retornos; restaurarlo y registrar. Entre los pines remotos U2.1/U2.2 y tierra local no debe existir una conexión metálica de cableado. D2 y el LED de U2 sí unen entre sí los dos terminales remotos por semiconductor; no confundirlo con puente al lado local. Esta prueba no certifica aislamiento de alta tensión.

Primera energización: plan posterior, no ejecución de T51

1. Con BBB, MCP, sensores y servo desconectados y enlaces GPIO abiertos, usar fuente regulada con limitación de corriente para revisar por separado la etapa 5 V, caída en Q6 y polaridades. Si sólo se tiene la fuente fija 2.5 A y multímetro, conseguir apoyo de laboratorio para esta primera prueba; el fusible no sustituye limitación de corriente.

2. Probar el dominio de lógica con una fuente de banco 3.3 V limitada **únicamente con arnés BBB desconectado**. No conectarla nunca a la vez que P9_3. Medir TP3/TP4 y ausencia de 5 V en todos los futuros pines BBB. Apagar antes de cambiar cualquier cable.

3. Probar individualmente receptores a 3.3 V, sin GPIO conectado. Registrar corriente, nivel alto/bajo y polaridad. Si un DO excede 3.3 V o no funciona, no cerrar su enlace: corregir circuito/variante.

4. Después de verificar continuidad y tensiones, apagar y descargar; insertar MCP orientado correctamente. Retirar la fuente de banco 3.3 V antes de conectar BBB. Revisar presupuesto de corriente y estados de reset.

5. Comprobar I2C y PWM en una tarea de integración separada; medir PWM/reloj con instrumento adecuado. No se escribió ese firmware aquí. SW1 sigue OFF hasta comprobar señal estable y mecanismo descargado.

6. Medir consumo de actuadores y arranque de servo; resolver F1, Q6 y capacidad de conexiones. Si hay caída, calentamiento, reinicios o fusible abierto, apagar y analizar. No aumentar fusible ni aplicar movimiento repetitivo para “probar”.

7. Comprobar cada dirección del reloj por separado y después ambos sentidos. Finalmente ensayar medios a 1 Hz y sus ocho combinaciones EN bajo el protocolo102. La inspección CAD no es evidencia de transmisión física correcta.

Guardar tabla de medidas A/B, fotos de las dos caras y las observaciones de Adrián. Una modificación física debe reflejarse en netlist, coordenadas, cableado y CAD antes de declarar el montaje conforme.

Revisión T51 / T52

Revisión T51-P1, 2026-11-09. Autor del trabajo: Erwin con apoyo de herramientas de diseño. Revisor independiente previsto: Adrián. **Revisión independiente aún no realizada. T52 no aprobada.** El análisis automático y una segunda lectura por la misma herramienta no sustituyen esa revisión.

Evidencia disponible

Comprobación	Evidencia	Alcance
Protocolo102 y asignación de pines	Documento102 y T04-resultados.md	No se modificaron; PWM P9_14 e I2C aún no tienen prueba de esta interfaz
Dos modelos nativos	FCStd/STEP A y B; cad-A.json y cad-B.json	Sólidos válidos, volúmenes aproximados, misma distribución
Perforaciones	resultado-geometria.json	200 terminales únicos dentro de 1792 agujeros nominales; no se midió placa comprada
Cabida	Cajas de componentes y límites	Sin solapamiento de cuerpos nominales; no certifica acceso con destornillador o tolerancias reales
Cableado	CSV, modelo y resultado-integrado.json	Todas las redes de placa conectadas por cables explícitos, excepto enlaces de configuración documentados
Esquema/netlist	Exportación XML KiCad comparada con manifiesto	Coincidencia exacta de redes y terminales; no sólo nombres de archivos
ERC	kicad-erc.rpt	Cero mensajes en esquema documental; símbolos mayormente pasivos. No comprueba voltajes, corriente ni fusibles
Cruces de cable	Verificación de segmentos 3D	Sin intersecciones entre aislamientos de redes diferentes con diámetros modelados; márgenes y radios de doblado requieren revisión real
EN y servo	Tablas de estados y cálculos	Ocho combinaciones EN y doble inversión estática; no simula transitorios, rebote ni dinámica SG90
Revisión real de Adrián	Pendiente	No hay firma ni autorización para soldar

Dependencias del tracker

T07 y T08 figuraban pendientes en el tracker consultado. T51 y T52 también estaban pendientes. No se alteró ningún estado ni porcentaje. Las compras que el usuario pidió considerar disponibles se usan como hipótesis de diseño, no como certificación dimensional o eléctrica.

Lista para revisar en seco y firmar

□ T07: patrón real de la placa, márgenes, islas separadas, paso y diámetro de perforaciones iguales al modelo o archivos regenerados.

□ Paso de borneras, zócalo DIP28 y PC817 confirmado; no forzar 5.00 mm sobre 5.08 mm si la pieza no lo admite.

□ Pin1, muesca de U1, polaridad C1, D1/D2 y orden E/B/C de cada lote confirmados.

□ Q6 y adaptador seleccionados: G1/S2/D3, D entrada, S salida; capacidad térmica/corriente y volumen aprobados.

□ Conector de las fuentes, polaridad, estabilidad y retorno local identificados. J1 y J11 nunca alimentados simultáneamente.

□ T08: consumo real de buzzer/servo, arranque, caída de tensión, calibre, conectores y selección/curva de F1 resueltos.

□ Módulos LDR y acústicos funcionan a 3.3 V; DO seguro y polaridad registrados por módulo; ningún GPIO recibe 5 V.

□ Riel 3.3 V dentro del presupuesto incluyendo otros accesorios BBB. No se inyecta alimentación externa en P9_3.

□ R2/R3 DNP y JP2/JP3 abiertos salvo cálculo y evidencia de necesidad de pull-up I2C.

□ NT1 es la única unión local intencional de retornos; no hay cable GND A–B. Documentar si USB común elimina aislamiento global.

□ Los arneses de relojes conectan J9 al J8 opuesto por pares y no unen la isla remota a tierra local.

□ Revisados todos los cables W y puentes: origen/destino, longitud, color, capa, espacio para dos extremos como máximo por pad.

□ Diámetro exterior del cable ≤1.2 mm en 22 AWG y ≤0.8 mm en 26 AWG o ruteo regenerado. Revisar holguras en resultado-integrado.json.

□ Curvas y cruces fabricables sin tensión sobre soldaduras, separación suficiente y acceso de cautín; respetar zona del opto.

□ Acceso a borneras y puentes, extracción del MCP y altura de C1 comprobados en seco. No hay fijaciones en islas con señales.

□ JP10/11/12 actúan sólo sobre RX del nodo; las etiquetas EN_C0/1/2 y ON/OFF se entienden. No confundir con parada del servo.

□ SW1 OFF corta alimentación del servo y fija señal a tierra; contactos físicos coinciden con tabla. Procedimiento de habilitación aprobado.

□ JP4–JP7 abiertos en revisión inicial; punto de prueba accesible antes de conectar cada GPIO.

□ Comparación A/B terminada, incluidas diferencias de los arneses acústicos.

□ BOM complementaria revisada y compras seleccionadas; no hay sustituciones sin actualizar netlist/huellas.

□ Observaciones resueltas y documentos regenerados; revisión independiente firmada.

Registro de cierre

Dato	Completar
Revisión exacta y commit revisados	Pendiente
Fecha / revisor Adrián	Pendiente
Observaciones y resolución	Pendiente
T07 acreditada	Pendiente
T08 acreditada	Pendiente
Decisión sobre soldadura	NO AUTORIZADA en T51-P1

Un resultado “sin errores” del generador no cambia esta decisión por sí solo. Si el patrón de la placa o un componente crítico cambia, invalidar la plantilla anterior y repetir las comprobaciones pertinentes.

Anexo A — Arnés de cada BBB

Aplicar la misma tabla a A y B. Las rutas XYZ completas están en cableado.csv y en cada objeto W del FreeCAD. NC no se conecta. Las longitudes son iniciales; comprobar antes de cortar.

pin_placa	BBB	funcion
1	P9_3	3.3V
2	P9_1	GND
3	P9_19	SCL
4	P9_20	SDA
5	P9_14	PWM
6	P8_11	CLK TX
7	P9_27	OPT RX
8	P8_16	AUD RX
9	P9_24	MECH RX
10	P8_15	CLK RX

Anexo B — Puentes y configuración

Aplicar la misma tabla a A y B. Las rutas XYZ completas están en cableado.csv y en cada objeto W del FreeCAD. NC no se conecta. Las longitudes son iniciales; comprobar antes de cortar.

ref	perforaciones	inicial	funcion
NT1	P11 / P12	1-2 permanente 22AWG	ESTRELLA 22AWG
JP1	AL7 / AL8	ABIERTO	RESET abierto
JP2	AR2 / AR3	ABIERTO	PU SCL abierto
JP3	AR7 / AR8	ABIERTO	PU SDA abierto
JP10	AU3 / AU4 / AU5	2-3 OFF	C0:1-2 ON/2-3 OFF
JP4	AX8 / AX9	ABIERTO	C0 LINK GPIO
JP11	AU13 / AU14 / AU15	2-3 OFF	C1:1-2 ON/2-3 OFF
JP5	AX18 / AX19	ABIERTO	C1 LINK GPIO
JP12	AU23 / AU24 / AU25	2-3 OFF	C2:1-2 ON/2-3 OFF
JP6	AX28 / AX29	ABIERTO	C2 LINK GPIO
JP7	BD18 / BD19	ABIERTO	CLK LINK

Anexo C — Todos los cables externos

Aplicar la misma tabla a A y B. Las rutas XYZ completas están en cableado.csv y en cada objeto W del FreeCAD. NC no se conecta. Las longitudes son iniciales; comprobar antes de cortar.

id	aplica	origen	destino	longitud_reserva_mm	conductor
H01	A y B	J14.1 (H3)	F1.1	200	22AWG flexible
H02	A y B	J14.2 (H5)	F1.2	200	22AWG flexible
H03	A y B	J12.1 (C10)	Q6.1	25	26AWG flexible
H04	A y B	J12.2 (C11)	Q6.2	25	22AWG flexible
H05	A y B	J12.3 (C12)	Q6.3	25	22AWG flexible
H06	A y B	J13.1 (C19)	SW1.1	150	22AWG flexible
H07	A y B	J13.2 (C20)	SW1.2	150	22AWG flexible
H08	A y B	J13.4 (C22)	SW1.4	150	26AWG flexible
H09	A y B	J13.5 (C23)	SW1.5	150	26AWG flexible
H10	A y B	J13.6 (C24)	SW1.6	150	22AWG flexible
H11	A y B	J11.1 (R3)	MOD3.VBUS	100	22AWG flexible
H12	A y B	J11.2 (R4)	MOD3.GND	100	22AWG flexible
H13	A y B	J2.1 (X20)	D3.A	200	26AWG flexible
H14	A y B	J2.2 (X22)	D3.K	200	26AWG flexible
H15	A y B	J3.1 (AD20)	BZ1.+	200	22AWG flexible
H16	A y B	J3.2 (AD22)	BZ1.-	200	26AWG flexible
H17	A y B	J4.1 (C28)	M1.GND	200	22AWG flexible
H18	A y B	J4.2 (C30)	M1.VCC	200	22AWG flexible
H19	A y B	J4.3 (C32)	M1.SIG	200	26AWG flexible
H20	A y B	J5.1 (V28)	MOD1.VCC	200	26AWG flexible
H21	A y B	J5.2 (V30)	MOD1.GND	200	26AWG flexible
H22	A y B	J5.3 (V32)	MOD1.DO	200	26AWG flexible
H23	A y B	J6.1 (AB28)	MOD2.VCC	200	26AWG flexible
H24	A y B	J6.2 (AB30)	MOD2.GND	200	26AWG flexible
H25	A y B	J6.3 (AB32)	MOD2.DO	200	26AWG flexible
H26	A y B	J7.1 (AH29)	SW2.COM	200	26AWG flexible
H27	A y B	J7.2 (AH31)	SW2.NO	200	26AWG flexible
H28	A->B	J9.A.1	J8.B.1	500	26AWG aislado, par trenzado
H29	A->B	J9.A.2	J8.B.2	500	26AWG aislado, par trenzado
H30	B->A	J9.B.1	J8.A.1	500	26AWG aislado, par trenzado
H31	B->A	J9.B.2	J8.A.2	500	26AWG aislado, par trenzado

Anexo D — Todos los terminales de placa

Aplicar la misma tabla a A y B. Las rutas XYZ completas están en cableado.csv y en cada objeto W del FreeCAD. NC no se conecta. Las longitudes son iniciales; comprobar antes de cortar.

ref	pin	perforacion	red	x_mm	y_mm
J1	1	C3	+5V_RAW	10.08	10.08
J1	2	C5	GND_ACT	15.16	10.08
J14	1	H3	+5V_RAW	10.08	22.78
J14	2	H5	+5V_FUSED	15.16	22.78
J12	1	C10	GATE_POL	27.86	10.08
J12	2	C11	+5V_ACT	30.4	10.08
J12	3	C12	+5V_FUSED	32.94	10.08
R30	1	G10	GATE_POL	27.86	20.24
R30	2	G13	GND_ACT	35.48	20.24
C1	1	M4	+5V_ACT	12.62	35.48
C1	2	M6	GND_ACT	17.7	35.48
C2	1	L11	+5V_ACT	30.4	32.94
C2	2	L12	GND_ACT	32.94	32.94
NT1	1	P11	GND_ACT	30.4	43.1
NT1	2	P12	GND_LOGIC	32.94	43.1
J11	1	R3	+5V_RAW	10.08	48.18
J11	2	R4	GND_ACT	12.62	48.18
J13	1	C19	+5V_ACT	50.72	10.08
J13	2	C20	+5V_SERVO	53.26	10.08
J13	3	C21	NC	55.8	10.08
J13	4	C22	PWM_5V	58.34	10.08
J13	5	C23	SERVO_SIG	60.88	10.08
J13	6	C24	GND_ACT	63.42	10.08
J4	1	C28	GND_ACT	73.58	10.08
J4	2	C30	+5V_SERVO	78.66	10.08
J4	3	C32	SERVO_SIG	83.74	10.08
Q3	1	I20	GND_ACT	53.26	25.32
Q3	2	I21	PWM_B1	55.8	25.32
Q3	3	I22	PWM_INV	58.34	25.32
Q4	1	I28	GND_ACT	73.58	25.32
Q4	2	I29	PWM_B2	76.12	25.32
Q4	3	I30	PWM_5V	78.66	25.32
R10	1	F17	PWM_BBB	45.64	17.7
R10	2	F20	PWM_B1	53.26	17.7
R11	1	L17	PWM_B1	45.64	32.94
R11	2	L20	GND_ACT	53.26	32.94
R12	1	L22	+5V_SERVO	58.34	32.94
R12	2	L25	PWM_INV	65.96	32.94
R13	1	L27	PWM_INV	71.04	32.94
R13	2	L30	PWM_B2	78.66	32.94

ref	pin	perforacion	red	x_mm	y_mm
R14	1	O17	PWM_B2	45.64	40.56
R14	2	O20	GND_ACT	53.26	40.56
R15	1	O22	+5V_SERVO	58.34	40.56
R15	2	O25	PWM_5V	65.96	40.56
R16	1	O27	SERVO_SIG	71.04	40.56
R16	2	O30	GND_ACT	78.66	40.56
C3	1	R29	+5V_SERVO	76.12	48.18
C3	2	R30	GND_ACT	78.66	48.18
U1	1	V5	NC	15.16	58.34
U1	2	W5	NC	15.16	60.88
U1	3	X5	NC	15.16	63.42
U1	4	Y5	NC	15.16	65.96
U1	5	Z5	NC	15.16	68.5
U1	6	AA5	NC	15.16	71.04
U1	7	AB5	NC	15.16	73.58
U1	8	AC5	NC	15.16	76.12
U1	9	AD5	+3V3_LOGIC	15.16	78.66
U1	10	AE5	GND_LOGIC	15.16	81.2
U1	11	AF5	NC	15.16	83.74
U1	12	AG5	I2C_SCL	15.16	86.28
U1	13	AH5	I2C_SDA	15.16	88.82
U1	14	AI5	NC	15.16	91.36
U1	15	AI8	GND_LOGIC	22.78	91.36
U1	16	AH8	GND_LOGIC	22.78	88.82
U1	17	AG8	GND_LOGIC	22.78	86.28
U1	18	AF8	MCP_RESET	22.78	83.74
U1	19	AE8	NC	22.78	81.2
U1	20	AD8	NC	22.78	78.66
U1	21	AC8	C0_TX	22.78	76.12
U1	22	AB8	C1_TX	22.78	73.58
U1	23	AA8	NC	22.78	71.04
U1	24	Z8	NC	22.78	68.5
U1	25	Y8	NC	22.78	65.96
U1	26	X8	NC	22.78	63.42
U1	27	W8	NC	22.78	60.88
U1	28	V8	NC	22.78	58.34
C4	1	AD2	+3V3_LOGIC	7.54	78.66
C4	2	AD3	GND_LOGIC	10.08	78.66
R1	1	AL2	+3V3_LOGIC	7.54	98.98
R1	2	AL5	MCP_RESET	15.16	98.98
JP1	1	AL7	MCP_RESET	20.24	98.98
JP1	2	AL8	GND_LOGIC	22.78	98.98
R2	1	AO2	+3V3_LOGIC	7.54	106.6
R2	2	AO5	SCL_PULL	15.16	106.6

ref	pin	perforacion	red	x_mm	y_mm
R3	1	AO7	+3V3_LOGIC	20.24	106.6
R3	2	AO10	SDA_PULL	27.86	106.6
JP2	1	AR2	SCL_PULL	7.54	114.22
JP2	2	AR3	I2C_SCL	10.08	114.22
JP3	1	AR7	SDA_PULL	20.24	114.22
JP3	2	AR8	I2C_SDA	22.78	114.22
J10	1	AK13	+3V3_LOGIC	35.48	96.44
J10	2	AK14	GND_LOGIC	38.02	96.44
J10	3	AK15	I2C_SCL	40.56	96.44
J10	4	AK16	I2C_SDA	43.1	96.44
J10	5	AK17	PWM_BBB	45.64	96.44
J10	6	AK18	CLK_TX	48.18	96.44
J10	7	AK19	OPT_BBB	50.72	96.44
J10	8	AK20	AUD_BBB	53.26	96.44
J10	9	AK21	MECH_BBB	55.8	96.44
J10	10	AK22	CLK_BBB	58.34	96.44
Q1	1	W14	GND_ACT	38.02	60.88
Q1	2	W15	LED_BASE	40.56	60.88
Q1	3	W16	LED_K	43.1	60.88
R4	1	T12	C0_TX	32.94	53.26
R4	2	T15	LED_BASE	40.56	53.26
R5	1	Z12	LED_BASE	32.94	68.5
R5	2	Z15	GND_ACT	40.56	68.5
R6	1	T18	+5V_ACT	48.18	53.26
R6	2	T21	LED_A	55.8	53.26
J2	1	X20	LED_A	53.26	63.42
J2	2	X22	LED_K	58.34	63.42
Q2	1	AE14	GND_ACT	38.02	81.2
Q2	2	AE15	BUZZ_BASE	40.56	81.2
Q2	3	AE16	BUZZ_NEG	43.1	81.2
R7	1	AB12	C1_TX	32.94	73.58
R7	2	AB15	BUZZ_BASE	40.56	73.58
R8	1	AH12	BUZZ_BASE	32.94	88.82
R8	2	AH15	GND_ACT	40.56	88.82
J3	1	AD20	+5V_ACT	53.26	78.66
J3	2	AD22	BUZZ_NEG	58.34	78.66
D1	1	AH19	BUZZ_NEG	50.72	88.82
D1	2	AH22	+5V_ACT	58.34	88.82
J5	1	V28	+3V3_LOGIC	73.58	58.34
J5	2	V30	GND_LOGIC	78.66	58.34
J5	3	V32	OPT_RAW	83.74	58.34
J6	1	AB28	+3V3_LOGIC	73.58	73.58
J6	2	AB30	GND_LOGIC	78.66	73.58
J6	3	AB32	AUD_RAW	83.74	73.58

ref	pin	perforacion	red	x_mm	y_mm
J7	1	AH29	GND_LOGIC	76.12	88.82
J7	2	AH31	MECH_RAW	81.2	88.82
R17	1	Y26	+3V3_LOGIC	68.5	65.96
R17	2	Y29	OPT_RAW	76.12	65.96
R18	1	AE26	+3V3_LOGIC	68.5	81.2
R18	2	AE29	AUD_RAW	76.12	81.2
R19	1	AL27	+3V3_LOGIC	71.04	98.98
R19	2	AL30	MECH_RAW	78.66	98.98
C5	1	AO30	MECH_RAW	78.66	106.6
C5	2	AO31	GND_LOGIC	81.2	106.6
JP10	1	AU3	OPT_RAW	10.08	121.84
JP10	2	AU4	C0_SEL	12.62	121.84
JP10	3	AU5	GND_LOGIC	15.16	121.84
R20	1	AX3	C0_SEL	10.08	129.46
R20	2	AX6	C0_TEST	17.7	129.46
R23	1	AU7	C0_SEL	20.24	121.84
R23	2	AU10	GND_LOGIC	27.86	121.84
JP4	1	AX8	C0_TEST	22.78	129.46
JP4	2	AX9	OPT_BBB	25.32	129.46
JP11	1	AU13	AUD_RAW	35.48	121.84
JP11	2	AU14	C1_SEL	38.02	121.84
JP11	3	AU15	GND_LOGIC	40.56	121.84
R21	1	AX13	C1_SEL	35.48	129.46
R21	2	AX16	C1_TEST	43.1	129.46
R24	1	AU17	C1_SEL	45.64	121.84
R24	2	AU20	GND_LOGIC	53.26	121.84
JP5	1	AX18	C1_TEST	48.18	129.46
JP5	2	AX19	AUD_BBB	50.72	129.46
JP12	1	AU23	MECH_RAW	60.88	121.84
JP12	2	AU24	C2_SEL	63.42	121.84
JP12	3	AU25	GND_LOGIC	65.96	121.84
R22	1	AX23	C2_SEL	60.88	129.46
R22	2	AX26	C2_TEST	68.5	129.46
R25	1	AU27	C2_SEL	71.04	121.84
R25	2	AU30	GND_LOGIC	78.66	121.84
JP6	1	AX28	C2_TEST	73.58	129.46
JP6	2	AX29	MECH_BBB	76.12	129.46
J8	1	BC3	CLK_REMOTE_A	10.08	142.16
J8	2	BC5	CLK_REMOTE_K	15.16	142.16
U2	1	BB9	CLK_REMOTE_A	25.32	139.62
U2	2	BC9	CLK_REMOTE_K	25.32	142.16
U2	3	BC12	GND_LOGIC	32.94	142.16
U2	4	BB12	CLK_RX_RAW	32.94	139.62
R26	1	BA13	+3V3_LOGIC	35.48	137.08

ref	pin	perforacion	red	x_mm	y_mm
R26	2	BA16	CLK_RX_RAW	43.1	137.08
R27	1	BD13	CLK_RX_RAW	35.48	144.7
R27	2	BD16	CLK_TEST	43.1	144.7
JP7	1	BD18	CLK_TEST	48.18	144.7
JP7	2	BD19	CLK_BBB	50.72	144.7
Q5	1	BA24	GND_LOGIC	63.42	137.08
Q5	2	BA25	CLK_BASE	65.96	137.08
Q5	3	BA26	CLK_SINK	68.5	137.08
R28	1	AQ21	CLK_TX	55.8	111.68
R28	2	AQ24	CLK_BASE	63.42	111.68
R29	1	AR27	CLK_BASE	71.04	114.22
R29	2	AR30	GND_LOGIC	78.66	114.22
R31	1	BD22	+3V3_LOGIC	58.34	144.7
R31	2	BD25	CLK_SEND_A	65.96	144.7
J9	1	BC29	CLK_SEND_A	76.12	142.16
J9	2	BC31	CLK_SINK	81.2	142.16
D2	1	AZ3	CLK_REMOTE_K	10.08	134.54
D2	2	AZ6	CLK_REMOTE_A	17.7	134.54
TP1	1	M14	+5V_ACT	38.02	35.48
TP2	1	P14	GND_ACT	38.02	43.1
TP3	1	AD10	+3V3_LOGIC	27.86	78.66
TP4	1	AG10	GND_LOGIC	27.86	86.28
TP5	1	V25	OPT_RAW	65.96	58.34
TP6	1	AB25	AUD_RAW	65.96	73.58
TP7	1	AH25	MECH_RAW	65.96	88.82
TP8	1	BA18	CLK_RX_RAW	48.18	137.08
TP9	1	R25	SERVO_SIG	65.96	48.18
TP10	1	AX21	CLK_TX	55.8	129.46

Anexo E — Todos los cables inferiores

Aplicar la misma tabla a A y B. Las rutas XYZ completas están en cableado.csv y en cada objeto W del FreeCAD. NC no se conecta. Las longitudes son iniciales; comprobar antes de cortar.

id	source	destination	start	end	cut_mm	net
W001	U1.9	C4.1	AD5	AD2	30	+3V3_LOGIC
W002	C4.1	TP3.1	AD2	AD10	43	+3V3_LOGIC
W003	TP3.1	J10.1	AD10	AK13	48	+3V3_LOGIC
W004	J10.1	R3.1	AK13	AO7	46	+3V3_LOGIC
W005	R3.1	R2.1	AO7	AO2	39	+3V3_LOGIC
W006	R2.1	R1.1	AO2	AL2	25	+3V3_LOGIC
W007	R1.1	R19.1	AL2	AL27	86	+3V3_LOGIC
W008	R19.1	R18.1	AL27	AE26	38	+3V3_LOGIC
W009	R18.1	J6.1	AE26	AB28	33	+3V3_LOGIC
W010	J6.1	R17.1	AB28	Y26	30	+3V3_LOGIC
W011	R17.1	J5.1	Y26	V28	33	+3V3_LOGIC
W012	J5.1	R31.1	V28	BD22	119	+3V3_LOGIC
W013	R31.1	R26.1	BD22	BA13	51	+3V3_LOGIC
W014	J12.2	J13.1	C11	C19	43	+5V_ACT
W015	J13.1	TP1.1	C19	M14	55	+5V_ACT
W016	TP1.1	C2.1	M14	L11	30	+5V_ACT
W017	C2.1	C1.1	L11	M4	41	+5V_ACT
W018	C1.1	R6.1	M4	T18	74	+5V_ACT
W019	R6.1	J3.1	T18	AD20	48	+5V_ACT
W020	J3.1	D1.2	AD20	AH22	33	+5V_ACT
W021	J14.2	J12.3	H5	C12	51	+5V_FUSED
W022	J1.1	J14.1	C3	H3	30	+5V_RAW
W023	J14.1	J11.1	H3	R3	43	+5V_RAW
W024	J13.2	J4.2	C20	C30	48	+5V_SERVO
W025	J4.2	C3.1	C30	R29	61	+5V_SERVO
W026	C3.1	R15.1	R29	O22	46	+5V_SERVO
W027	R15.1	R12.1	O22	L22	25	+5V_SERVO
W028	J10.8	JP5.2	AK20	AX19	58	AUD_BBB
W029	J6.3	R18.2	AB32	AE29	36	AUD_RAW
W030	R18.2	TP6.1	AE29	AB25	35	AUD_RAW
W031	TP6.1	JP11.1	AB25	AU13	99	AUD_RAW
W032	Q2.2	R7.2	AE15	AB15	25	BUZZ_BASE
W033	R7.2	R8.1	AB15	AH12	43	BUZZ_BASE
W034	Q2.3	D1.1	AE16	AH19	33	BUZZ_NEG
W035	D1.1	J3.2	AH19	AD22	38	BUZZ_NEG
W036	JP10.2	R23.1	AU4	AU7	30	C0_SEL
W037	R23.1	R20.1	AU7	AX3	35	C0_SEL
W038	R20.2	JP4.1	AX6	AX8	22	C0_TEST
W039	U1.21	R4.1	AC8	T12	53	C0_TX
W040	JP11.2	R24.1	AU14	AU17	30	C1_SEL

id	source	destination	start	end	cut_mm	net
W041	R24.1	R21.1	AU17	AX13	35	C1_SEL
W042	R21.2	JP5.1	AX16	AX18	22	C1_TEST
W043	U1.22	R7.1	AB8	AB12	30	C1_TX
W044	JP12.2	R25.1	AU24	AU27	30	C2_SEL
W045	R25.1	R22.1	AU27	AX23	38	C2_SEL
W046	R22.2	JP6.1	AX26	AX28	22	C2_TEST
W047	Q5.2	R28.2	BA25	AQ24	45	CLK_BASE
W048	R28.2	R29.1	AQ24	AR27	27	CLK_BASE
W049	J10.10	JP7.2	AK22	BD19	76	CLK_BBB
W050	J8.1	D2.2	BC3	AZ6	36	CLK_REMOTE_A
W051	D2.2	U2.1	AZ6	BB9	30	CLK_REMOTE_A
W052	J8.2	U2.2	BC5	BC9	30	CLK_REMOTE_K
W053	U2.2	D2.1	BC9	AZ3	40	CLK_REMOTE_K
W054	U2.4	R27.1	BB12	BD13	28	CLK_RX_RAW
W055	R27.1	R26.2	BD13	BA16	39	CLK_RX_RAW
W056	R26.2	TP8.1	BA16	BA18	22	CLK_RX_RAW
W057	R31.2	J9.1	BD25	BC29	30	CLK_SEND_A
W058	Q5.3	J9.2	BA26	BC31	35	CLK_SINK
W059	R27.2	JP7.1	BD16	BD18	22	CLK_TEST
W060	J10.6	R28.1	AK18	AQ21	43	CLK_TX
W061	R28.1	TP10.1	AQ21	AX21	35	CLK_TX
W062	J12.1	R30.1	C10	G10	27	GATE_POL
W063	J1.2	C1.2	C5	M6	45	GND_ACT
W064	C1.2	C2.2	M6	L12	35	GND_ACT
W065	C2.2	NT1.1	L12	P11	33	GND_ACT
W066	NT1.1	TP2.1	P11	P14	30	GND_ACT
W067	TP2.1	R14.2	P14	O20	35	GND_ACT
W068	R14.2	R11.2	O20	L20	25	GND_ACT
W069	R11.2	Q3.1	L20	I20	25	GND_ACT
W070	Q3.1	Q4.1	I20	I28	40	GND_ACT
W071	Q4.1	J4.1	I28	C28	33	GND_ACT
W072	J4.1	J13.6	C28	C24	27	GND_ACT
W073	J13.6	R30.2	C24	G13	58	GND_ACT
W074	R30.2	Q1.1	G13	W14	63	GND_ACT
W075	Q1.1	R5.2	W14	Z15	27	GND_ACT
W076	R5.2	Q2.1	Z15	AE14	33	GND_ACT
W077	Q2.1	R8.2	AE14	AH15	27	GND_ACT
W078	R8.2	J11.2	AH15	R4	86	GND_ACT
W079	J11.2	C3.2	R4	R30	88	GND_ACT
W080	C3.2	R16.2	R30	O30	27	GND_ACT
W081	NT1.2	TP4.1	P12	AG10	69	GND_LOGIC
W082	TP4.1	U1.17	AG10	AG8	28	GND_LOGIC
W083	U1.17	U1.16	AG8	AH8	23	GND_LOGIC
W084	U1.16	U1.15	AH8	AI8	23	GND_LOGIC

id	source	destination	start	end	cut_mm	net
W085	U1.15	JP1.2	AI8	AL8	33	GND_LOGIC
W086	JP1.2	J10.2	AL8	AK14	41	GND_LOGIC
W087	J10.2	JP11.3	AK14	AU15	51	GND_LOGIC
W088	JP11.3	R24.2	AU15	AU20	36	GND_LOGIC
W089	R24.2	JP12.3	AU20	AU25	38	GND_LOGIC
W090	JP12.3	R25.2	AU25	AU30	33	GND_LOGIC
W091	R25.2	R29.2	AU30	AR30	25	GND_LOGIC
W092	R29.2	C5.2	AR30	AO31	27	GND_LOGIC
W093	C5.2	J7.1	AO31	AH29	40	GND_LOGIC
W094	J7.1	J6.2	AH29	AB30	35	GND_LOGIC
W095	J6.2	J5.2	AB30	V30	33	GND_LOGIC
W096	J5.2	U1.10	V30	AE5	107	GND_LOGIC
W097	U1.10	C4.2	AE5	AD3	28	GND_LOGIC
W098	C4.2	JP10.3	AD3	AU5	69	GND_LOGIC
W099	JP10.3	R23.2	AU5	AU10	36	GND_LOGIC
W100	R23.2	U2.3	AU10	BC12	43	GND_LOGIC
W101	U2.3	Q5.1	BC12	BA24	56	GND_LOGIC
W102	U1.12	JP2.2	AG5	AR3	56	I2C_SCL
W103	JP2.2	J10.3	AR3	AK15	72	I2C_SCL
W104	U1.13	JP3.2	AH5	AR8	53	I2C_SDA
W105	JP3.2	J10.4	AR8	AK16	58	I2C_SDA
W106	R6.2	J2.1	T21	X20	30	LED_A
W107	Q1.2	R4.2	W15	T15	25	LED_BASE
W108	R4.2	R5.1	T15	Z12	40	LED_BASE
W109	Q1.3	J2.2	W16	X22	38	LED_K
W110	U1.18	JP1.1	AF8	AL7	38	MCP_RESET
W111	JP1.1	R1.2	AL7	AL5	25	MCP_RESET
W112	J10.9	JP6.2	AK21	AX29	74	MECH_BBB
W113	J7.2	R19.2	AH31	AL30	30	MECH_RAW
W114	R19.2	C5.1	AL30	AO30	28	MECH_RAW
W115	C5.1	TP7.1	AO30	AH25	48	MECH_RAW
W116	TP7.1	JP12.1	AH25	AU23	55	MECH_RAW
W117	J10.7	JP4.2	AK19	AX9	76	OPT_BBB
W118	J5.3	R17.2	V32	Y29	36	OPT_RAW
W119	R17.2	TP5.1	Y29	V25	38	OPT_RAW
W120	TP5.1	JP10.1	V25	AU3	137	OPT_RAW
W121	J13.4	Q4.3	C22	I30	56	PWM_5V
W122	Q4.3	R15.2	I30	O25	48	PWM_5V
W123	Q3.2	R10.2	I21	F20	30	PWM_B1
W124	R10.2	R11.1	F20	L17	40	PWM_B1
W125	Q4.2	R13.2	I29	L30	30	PWM_B2
W126	R13.2	R14.1	L30	O17	61	PWM_B2
W127	R10.1	J10.5	F17	AK17	105	PWM_BBB
W128	Q3.3	R12.2	I22	L25	33	PWM_INV

id	source	destination	start	end	cut_mm	net
W129	R12.2	R13.1	L25	L27	25	PWM_INV
W130	R2.2	JP2.1	AO5	AR2	38	SCL_PULL
W131	R3.2	JP3.1	AO10	AR7	36	SDA_PULL
W132	J13.5	J4.3	C23	C32	46	SERVO_SIG
W133	J4.3	R16.1	C32	O27	66	SERVO_SIG
W134	R16.1	TP9.1	O27	R25	36	SERVO_SIG

Anexo F — Resultados de comprobación

Comparación exacta KiCad/manifiesto: True

Colisiones entre cables de redes distintas con diámetros modelados: False

Holgura mínima nominal entre aislamientos: 0.27 mm. Comprobar diámetros exteriores y fabricación manual.

Profundidad máxima de cable: 5.8 mm bajo placa.

Simulación DC de selectores: 216 lecturas; 0 fallos. Se solucionaron las redes resistivas del manifiesto para combinaciones de RAW, EN y retirada de puentes.

Estos resultados no validan el consumo, la dinámica ni el montaje físico. T52 requiere revisión independiente y cierre de los pendientes indicados.