FV1.0 / PCB DESIGN CONTROL

电动葫芦控制板
PCB 布局与布线规则说明

三相 380VAC 功率切换 · MCU 可靠性 · 无线接收抗干扰 · 高低压绝缘

交付对象：LAYOUT 工程师／硬件审核工程师
适用版本：FV1.0 功能验证板（未取得整机 CE 认证）
冻结基线：SCH_控制板 V1_2026-10-13.pdf 及 Netlist_控制板 V1_2026-10-13.net
文档状态：布局执行基线；高压绝缘与电机负载需要专项复核后方可投板。



布板目标：把三相电机换相及抱闸引起的高 dv/dt、di/dt 回路限制在功率区内，隔离高压与逻辑；使 MCU、电源、晶振、射频匹配和外部长线按键检测具备完整、低阻抗的返回路径。

版本：L1.0 | 2026-10-13 | 起草依据：FV1.0 冻结原理图/网表，及 IEC/IPC 公开标准范围与通用 EMC 设计原则

1. 项目边界与设计责任

本规范是面向研发功能验证版的布板执行文件。其规则分三类：A. 冻结网表可核验的网络事实；B. 为降低串扰与 EMI 提出的企业内部布局目标；C. 需依据应用工况、绝缘类别和器件证据复核的强制安全放行项。内部数字不能等同于 IEC 或 CE 合格判据。

类别	本项目事实/要求	执行边界
功率输入	CN2：L1/L2/L3，三相 380VAC；C5 跨 L2-L3；F1 仅串 U2 原边支路	所有相线及电机/抱闸支路按 HV 处理；F1 不构成 C5 或整机全相保护
电机输出	KM1 输出 L11/L21/L31；KA1～KA3 切换；CN3 为六端子电机输出	KM1、KA1～KA3 之间必须走短、粗、独立功率通路

类别	本项目事实/要求	执行边界
抱闸支路	LL2→F2→D5/D6→B2；LL3→D7/D8→B2；B1 与 KM1 辅助触点关联	B1/B2 不属于低压信号；独立高压布局核查
次级控制	U2 两组次级：9VAC/44mA；23VAC/0.2A，分别整流	严禁把两个变压器次级误认为共用电流预算
运行许可	T1_RAW→RLY3→CTRL_SAFE→CN1-8 及 RLY1/RLY2	布局、重命名不能绕过 RLY3；任意旁路线必须审查
敏感电路	U7 GD32E230、U8 CMT2219B、X1 26MHz、RF1 及匹配网络	放在最远离高压跳变区，保持 GND 与 AGND 回流合理

2. 布局分区与位置关系

建议按“功率连接器/三相接触器及继电器 → 次级整流/线圈驱动/接口 → MCU 逻辑与 RF”进行布局。若受外壳/安装孔限制，可以折成 L 形，但不能让高压走线穿插或包围射频区。



- A 区：CN2、KM1、KA1～KA3、CN3、C5、F1/F2 及 D5～D8，优先就近闭合三相功率路径；不布 MCU/RF/小信号。
- B 区：U2 次级 D2/D4、C4/C9、稳压器，CN1 与各光耦，K1/RLY3、Q2～Q9 驱动及续流器件；将输入控制和线圈脉冲回流再细分。
- C 区：GD32E230、CMT2219B、RF1、晶振 X1、匹配网络、SWD/UART；远离三相铜线、继电器触点和变压器漏磁。
- 射频走线不跨区；高压功率线禁止从 C 区下方其他层“借道”；高压区域在顶/底层及内层均设置绝缘 keepout。

3. 高压网络分类及 DRC 规则起始值

重要：以下间距是为第一版 PCB 规划设置的内部“占位/设计目标”，不是依据 IEC 60664-1 计算后得到的安规最小值。正式放行须补齐污染等级、材料 CTI、海拔、过电压类别、绝缘等级及端子/器件参数，再逐项计算电气间隙和爬电距离。

网络类别	网名示例（来源于冻结网表）	布局约束
HV_MAINS	L1、L2、L3，含 F1 两端及 U2 原边节点	输入端至 KM1 与 U2 原边；不得跨 LV 区域
HV_MOTOR	L11、L21、L31、L21C/L21O、L31C/L31O、LL2、LL3、CN3 绕组输出	相线与切换触点按功率等级对待；不同网络不得误认为同相

网络类别	网名示例（来源于冻结网表）	布局约束
HV_BRAKE	B1、B2、F2 输出、D5～D8 桥接节点	LL2/LL3 整流分支，不能按 24V 处理
CTL_RAW	T2_RAW、T1_RAW、CTRL_SAFE、RF_UPOUT、RF_DNOUT、W_UP_RAW、W_DN_RAW、W_FAST_RAW	次级约 24～35V 输入控制；外部线束干扰大
LV_PWR	9V、24V、+5V、VCC、GND、COM_24V	特别注意 24V 并非稳压输出，且隔离安全等级待确认
RF_SENSITIVE	RFSIG、RFXI、RFXO、SPI_*、X1、RF1、AGND	低噪声区；匹配与时钟独立约束

规则名（建议在嘉立创 EDA 设为网络类间距规则）	V1 占位目标	审查性质
不同三相/功率 HV 网络之间，非器件焊盘裸线段	铜对铜≥6.0mm；有空间优先≥8.0mm	暂定布局目标，必须按绝缘协调复算
任意 HV 网对 LV 控制/MCU/RF 铜、金属化孔、铺铜	跨层投影区优先≥10.0mm，所有层设置禁铜边界	强制专项核查，不可仅靠表层 DRC
HV 铜到 PCB 外缘、非绝缘安装金属	暂按≥6.0mm 占位；靠近可触及或接地五金时提高	结合装配间隙、电气间隙及壳体复核
继电器/连接器 HV 焊盘脚距不足上述目标	绝对禁止擅自缩小；记录型号、厂家绝缘等级、实测最短路径	审批后形成例外清单
LV 24V 控制区与 MCU/RF 区之间	建议功能性空隔离带≥5mm（非安规阈值）	EMC 布局偏好；必要连线可经指定光耦/逻辑路径
普通 3.3V/5V 信号线间	按制造能力和常规 DRC 设置；建议起点≥0.20mm	不适用于上述高压规则
高压引脚之间铺铜/阻焊桥/丝印	电气间隙以导体边缘计；阻焊油墨不能自动作为绝缘	重点目检+测量

说明：插入槽可增加板面爬电路径，但不会自动提高空间电气间隙；槽宽、毛刺、制作公差、焊锡污染均需复核。器件内部绝缘距离与 PCB 外部距离必须分别核查，不能拿器件的耐压值代替板级绝缘设计。

4. 三相主回路与高压器件布局细则

- CN2 靠近板边并与 CN1 分开。输入按 L1/L2/L3 清晰排列；CN3 靠近 KA3 输出，避免三相线来回穿行形成大面积环路。
- KM1 主触点至 KA1/KA2 至 KA3 的线尽量短直，采用铜箔宽度与温升校核；不允许在相间绕行小信号或无规则打过孔。
- F1 靠近变压器原边支路；F2 靠近 LL2 到 D5/D6 抱闸整流支路。禁止让 F2 意外串在电机相线，且 F1 不作为 C5 跨相电容的唯一过流保护。
- C5 靠近 CN2 L2/L3 输入，走线短且避开 MCU。其 400/440VAC 器件绝缘、引脚跨相间距和本体封装必须与真实 BOM 一致，不能仅复用库符号。
- D5～D8 及 B1/B2 布在高压区，严禁将 B2 误铺在低压控制平面上；KM1 辅助触点 R2（MOV）靠近关联端子/触点，减小浪涌回路。
- 相线转折尽量用圆滑 45°；真正常见失效是间距、回路面积、污染及铜箔温升，而不是“90°走线必然不合格”。
- 功率铜厚和线宽根据真实电机堵转/启动/制动电流、允许温升、PCB 厚度、环境温度，用 IPC-2152 或厂家热仿真校核；没有电机额定电流，不给出虚假的通用“最小线宽”。
- 常规高压走线优先顶/底层；必须使用过孔时，以足够并联过孔、成品孔铜厚和载流校核；高压过孔周围其他层铜与钻孔边界必须符合绝缘规则。

5. 两组次级电源及线圈 EMI 抑制

回路	紧邻摆放顺序	必须遵守的回流/布线要求
9VAC 逻辑供电	U2 次级 6/7→D2→C4→D1→CJ7805→AMS1117-3.3	D2/C4 桥堆脉冲环路紧凑；7805 及 AMS1117 就近电容，稳压器热阻校核
23VAC 控制供电	U2 次级 9/10→D4→C9/C7→D3→24V 母线	D4/C9 脉冲环路独立；COM_24V 回到 C9 负端，不绕过 MCU 区
KA1/2/3 线圈	24V→U9/U10/U11 线圈→Q2/Q3/Q4→回流	续流 D15/D16/D17 贴近线圈，驱动电流走回大电容负端
K1 与 RLY3 线圈	24V→K1/RLY3→Q5/Q8；D18/D14	续流管靠近线圈；Q5/Q8 地不要沿 MCU 晶振地流过
APY225G3EH 输入	+5V→R18/R56→RLY2/RLY1 输入 LED→Q7/Q6	5V 输入环路短，驱动地回 LV GND；远离三相功率铜

实际 9VAC/44mA 与 23VAC/0.2A 两路均需单独做电源负载与温升预算。布局时给 C7/C9 预留更高耐压电容的机械空间，并给电源轨预留测试焊盘（9V、+5V、VCC、24V、COM_24V、GND）。

6. 接地与回流：严格遵守冻结网表



- R54=0Ω：COM_24V 与 GND 的指定连接；R26=0Ω：AGND 与 GND 的指定连接。EDA 网络本来是三个网，不得另加未批准的短接电阻、铜桥、过孔或铺铜连通点。
- 24V 控制回流和二极管钳位浪涌优先在 B 区返回 D4/C9 负极附近；数字 GND 按低阻抗连续面处理。不要将脉冲大电流引至 R26 附近。
- RF AGND 为 CMT2219B、匹配网络和 RF1 的射频回流。要保证 RF 匹配与 RF1 同侧的短回流；R26 参考连接点遵守原理图，避免额外长走线或几何上孤岛。
- MCU/SPI/晶振下方保留连续参考地平面，不通过不合理开槽强行“划地”。如 2 层板很难兼顾低阻抗返回和 380V 禁铜带，应优先评估 4 层板。
- 不得把 GND/COM_24V 直接连接到机壳 PE 或三相任一线，除非原理图及整机保护接地设计已签署变更；测试仪地夹也不能无条件接到板上任意节点。

7. MCU、无线与时钟区专项规则

- GD32E230（U7）所有 VDD/VDDA 旁路 0.1μF 尽可能靠近引脚，建议电容到 VDD/GND 回路目标≤3mm；不跨裂开的地层返回。
- CMT2219B（U8）与 26MHz 晶振 X1 及负载电容紧贴，晶振线路极短、对称、少过孔；禁止高压/继电器线跨其下方。
- RF1→匹配电感 L1～L4/C13～C20→U8 RFIP/RFIN 线要按 50Ω 受控阻抗与厂家 RF 参考布局设计；线宽依 PCB 层叠及铜厚计算，不能未经计算直接填“0.3mm 等于 50Ω”。

- RF1 若接外置天线：在馈线下面保持完整的射频参考地，布置适当接地过孔；实际天线本体周围需按天线资料预留禁铜/禁金属区，不可把馈线下方地面一并挖空。
- 将 RF1、26MHz、RF 匹配网络布在远离 CN2、KM1、KA1/2/3、U2 及线圈的板边。靠近金属机箱需按最终天线位置评估遮挡与净空。
- SPI_SCLK、SPI_SDIO、SPI_CSB、SPI_FCSB 靠近 MCU 与 U8 布线；禁止跨 HV 区、不要与线圈控制平行跑长距离；如必须交叉，优先垂直且保持实体绝缘边界。
- SWD/UART 接口不要从高压开关触点旁引出；如排针外露，需和 380V 可触及/不可触及结构进行隔离及标识。

8. CN1 长线输入、急停许可及 PhotoMOS 布局

敏感网络	重点要求	布置验证
T1_RAW/T2_RAW/CN1-8 CTRL_SAFE	从 CN1 到 RLY3 触点短直，控制许可线避免与 KM1 主线平行；线序与丝印和冻结网表一致	查无旁路 RLY3 的同名网络/铜桥
R52/U22 及 R55	靠近 CN1，R52 与光耦紧凑；分开 T1_RAW 与 U22 CAT 的 COM_24V 连接	逐引脚核对 U22-1/2/3/4
U16/U17/U21 与 R31/R40/R46	沿输入端子成组布置，尽量先进入保护/限流再进入敏感光耦	按钮长线离功率切换及 RF 馈线越远越好
U20/U23/U25/U24/U26	按逻辑信号流紧凑布置，地面连续；每颗逻辑门附近放置去耦	禁止跨 380V 功率走线
RLY1/RLY2 APY225G3EH	控制端靠近 Q6/Q7；负载端沿 CTRL_SAFE→RF 输出→K1，严格区分 3/4 脚	核对封装、VISO、爬电、电流
R57/R58 100kΩ	从 RF_UPOUT/RF_DNOUT 至 COM_24V 的释放通路贴近输出	避免铺铜跨低压/HV 边界
K1 机械切换	靠近 CN1/无线输出及限位走线，缩小来源切换回路；触点与线圈铜分组	查找两路交叉/悬空/分配错误

有线优先、上下同时按键、快速档及 KM1 释放先后属于系统控制和时序问题，不能用“布线更短”来替代功能互锁与安全回路。LAYOUT 不得私自通过铜线短接或取消软件/硬件逻辑，以求布线简单。

9. 层叠、铺铜、热设计及器件布局

推荐条件允许时采用 4 层板：L1 元件/信号，L2 仅在 LV 区提供连续 GND 参考，L3 仅在 LV 区分配低压电源，L4 底层控制/局部功率走线。高压区的所有内层地与电源层必须被禁铜区域切开，且不得在上下层投影形成需要依赖 FR4 厚度承担的未验证绝缘。若使用 2 层板，在图纸中标出 LV 回流路径并专项审核，不应靠割裂地平面来追求“强弱电分区”。

- 功率元件周围留给继电器引脚、端子、保险丝、MOV、整流电容足够的焊接/维修空间；测试针不应插在相间高压夹缝。
- CJ7805 和 AMS1117 需要考虑输入电压、功耗及热铜；不要紧贴电解电容、MCU 晶振或 RF 芯片。
- 继电器触点、三相导线和整流器布线热容量、温升须按实测/规格电流核算；过孔、焊盘缩颈是温热点。
- 开关节点和接触器辅助触点周围不大面积铺铜，不在其下方铺射频地/数字地，以减少寄生电容注入。
- 对高压连接器、继电器、U2、F1/F2、APY、C5、D11 等使用的封装做独立足迹核验：引脚 1、2、3、4，器件体形、装配高度、贴装方向和实际订货型号逐一比对。

10. 嘉立创 EDA 专业版规则实施步骤

以下为工程实施步骤，界面菜单名称可能随嘉立创 EDA 版本变化；以软件实际“设计规则/网络类/DRC”功能为准。

- 在 PCB 前先导入冻结网表，确认元件数量、脚号与 ERC；生成 NET CLASS：HV_MAINS、HV_MOTOR、HV_BRAKE、CTL_RAW、LV_PWR、RF_SENSITIVE。
- 为三个 HV 类设置不同网之间的铜间距规则，并把 HV 到 LV 的约束设为最高优先级；为 HV 禁布区在所有实际使用的铜层分别建立 keepout。
- 将 CN1/CN2/CN3、KM1、U2、KA1/KA2/KA3、RF1 和安装孔位置先定位锁定；评审高压爬电/间隙，再摆放 MCU、RF 和次级整流。
- 优先走通 380V 主回路及 F1/F2 支路；从实际电流/温升确定线宽，再完成 23V/9V 整流和 24V 线圈的闭环回流。
- 最后走 MCU 时钟/SPI/RF、输入光耦和调试接口；铺 LV 参考地时确保 R54/R26 受控连接、没有 HV 铜跨层重叠。
- 执行完整 DRC + 网络高亮 + 设计规则尺寸报告；手工测量爬电/间隙、安装孔和器件内部脚距；所有例外需形成书面 ECO 或偏差报告。
- 导出 Gerber/钻孔、PCB 工程源文件、三维装配图、网络类间距规则截图、DRC 报告和可审计的 PDF 叠层/区域图，提交硬件工程师复核。

11. 必须逐条检查的关键网络

网络/器件	审核员须核对
L1、L2、L3；F1；C5	CN2 三相输入正确；F1 仅连接 L1 到 U2 原边；C5 L2/L3 在相线保护方案评估内
L11/L21/L31/LL2/LL3；CN3	KM1 与 KA1～3 功率输出不缺线、不跨相错联；线宽/电气间隙满足评估
F2/D5～D8/B1/B2	F2 仅在 LL2 抱闸分支；B1 与 KM1 辅助触点路径无意外旁路
T1_RAW、RLY3、CTRL_SAFE	CN1-9→RLY3 触点→CN1-8/RLY1/RLY2 符合冻结网表
R54/R26；COM_24V/GND/AGND	只在设计指定网络连接，不发生铺铜短路及不合理回流绕路
9V/+5V/VCC 和 24V	整流回路紧凑，所有 LDO/MCU/RF 去耦、电压测点就位
RF1/U8/X1、RF 匹配	射频走线连续参考层、阻抗计算、无功率跨区
APY225G3EH；Q6/Q7；R57/R58	器件输入 LED 和双向输出脚位/封装一致；LED 510Ω 近芯片
R31/R40/R46/R52/U22	冻结阻值与封装正确；电阻温升与未来增容空间记录

12. 投板前验收清单（LAYOUT 签字）

项目	检查项	结论/记录
A01	高压网络分类覆盖所有高压运行/换相/抱闸节点，包括隐藏焊盘与过孔	□合格 □待改
A02	HV 与 LV 绝缘距离有最小尺寸截图和选定 IEC 参数计算表	□合格 □待改
A03	禁铜贯穿所有层，高压导体不从 MCU/RF 区域下方穿过	□合格 □待改
A04	真实 CN2/CN3/继电器/变压器封装焊盘间距与认可的绝缘资料匹配	□合格 □待改
A05	实际相电流、换向负载和 PCB 铜厚支持功率线路温升设计	□合格 □待改
A06	D2/D4、C4/C9 及线圈续流的回路面积、回流路径经人工检查	□合格 □待改
A07	R54 与 R26 不被额外铜桥/过孔直接旁路；GND 平面回流连续	□合格 □待改
A08	U8/26MHz/匹配/RF1 受控阻抗及天线净空经 RF 工程师审查	□合格 □待改

项目	检查项	结论/记录
A09	CN1 长线输入与 KM1/CN2 功率线不捆绑、长距离平行	□合格 □待改
A10	F1/F2,C5,KM1,D11,C7/C9 等最终 BOM 机械/电气候选得到复核	□合格 □待改
A11	关键网络逐个高亮，DRC/ERC 为零未解释错误；例外形成审批单	□合格 □待改
A12	图纸版号、Gerber、钻孔、装配图、BOM 和设计规则截图一致	□合格 □待改

必须额外提交的计算/证据：工作环境和污染等级；绝缘配合参数；额定/堵转电流；线宽与温升；实际端子和继电器的额定电压/绝缘数据；F1/F2 熔断器电压和分断能力；对光 MOS 关断态、KM1 故障及带载换相的专项验证计划。任何一项缺失时不得把本规范当作安全放行证书。

13. V1 功能验证与 V2 优化预留

- FV1 投板前硬门槛：所有 380V 相关绝缘、保护与实际器件额定必须复核；制造文件不得因“功能样机”而跳过。
- PCBA 到货先隔离低压上电，检查 5V/3.3V 与原始 24V 工作范围、MCU 复位、RF 灵敏度、长线输入误动作，再进行台架模拟负载验证。
- V2 优化预留：D24/D12/D13 的 TVS 焊盘或等效位置、R31/R40/R46/R52 大功率电阻空间、C7/C9 更高耐压空间、MCU 看门狗与安全接口、RF 抗扰保护和按键输入 RC/滤波。
- 对照老版量产板：相同线束/同一电源条件下记录无线丢包率、接触器/继电器动作时 MCU 的 VCC 瞬态、复位计数、串口错误率和 KM1/抱闸动作先后。
- 对于吊装设备，安全停止、机械抱闸、方向互锁不因 LAYOUT 通过 DRC 而自动满足要求。应先完成隔离和不带吊载的受控测试，再由合格人员决定下一阶段测试条件。

14. 来源、适用说明与签批

冻结文件：SCH_控制板 V1_2026-10-13.pdf SHA-256：
4040319310abee935d8c2102a721bb965968f35fb30d1e063c926d8219eba39a

冻结文件：Netlist_控制板 V1_2026-10-13.net SHA-256：
57cb7e749b123f0a46c7507101361863dd1a99f0bb9733f9cd02db60d0cabc22

规范依据（公开介绍，用于确认适用范围；不能替代标准全文）：

- IEC 60664-1:2020+A1:2025 绝缘配合、电气间隙和爬电距离（IEC）：https://webstore.iec.ch/en/publication/59671
- IEC 60204-32:2023 起重机械电气设备（IEC）：https://webstore.iec.ch/en/publication/63094
- IPC-2152 PCB 导体尺寸与允许温升（IPC）：https://www.ipc.org/TOC/IPC-2152.pdf
- TI 隔离系统 PCB 的 EMC 布线建议：https://www.ti.com/video/6173428079001

岗位	姓名/日期	结论
LAYOUT 工程师	_____	□符合 □需整改
硬件工程师	_____	□符合 □需整改
整机安全责任人	_____	□放行 □暂停

编制提示：本文件没有变更冻结原理图，规划数值仅供布板占位。若 380V 安全间距、继电器/端子封装或高压漏电问题与现有板框冲突，应先发起板框/器件/分区变更，不得私自压缩或以阻焊替代绝缘。