

Jack Ren, https://github.com/bjrjk


计算机组成原理课设讲解

总目录

一、MIPS-Lite1 单周期处理器

二、MIPS-Lite2 多周期处理器

三、MIPS-Lite3 多周期微系统



MIPS-Lite1 单周期处理器

MIPS-Lite1 单周期处理器 目录

1、重点设计 概要 2、数据通路及控制信号

3、汇编测试代码

4、EDA仿真 演示

Jack Ren https://github.com/bjrjk

MIPS-Lite1 单周期处理器 重点设计概要

与课内教学内容相同部分在此不加赘述

1、采用预处理指令定义常量

```
//全部宏定义头文件
     include "defs/MIPSLite1.v"
     define t 1'b1
     define f 1'b0
     `define QBBus 31:0 // Quad Byte Bus
     `define DBBus 15:0 // Double Byte Bus
     define BBus 7:0 // Byte Bus
     `define ALUSIG ADD 0
     `define ALUSIG SUB 1
     `define ALUSIG OR 2
     `define ALUSIG_LUI 3
     define ALUSIG SLT 4
    -//译码器至控制器指令信号线对应指令下标宏定义
     `define CTLSIG NOP 0
     `define CTLSIG ADDU 1
     define CTLSIG_SUBU 2
     `define CTLSIG ORI 3
     `define CTLSIG LW 4
     `define CTLSIG_SW 5
     `define CTLSIG BEQ 6
     `define CTLSIG LUI 7
     `define CTLSIG J 8
     `define CTLSIG ADDI 9
     define CTLSIG_ADDIU 10
     `define CTLSIG SLT 11
     `define CTLSIG JAL 12
     `define CTLSIG_JR 13
     //寄存器写目的控制信号宏定义
     `define REGWRDSTSIG_RT 0
     define REGWRDSTSIG RD 1
     `define REGWRDSTSIG GPR RA 2
     define EXTSIG ZERO 0
     `define EXTSIG SIGN 1
    //回写控制信号宏定义
     define WRBACKSIG ALU 0
     `define WRBACKSIG MEM 1
     `define WRBACKSIG_PC 2
49 //ALU数据源控制信号宏定义
```

```
//MIPS-Lite1 指令集
      `define OPCODE SPECIAL 6'b000000
      `define OPCODE ORI 6'b001101
      `define OPCODE LW 6'b100011
      `define OPCODE SW 6'b101011
      `define OPCODE BEQ 6'b000100
      `define OPCODE LUI 6'b001111
      `define OPCODE J 6'b000010
      `define OPCODE ADDI 6'b001000
      `define OPCODE ADDIU 6'b001001
      `define OPCODE_JAL 6'b000011
13
14
      `define FUNCT ADDU 6'b100001
      `define FUNCT_SUBU 6'b100011
      `define FUNCT_SLT 6'b101010
      `define FUNCT_JR 6'b001000
```

使用define语句定义常量: 使代码更易读,也容易修改。

2、控制器与译码器分离

译码器

```
'指令译码单元 — 译码器 Decoder
    `include "defines.v"
5 ∨ module Decoder(
        input ['QBBus] Inst,
        output wire ['QBBus] DecInstBus,
        output wire [4:0] rs,rt,rd,shamt,
        output wire ['DBBus] imm,
        output wire [25:0] tgtAddr
        wire [5:0] opcode, funct;
        reg [5:0] DecInstIndex;
        assign opcode=Inst[31:26];
        assign funct=Inst[5:0];
        assign rs=Inst[25:21];
        assign rt=Inst[20:16];
        assign rd=Inst[15:11];
        assign shamt=Inst[10:6];
        assign imm=Inst[15:0];
        assign tgtAddr=Inst[25:0];
        assign DecInstBus=32'd1<<DecInstIndex;</pre>
        always@ (*) begin
            case(opcode)
                 `OPCODE_SPECIAL: begin
                    case(funct)
                         `FUNCT_ADDU: DecInstIndex=(shamt==0)?(`CTLSIG_ADDU):(`CTLSIG_NOP);
                         `FUNCT_SUBU: DecInstIndex=(shamt==0)?(`CTLSIG_SUBU):(`CTLSIG_NOP);
                         `FUNCT_SLT: DecInstIndex=(shamt==0)?(`CTLSIG_SLT):(`CTLSIG_NOP);
                         `FUNCT_JR: DecInstIndex=(rt==0&&rd==0)?(`CTLSIG_JR):(`CTLSIG_NOP);
                        default: DecInstIndex=`CTLSIG NOP;
                 `OPCODE_ORI: DecInstIndex=`CTLSIG_ORI;
                 `OPCODE LW: DecInstIndex=`CTLSIG LW;
                 `OPCODE SW: DecInstIndex=`CTLSIG SW;
                 `OPCODE BEQ: DecInstIndex=`CTLSIG BEQ;
                 `OPCODE_LUI: DecInstIndex=(rs==0)?(`CTLSIG_LUI):(`CTLSIG_NOP);
                 `OPCODE J: DecInstIndex=`CTLSIG J;
                 `OPCODE_ADDI: DecInstIndex=`CTLSIG_ADDI;
                 `OPCODE ADDIU: DecInstIndex=`CTLSIG ADDIU;
                 `OPCODE JAL: DecInstIndex=`CTLSIG JAL;
                default: DecInstIndex=`CTLSIG NOP;
```

控制器

```
`include "defines.v"
 5 ∨ module Controller(
         input [`QBBus] DecInstBus,
         output reg RegWrEn,RegOFWrEn,MemWrEn, //寄存器写使能,寄存器溢出写使能,内存写使能
         output reg [3:0] ALUCtl, //ALU控制信号
         output reg [1:0] RegWrDstCtl,WrBackCtl, //寄存器写目标控制信号,回写控制信号
         output reg ALUSrcCtl, ExtCtl //ALU数据源控制信号,位拓展器控制信号
         always@ (*) begin
             RegWrEn=`t;
             RegOFWrEn=`f;
             MemWrEn=`f;
            ALUCtl=`ALUSIG ADD;
            RegWrDstCtl=`REGWRDSTSIG RT;
            WrBackCtl=`WRBACKSIG ALU;
            ALUSrcCtl=`ALUSRCSIG_EXT;
            ExtCtl=`EXTSIG SIGN;
             if(DecInstBus[`CTLSIG ADDU]) begin
                RegWrDstCtl=`REGWRDSTSIG RD;
                ALUSrcCtl=`ALUSRCSIG GPR;
            end else if(DecInstBus[`CTLSIG_SUBU]) begin
                ALUCtl=`ALUSIG SUB;
                RegWrDstCtl=`REGWRDSTSIG RD;
                ALUSrcCtl=`ALUSRCSIG GPR;
             end else if(DecInstBus[`CTLSIG ORI]) begin
                ALUCtl=`ALUSIG_OR;
                ExtCtl=`EXTSIG_ZERO;
             end else if(DecInstBus[`CTLSIG_LW]) begin
                WrBackCtl=`WRBACKSIG MEM;
34 🗸
             end else if(DecInstBus[`CTLSIG SW]) begin
                RegWrEn=`f;
                MemWrEn=`t;
             end else if(DecInstBus[`CTLSIG_BEQ]) begin
                RegWrEn=`f;
                ALUCtl=`ALUSIG SUB;
                ALUSrcCtl=`ALUSRCSIG GPR;
             end else if(DecInstBus[`CTLSIG LUI]) begin
                ALUCtl=`ALUSIG LUI;
             end else if(DecInstBus[`CTLSIG_J]) begin
                RegWrEn=`f;
45 🗸
             end else if(DecInstBus[`CTLSIG_ADDI]) begin
                RegOFWrEn=`t;
             end else if(DecInstBus[`CTLSIG_ADDIU]) begin
            end else if(DecInstBus[`CTLSIG SLT]) begin
```

译码器通过指令各字 段判断指令类型; 控制器输出各部件控 制信号; 两部件通过 DecInstBus传递指令 类型。

便于后续的维护、 修改和拓展。

3、实现addi指令溢出写回

```
//读寄存器单元 — 通用寄存器组 General Purpose Register
     `include "defines.v"溢出写使能
     module GPR(
         input clk, WrEn, OFWrEn, OFFlag,
         input [4:0] RdAddr1, RdAddr2, WrAddr,
         input ['QBBus] WrData,
         output reg ['QBBus] RdData1,RdData2
         );
11
12
         reg ['QBBus] regArr ['QBBus];
13
         initial regArr[0]=0;
         always @(*) begin
17
             if(RdAddr1!=0)RdData1=regArr[RdAddr1];
             else RdData1=0:
             if(RdAddr2!=0)RdData2=regArr[RdAddr2];
             else RdData2=0;
21
         end
         always @(posedge clk) begin
             if(WrEn&&WrAddr!=0)regArr[WrAddr]<=WrData;</pre>
            if(OFWrEn)regArr[30][0]<=OFFlag;
         end
     endmodule
```

在GPR内加入OFWrEn和OFFlag标志; 分别代表溢出写使能和溢出标志位。 当溢出写使能时,将标志位写入30号 寄存器第0位。

4、ALU判断溢出、SLT有符号数判大小

```
//指令执行单元 —— 算术逻辑单元 Arithmetic and Logic Unit
`include "defines.v"
module ALU(
   input [3:0] ALUCtl,
   input ['QBBus] A,B,
   output reg ['QBBus] C,
   output OF,
   output wire zero
   assign OF= (A[31]==B[31])&&(C[31]!=A[31]);
   assign zero= (C==0);
   always@ (*) begin
       case(ALUCt1)
           `ALUSIG ADD:C=A+B;
           `ALUSIG SUB:C=A-B;
           `ALUSIG OR:C=A|B;
           `ALUSIG LUI:C={B[15:0],16'd0};
           `ALUSIG_SLT:C= (A[31]==0&&B[31]==0) ? (A<B) : //都为正数,直接比
                          (A[31]==0&&B[31]==1) ? 0: //A正B负,A肯定大于B
                          (A[31]==1&&B[31]==0) ? 1 : //A负B正,A肯定小于B
                          //(A[31]==1&&B[31]==1),都为负数,化成绝对值后再比绝对值大的
                          ((^{A})+1) > ((^{B})+1)
           default:C=A+B;
       endcase
endmodule
```

采用的实现方式:

当两个同号数相加,若所得结果符号与两数符号不同,则表明溢出。

Jack Ren https://github.com/bjrjk

MIPS-Lite1 单周期处理器 数据通路及控制信号

单周期处理器控制信号简介

信号名	方向	描述
RegWrEn(RegWriteEnable)	0	寄存器写使能
RegOFWrEn(RegOverFlowWriteEnable)	0	寄存器溢出位写使能
MemWrEn(MemoryWriteEnable)	0	内存写使能
ALUCtl(ALUControl)	0	ALU控制信号 ALUSIG_ADD: 加 ALUSIG_SUB: 减 ALUSIG_OR: 或 ALUSIG_LUI: 置高位 ALUSIG_SLT: 小于比较
RegWrDstCtl(RegWriteDestinationControl)	0	寄存器写目的控制信号 REGWRDSTSIG_RT: 寄存器rt REGWRDSTSIG_RD: 寄存器rd REGWRDSTSIG_GPR_RA: 寄存器\$ra
WrBackCtl(WriteBackControl)	0	回写控制信号 WRBACKSIG_ALU:从ALU取结果回写 WRBACKSIG_MEM:从内存取结果回写 WRBACKSIG_PC:从PC下地址逻辑取PC+4回写
ALUSrcCtl(ALUSourceControl)	0	ALU数据源控制信号 ALUSRCSIG_GPR: 从寄存器堆读2端口取数据 ALUSRCSIG_EXT: 从位拓展器取数据
ExtCtl(ExtendControl)	0	位拓展器控制信号 EXTSIG_ZERO: 零扩展 EXTSIG_SIGN: 符号扩展

单周期处理器控制信号表

指令\信号	RegWrEn	RegOFWrEn	MemWrEn	ALUCtI[3:0]	RegWrDstCtl[1:0]	WrBackCtl[1:0]	ALUSrcCtl	ExtCtl
DEFAULT	1	0	0	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_SIGN
ADDU	1	0	0	ALUSIG_ADD	REGWRDSTSIG_RD	WRBACKSIG_ALU	ALUSRCSIG_GPR	
SUBU	1	0	0	ALUSIG_SUB	REGWRDSTSIG_RD	WRBACKSIG_ALU	ALUSRCSIG_GPR	
ORI	1	0	0	ALUSIG_OR	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_ZERO
LW	1	0	0	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_MEM	ALUSRCSIG_EXT	EXTSIG_SIGN
SW	0	0	1	ALUSIG_ADD			ALUSRCSIG_EXT	EXTSIG_SIGN
BEQ	0	0	0	ALUSIG_SUB			ALUSRCSIG_GPR	
LUI	1	0	0	ALUSIG_LUI	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	
J	0	0	0					
ADDI	1	1	0	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_SIGN
ADDIU	1	0	0	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_SIGN
SLT	1	0	0	ALUSIG_SLT	REGWRDSTSIG_RD	WRBACKSIG_ALU	ALUSRCSIG_GPR	
JAL	1	0	0		REGWRDSTSIG_GPR_RA	WRBACKSIG_PC		
JR	0	0	0					
NOP	0	0	0					

```
//指令译码单元 — 控制器 Controller
`include "defines.v"
module Controller(
   input [`QBBus] DecInstBus,
   output reg RegWrEn,RegOFWrEn,MemWrEn, //寄存器写使能,寄存器溢出写使能,F
   output reg [3:0] ALUCtl, //ALU控制信号
   output reg [1:0] RegWrDstCtl,WrBackCtl, //寄存器写目标控制信号,回写控制信
   output reg ALUSrcCtl, ExtCtl //ALU数据源控制信号,位拓展器控制信号
   always@ (*) begin
       RegWrEn=`t;
       RegOFWrEn=`f;
       MemWrEn=`f;
       ALUCtl=`ALUSIG_ADD;
       RegWrDstCtl=`REGWRDSTSIG_RT;
       WrBackCtl=`WRBACKSIG ALU;
       ALUSrcCtl=`ALUSRCSIG EXT;
       ExtCtl=`EXTSIG SIGN;
       if(DecInstBus[`CTLSIG ADDU]) begin
           RegWrDstCtl=`REGWRDSTSIG_RD;
           ALUSrcCtl=`ALUSRCSIG GPR;
       end else if(DecInstBus[`CTLSIG SUBU]) begin
           ALUCtl=`ALUSIG_SUB;
           RegWrDstCtl=`REGWRDSTSIG_RD;
           ALUSrcCtl=`ALUSRCSIG GPR;
       end else if(DecInstBus[`CTLSIG_ORI]) begin
           ALUCtl=`ALUSIG OR;
           ExtCtl=`EXTSIG ZERO;
       end else if(DecInstBus[`CTLSIG_LW]) begin
           WrBackCtl=`WRBACKSIG MEM;
       end else if(DecInstBus[`CTLSIG SW]) begin
           RegWrEn=`f;
           MemWrEn=`t;
       end else if(DecInstBus[`CTLSIG_BEQ]) begin
           RegWrEn=`f;
           ALUCtl=`ALUSIG SUB;
           ALUSrcCtl=`ALUSRCSIG GPR;
       end else if(DecInstBus[`CTLSIG_LUI]) begin
           ALUCtl=`ALUSIG_LUI;
       end else if(DecInstBus[`CTLSIG_J]) begin
           RegWrEn=`f;
       end else if(DecInstBus[`CTLSIG_ADDI]) begin
           RegOFWrEn=`t;
       end else if(DecInstBus[`CTLSIG ADDIU]) begin
       end else if(DecInstBus[`CTLSIG SLT]) begin
```

为什么表格中要有一行 DEFAULT指令?

- DEFAULT指令实际并不存在,它是为了简化Controller的 Verilog代码而出现的
- 在always组合逻辑块中首先利用DEFAULT指令的各控制 信值号对各控制信号线进行赋值
- · 在各具体指令的判断语句中,只需修改与DEFAULT指令 不同的控制信号值即可
- 可以有效地减少代码量, 便于拓展

Jack Ren https://github.com/bjrjk

MIPS-Lite1 单周期处理器 汇编测试代码

(该代码同时用于测试多周期处理器)

MIPS-Lite1 单周期处理器 汇编测试代码(1)

MIPS源程序:

ori \$0,0x1403 # Test whether the value in \$zero can be changed \$0=0; //给0号寄存器赋值,不能执行成功

lui \$at,0x1804

ori \$at,0x1403 # Write Student ID to \$at

addu \$sp,\$0,\$0 # Clear stack pointer

addu \$s1,\$0,\$0

addiu \$\$1,\$\$1,1 # Change \$\$1 to 1

addi \$a0,\$0,5 # Pass parameter to FUNC_ADD

jal FUNC_ADD # Execute funcAdd

addi \$a0,\$0,5 # Pass parameter to FUNC_FIB

ial FUNC FIB # Execute funcFib

ial FUNC FUN ADD # Execute funcFunAdd

lui \$t7,0x7fff

ori \$t7,0xffff # Set \$t7 to 0x7fffffff

addi \$t7,\$t7,1 # Get \$t7 Overflow

SELFLOOP:

i SELFLOOP

大致等价的伪C代码:

\$at=0x18041403; //将\$at写入学号

\$sp=0; //栈指针清零

\$s1=1; //作为常数1的寄存器, 在之后的过程中调用

funcAdd(5); // int funcAdd(int x)

funcFib(5); // int funcFib(int n)

funcFunAdd(); // void funcFunADD()

\$t7=0x7fffffff;

\$t7++: //测试addi的溢出

while(1); //死循环

```
FUNC ADD:
beg $a0,$0,FUNC ADD TRIVIAL RET # When x==0, jump to
trivial branch
sw $a0,0($sp) # Save paramater x to stack
sw $ra,4($sp) # Save return address to stack
subu $a0,$a0,$s1 # Decrease x
addi $sp,$sp,8 # Add $sp
jal FUNC ADD
addi $sp,$sp,-8 # Minus $sp
lw $ra,4($sp) # Load return address to register
Iw $a0,0($sp) # Load paramater x to register
addu $v0,$v0,$s1 # Increase return value
i FUNC ADD RET # Return
FUNC_ADD_TRIVIAL_RET:
addu $v0,$0,$0
FUNC ADD RET:
jr $ra
```

```
int funcAdd(int x){ //输入x,返回值也是x if(x==0)return 0; else return funcAdd(x-1)+1; }
```


MIPS-Lite1 单周期处理器 汇编测试代码(3)

```
FUNC_FIB:
                                             int funcFib(int n){ //计算第n个斐波那契数
addu $t0,$0,$0 # x=0
                                                     int x=0,y=0,z=1;
addu $t1,$0,$0 # y=0
addiu $t2,$0,1 # z=1
addu $t8,$0,$0 # i=0
                                                     for(int i=0;i< n;i++){
FUNC_FIB_LOOP:
slt $t9,$t8,$a0 # i<n?
beq $t9,$0,FUNC_FIB_RET # i>=n return
addu $t0,$0,$t1 # x=y
                                                             X=Y;
addu $t1,$0,$t2 # y=z
                                                             y=z;
addu $t2,$t0,$t1 # z=x+y
                                                             Z=X+Y;
addu $t8,$t8,$s1 # i++
j FUNC_FIB_LOOP
FUNC_FIB_RET:
addu $v0,$0,$t2
                                                     return z;
jr $ra
```

MIPS-Lite1 单周期处理器 汇编测试代码(4)


```
FUNC_FUN_ADD:
addu $t4,$0,$0 # i=0
addi $t5,$0,5 # n=5
FUNC FUN ADD LOOP:
slt $t6,$t4,$t5 # i<n?
beq $t6,$0,FUNC_FUN_ADD_RET # i>=n return
sw $ra,0($sp) # Save return address to stack
addi $sp,$sp,4 # Add $sp
addu $a0,$0,$t4 # Pass parameter i
jal FUNC_ADD # Call funcAdd
addi $sp,$sp,-4 # Minus $sp
Iw $ra,0($sp) # Load return address to register
addu $t4,$t4,$s1 # i++
j FUNC_FUN_ADD_LOOP
FUNC FUN ADD RET:
jr $ra
```

```
void funcFunAdd(){
        int i=0:
        int n=5;
        for(i=0;i< n;i++)
                 funcAdd(i);
```



MIPS-Lite1 单周期处理器EDA 仿真演示

进行现场仿真演示



MIPS-Lite2 多周期处理器

MIPS-Lite2 多周期处理器 目录

1、五周期处 理器设计思想 2、数据通路 及控制信号 3、重难点设计概要

4、汇编测试 代码 5、EDA仿真 演示

Jack Ren https://github.com/bjrjk

MIPS-Lite2 多周期处理器 五周期处理器设计思想

有问题随时询问

为什么要制作五周期处理器而不采用更多周期?

- •更好的重用各周期的代码,避免过多复杂冗余代码
- •在短时间内, 更加便于扩展新指令

五周期处理器有何难点?

- •思维难度大,相对多周期处理器来说更加难以梳理清晰:
- •1、如何将这么多指令塞进五个周期里?
- 2、为了严格符合五周期处理器的设计思想("取值、译码、执行、访存、回写"),跳转指令的实现要进行额外工作
- 在数据通路中,为跳转指令特别建立"<mark>延迟寄存器</mark>",在 "*重难点设计概要*"中详细介绍

单周期、多周期和流水的对比?

- 单周期处理器——一个时钟周期内干完一条指令的所有工作,因此一个时钟周期的时间必须长到足够覆盖整个关键路径的信号传输时间
- 多周期处理器——将数据通路中插入若干寄存器,从而缩小关键路径的长度,因此可减小一个时钟周期的时间长度;同时可将一些指令本不需要的执行步骤略过;但是整个处理器中同一时间只能执行一条指令
- 流水线处理器——每段关键路径的寄存器中包含全部的控制信息和数据信息;整个处理器中可以同时执行多条指令的不同阶段

*En信号和*Sel/*Op信号有什么区别? (1)

LB控制 信号表	取指	译码	执行	访存	写回
PCWr	1	0	0	0	0
IRWr	1	0	0	0	0
WDSel	X	01	01	01	01
GPRSel	X	00	00	00	00
ExtOp	X	1	1	1	1
GPRWr	0	0	0	0	1
BSel	X	1	1	1	1
ALUOp	X	ADD	ADD	ADD	ADD
NPCOp	PC+4	X	X	X	X
DMWr	0	0	0	0	0
lb	X	1	1	1	1

将*En信号称作使能信号。其他的*Sel/*Op信号称作选择信号。

观察控制信号表,使能 类信号和其他选择类信号 有什么区别?

注:借用教学PPT表格内容

*En信号和*Sel/*Op信号有什么区别? (2)

- 整个处理器中同一时间只能执行一条指令决定了
- 选择信号在整条指令的执行过程中都不会变
- 多周期的特性决定其
- · *使能信号*随着状态机的状态转移而发生变化,但与 具体指令类型<u>无关</u>(与大类有关)

如何实现五周期CPU的控制信号?

- 选择信号:在一条指令的多周期执行过程中始终保持不变,且仅与指令的类型有关。因此直接利用组合逻辑电路判断当前指令类型并输出即可,与周期无关
- •本处理器设计中选择信号以*CtI命名
- 使能信号:与当前周期本身(是取指、译码、执行、访存、回写)有关;与具体指令小类无关,与是否为跳转指令相关
- 本处理器设计中使能信号以*En命名

Jack Ren https://github.com/bjrjk

MIPS-Lite2 多周期处理器 数据通路及控制信号

与课内教学内容相同部分在此不加赘述

多周期处理器控制信号简介

<u>信号名</u>	方向	描述
PCEn	0	PC写使能
IMEn	0	IM取新指令使能
RegWrEn(RegWriteEnable)	0	寄存器写使能
RegOFWrEn(RegOverFlow WriteEnable)	0	寄存器溢出位写使能
MemWrEn(MemoryWriteEn able)	0	内存写使能
ALUCtl(ALUControl)	Ο	ALU控制信号 ALUSIG_ADD: 加 ALUSIG_SUB: 减 ALUSIG_OR: 或 ALUSIG_LUI: 置高位 ALUSIG_SLT: 小于比较
RegWrDstCtl(RegWriteDest inationControl)	0	寄存器写目的控制信号 REGWRDSTSIG_RT: 寄存器rt REGWRDSTSIG_RD: 寄存器rd REGWRDSTSIG_GPR_RA: 寄存器\$ra
WrBackCtl(WriteBackContr ol)	0	回写控制信号 WRBACKSIG_ALU: 从ALU取结果回写 WRBACKSIG_MEM: 从内存取结果回写 WRBACKSIG_PC: 从PC下地址逻辑取PC+4回写
ALUSrcCtl(ALUSourceControl)	0	ALU数据源控制信号 ALUSRCSIG_GPR: 从寄存器堆读2端口取数据 ALUSRCSIG_EXT: 从位拓展器取数据
ExtCtl(ExtendControl)	0	位拓展器控制信号 EXTSIG_ZERO: 零扩展 EXTSIG_SIGN: 符号扩展
DataSizeCtI(DataSizeContro I)	0	数据大小控制信号 DATASIZESIG_W: 传输字 DATASIZESIG_B: 传输字节
NAFLCtl(NextAddressForm ulationLogicControl)	O	下地址逻辑控制信号 NAFLSIG_PCNext: 取PC+4 NAFLSIG_BEQ: BEQ指令 NAFLSIG_J: J指令 NAFLSIG_JAL: JAL指令 NAFLSIG_JR: JR指令

多周期处理器关键控制信号-> 在*重难点概要设计*中讲述

多周期处理器选择信号表

指令\信号	ALUCtl[3:0]	RegWrDstCtl[1:0]	WrBackCtl[1:0]	ALUSrcCtl	ExtCtl	DataSizeCtl	NAFLCtI
DEFAULT	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
ADDU	ALUSIG_ADD	REGWRDSTSIG_RD	WRBACKSIG_ALU	ALUSRCSIG_GPR		DATASIZESIG_W	NAFLSIG_PCNext
SUBU	ALUSIG_SUB	REGWRDSTSIG_RD	WRBACKSIG_ALU	ALUSRCSIG_GPR		DATASIZESIG_W	NAFLSIG_PCNext
ORI	ALUSIG_OR	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_ZERO	DATASIZESIG_W	NAFLSIG_PCNext
LW	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_MEM	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
SW	ALUSIG_ADD			ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
BEQ	ALUSIG_SUB			ALUSRCSIG_GPR		DATASIZESIG_W	NAFLSIG_BEQ
LUI	ALUSIG_LUI	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT		DATASIZESIG_W	NAFLSIG_PCNext
J							NAFLSIG_J
ADDI	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
ADDIU	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
SLT	ALUSIG_SLT	REGWRDSTSIG_RD	WRBACKSIG_ALU	ALUSRCSIG_GPR		DATASIZESIG_W	NAFLSIG_PCNext
JAL		REGWRDSTSIG_GPR_RA	WRBACKSIG_PC				NAFLSIG_JAL
JR						DATASIZESIG_W	NAFLSIG_JR
LB	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_MEM	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_B	NAFLSIG_PCNext
SB	ALUSIG_ADD			ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_B	NAFLSIG_PCNext
NOP							NAFLSIG_PCNext

多周期处理器使能信号表

指令\信号	RegWrEn	RegOFWrEn	MemWrEn
DEFAULT	1	0	0
ADDU	1	0	0
SUBU	1	0	0
ORI	1	0	0
LW	1	0	0
SW	0	0	1
BEQ	0	0	0
LUI	1	0	0
J	0	0	0
ADDI	1	1	0
ADDIU	1	0	0
SLT	1	0	0
JAL	1	0	0
JR	0	0	0
LB	1	0	0
SB	0	0	1
NOP	0	0	0

多周期处理器执行阶段表

指	令\信号	取指IF	译码/读寄存器DCD/RF	执行EXE	访存MEM	回写WB
ΑI	DDU	√	\checkmark	√		√
SL	JBU	√	\checkmark	√		√
OI	RI	√	\checkmark	\checkmark		V
LV	V	√	\checkmark	√	\checkmark	√
SV	W	\checkmark	V	V	V	
BE	EQ .	\checkmark	\checkmark	V		
LU	JI .	\checkmark	V	V		√
J		\checkmark	\checkmark	V		
Al	DDI	√	V	V		√
Al	DDIU	√	\checkmark	V		√
SL	.т	√	\checkmark	\checkmark		V
JA	\L	\checkmark	\checkmark	\checkmark		\checkmark
JR	2	\checkmark	\checkmark	\checkmark		
LB	3	\checkmark	\checkmark	\checkmark	\checkmark	\checkmark
SE	3	√	\checkmark	V	\checkmark	
N	OP	\checkmark	\checkmark			

JAL指令需要对PC内容延迟写回 难点概要部分详细讲解

Jack Ren https://github.com/bjrjk

MIPS-Lite2 多周期处理器 重难点设计概要

1、NAFL下地址形成逻辑的设计

```
//指令形成单元 — 下地址形成逻辑 Next Address Formulation Logic
     `include "defines.v"
 5 ∨ module NAFL(
        input [`QBBus] addr,
        output reg [`QBBus] nextAddr,
        input [2:0] NAFLCtl,
        input beqZero,
        input [`DBBus] beqShift, // beq指令,16比特左移两位后变18比特再符号拓展加到PC
        input [25:0] jPadding, // j和jal指令,26比特左移两位后变28比特置PC低位
        input [`QBBus] jrAddr, // jr指令从$ra直接读入的32位地址
        output [`QBBus] nextInstAddr
        assign nextInstAddr = addr+4;
18 V
           在取指阶段,产生的下地址统一为PC+4。
           在执行阶段,会产生跳转指令。此时PC的值已由PC变为PC+4,所以只需做增补量。
           这点与单周期CPU非常不同,需要特别注意!
24 🗸
        always@ (*) begin
           if(NAFLCtl==`NAFLSIG_BEQ&&beqZero)nextAddr=addr+{{14{beqShift[15]}},beqShift,2'b00};
           else if(NAFLCtl==`NAFLSIG BEQ)nextAddr=addr;
           else if(NAFLCtl==`NAFLSIG J||NAFLCtl==`NAFLSIG JAL)nextAddr={addr[31:28],jPadding,2'b00};
           else if(NAFLCtl==`NAFLSIG JR)nextAddr=jrAddr;
           else nextAddr=nextInstAddr;
     endmodule
```

明确PC的定义:在多周期处理器中一定要指向下条指令的地址,否则就没有办法做跳转指令了。

根据NAFLCtI控制信号进行操作:

Beq成立: 相对当前地址加偏移量

Beq不成立: 什么都不做

对于Beq指令,+4操作已经在译码阶段上升沿

完成,故不需要考虑偏移量。

这个是看起来别扭的"PC相对寻址为什么要+4" 的内在逻辑。

J型指令:直接PC获得传过来的立即数即可否则就是正常指令:PC+4。

2、控制器 Controller详解 (1)

```
//指令译码单元 — 控制器 Controller
`include "defines.v"
module Controller(
   input clk, rst,
   input [`QBBus] DecInstBus,
   output wire PCEn,IMEn,RegWrEn,RegOFWrEn,MemWrEn, //PC写使能,IM取新指令使能,寄存器写使能,寄存器溢出写使能,内存写使能
   output reg [3:0] ALUCtl, //ALU控制信号
   output reg [1:0] RegWrDstCtl,WrBackCtl, //寄存器写目标控制信号,回写控制信号
   output reg ALUSrcCtl, ExtCtl, DataSizeCtl, //ALU数据源控制信号, 位拓展器控制信号, 数据大小控制信号
   output reg [2:0] NAFLCtl=`NAFLSIG PCNext //NAFL下地址逻辑控制信号
       此处控制器的设计思想是,所有的**控制信号**(以Ctl结尾),在整个指令执行过程中不会变。可延用单周期CPU设计。
      _只有**使能信号**(以En结尾)在整个指令执行过程中根据阶段的不同会发生改变。此处是状态机需要考虑的问题.
      根据阶段的不同,设定不同的**阶段与**寄存器。处于什么阶段,对应的**阶段与**寄存器为1,其他**阶段与**寄存器为0。
      将其与原指令所对应应有的使能信号相与输出。同时单独使用一个always块根据指令类型不同进行状态转移。
   reg [4:0] stage=`STAGE IF;
   reg PCEnReg=1,IMEnReg=1,RegWrEnReg,RegOFWrEnReg,MemWrEnReg;
   wire StageIF,StageDCDRF,StageEXE,StageMEM,StageWB;
   assign StageIF= (stage==`STAGE_IF);
   assign StageDCDRF= (stage==`STAGE DCDRF);
   assign StageEXE= (stage==`STAGE EXE);
   assign StageMEM= (stage==`STAGE_MEM);
   assign StageWB= (stage==`STAGE WB);
   //但凡是转移指令,必须抢先一步在执行EXE阶段就打开PC使能,否则下一条指令取指时会取到PC+4,而非转移的指令
   wire INST JUMP;
   assign INST_JUMP= DecInstBus[`CTLSIG_J] || DecInstBus[`CTLSIG_JAL] || DecInstBus[`CTLSIG_JR] || DecInstBus[`CTLSIG_BEQ];
   assign PCEn= StageIF && PCEnReg ||
             StageEXE & INST_JUMP; 跳转指令在执行阶段也要打开PC使能
   assign IMEn= StageIF && IMEnReg ;
   assign MemWrEn= StageMEM && MemWrEnReg;
   assign RegWrEn= StageWB && RegWrEnReg;
   assign RegOFWrEn= StageWB && RegOFWrEnReg;
   always@ (*) begin //控制信号的组合逻辑电路
       ALUCtl=`ALUSIG ADD;
      RegWrDstCtl=`REGWRDSTSIG RT;
      WrBackCtl=`WRBACKSIG_ALU;
                                 选择信号除NAFLCtl之外都与周期无关
      ALUSrcCtl=`ALUSRCSIG EXT;
      ExtCtl=`EXTSIG SIGN;
      DataSizeCtl=`DATASIZESIG_W;
```

2、控制器 Controller详解 (2)

```
ALUSrcCtl=`ALUSRCSIG_GPR;
                                                                                         en https://github.com/bjrjk
                NAFLCtl=`NAFLSIG BEQ;
            end else if(DecInstBus[`CTLSIG_LUI]) begin
                ALUCtl=`ALUSIG_LUI;
            end else if(DecInstBus[`CTLSIG_J]) begin
                NAFLCtl=`NAFLSIG_J;
            end else if(DecInstBus[`CTLSIG_ADDI]) begin
            end else if(DecInstBus[`CTLSIG_ADDIU]) begin
            end else if(DecInstBus[`CTLSIG SLT]) begin
                ALUCtl=`ALUSIG_SLT;
                RegWrDstCtl=`REGWRDSTSIG_RD;
                ALUSrcCtl=`ALUSRCSIG GPR;
            end else if(DecInstBus[`CTLSIG JAL]) begin
                RegWrDstCtl=`REGWRDSTSIG_GPR_RA;
                WrBackCtl=`WRBACKSIG_PC;
                NAFLCtl=`NAFLSIG_JAL;
            end else if(DecInstBus[`CTLSIG_JR]) begin
                NAFLCtl=`NAFLSIG_JR;
            end else if(DecInstBus[`CTLSIG_LB]) begin
                WrBackCtl=`WRBACKSIG MEM;
                DataSizeCtl=`DATASIZESIG_B;
            end else if(DecInstBus[`CTLSIG_SB]) begin
                DataSizeCtl=`DATASIZESIG B;
            end else begin // DecInstBus[`CTLSIG_NOP] or Unexcepted Situations
            if(StageIF)NAFLCtl=`NAFLSIG_PCNext; //原则:保证取指阶段下地址逻辑始终指向PC+4
        always@ (*) begin //使能信号的组合逻辑电路
                             旨阶段下地址逻辑NAFL始终指向PC+4,否则如果前
            PCEnReg=`t;
101
            IMEnReg=`t;
                                    lk转指令,会影响下一条指令PC的正常工作
            RegWrEnReg=`t;
            RegOFWrEnReg=`f;
            MemWrEnReg=`f;
            if(DecInstBus[`CTLSIG_ADDU]) begin
            end else if(DecInstBus[`CTLSIG_SUBU]) begin
            end else if(DecInstBus[`CTLSIG_ORI]) begin
            end else if(DecInstBus[`CTLSIG_LW]) begin
            end else if(DecInstBus[`CTLSIG_SW]) begin
                RegWrEnReg=`f;
                Member Pag- t.
```

2、控制器 Controller详解 (3)

```
always@ (posedge clk or posedge rst) begin //状态转移时序逻辑
   if(rst)stage<=`STAGE IF;</pre>
       case(stage)
            `STAGE_IF:stage<=`STAGE_DCDRF;
            `STAGE_DCDRF:
                if(DecInstBus[`CTLSIG_NOP])stage<=`STAGE_IF;</pre>
                else stage<=`STAGE_EXE;</pre>
            `STAGE_EXE:
                //跳转至访存阶段的指令
                if(
                    DecInstBus[`CTLSIG LW] || DecInstBus[`CTLSIG SW] || DecInstBus[`CTLSIG LB] ||
                    DecInstBus[`CTLSIG_SB]
                    stage<=`STAGE MEM;</pre>
                //跳转至回写阶段的指令
                else if(
                    DecInstBus[`CTLSIG_ADDU] || DecInstBus[`CTLSIG_SUBU] || DecInstBus[`CTLSIG_ORI] ||
                   DecInstBus[`CTLSIG_LUI] || DecInstBus[`CTLSIG_ADDI] || DecInstBus[`CTLSIG_ADDIU] ||
                   DecInstBus[`CTLSIG_SLT] || DecInstBus[`CTLSIG_JAL]
                    stage<=`STAGE WB;</pre>
                //剩下的不论是正常不正常的指令全部跳转回去取指
                    stage<=`STAGE_IF;</pre>
            `STAGE MEM:
                //跳转至回写阶段的指令
                if(DecInstBus[`CTLSIG_LW] || DecInstBus[`CTLSIG_LB])
                    stage<=`STAGE_WB;</pre>
                //剩下的跳转到取指
                    stage<=`STAGE IF;</pre>
            `STAGE_WB:stage<=`STAGE_IF;
           default:stage<=`STAGE_IF;</pre>
        endcase
   end
end
```

3、"延迟寄存器问题"(1)

为了符合五周期处理器各阶段定义, JAL指令EXE阶段存入PC新的下地址, 而在WB阶段才取下地址回写到GPR, 此时读到的下地址是J指令修改过的下地址, 而非旧的PC+4, 从而导致致命错误

指令\信号	取指IF	译码/读寄存器DCD/RF	执行EXE	访存MEM	回写WB
JAL	√	√	V		V

3、"延迟寄存器问题" (2)

为了解决此问题,在PC到GPR的数据通路上加入一个寄存器,使PC的地址晚一个周期传送到GPR,即可解决回写错误PC的问题,我称之为"延迟寄存器"。


```
.PCEN(CONTROTTER PCEN),
  .IMEn(Controller IMEn),
  .RegWrEn(Controller RegWrEn),
  .RegOFWrEn(Controller RegOFWrEn),
  .MemWrEn(Controller_MemWrEn),
  .ALUCtl(Controller_ALUCtl),
 .RegWrDstCtl(Controller_RegWrDstCtl),
  .WrBackCtl(Controller WrBackCtl),
  .ALUSrcCtl(Controller ALUSrcCtl),
  .ExtCtl(Controller ExtCtl),
 .DataSizeCtl(Controller DataSizeCtl),
  .NAFLCtl(Controller NAFLCtl)
 //GPR WrAddr MUX
  wire [4:0] GPR WrAddr MUX out;
 GPR WrAddr MUX insGPR WrAddr MUX(
  .RegWrDstCtl(Controller_RegWrDstCtl),
  .rt(Decoder_rt),
  .rd(Decoder rd),
  .out(GPR_WrAddr_MUX_out)
 //多周期CPU--处理JAL抢先回写寄存器
  wire [ OBBus ] JALOut out;
 QBBusReg insJALOut(
  .clk(clk),
  .in(PC addr),
  .out(JALOut out)
 //GPR WrData MUX
 wire ['QBBus] GPR WrData MUX out;
 wire ['QBBus] ALUOut out, DMReg out;
 GPR_WrData_MUX insGPR_WrData_MUX(
  .WrBackCtl(Controller_WrBackCtl),
  .ALU(ALUOut out),
  .MEM(DMReg out),
.PC(JALOut out),
  .out(GPR WrData MUX out)
 //GPR
 wire [ OBBus ] GPR RdData2;
 wire ALU OF;
 GPR insGPR(
 .clk(clk),
  .WrEn(Controller_RegWrEn),
  OFWrEn(Controller RegOFWrEn)
```

MIPS-Lite2 多周期处理器 汇编测试代码

单周期汇编测试代码也用于测试多周期,多周期汇编代码仅测试lb/sb


多周期 汇编测试代码

```
ori $0,0x1403 # Test whether the value in $zero can be changed addu $1,$0,$0 ori $1,0x14ff sw $1,0($0) sb $1,5($0) lw $2,0($0) lb $3,5($0)
```



MIPS-Lite2 多周期处理器EDA 仿真演示

进行现场仿真演示



三、

MIPS-Lite3 多周期微系统

MIPS-Lite3 多周期微系统 目录

1、数据通路 及控制信号 2、重难点设计概要

3、中断请求 及中断返回流 程

4、汇编测试 代码

5、实机演示

MIPS-Lite3 多周期微系统 数据通路及控制信号

多周期微系统 控制信号简介

信号名	方向	描述
PCEn	0	PC写使能
IMEn	0	IM取新指令使能
RegWrEn(RegWriteEnable)	0	寄存器写使能
RegOFWrEn(RegOverFlowWriteEnable)	0	寄存器溢出位写使能
MemWrEn(MemoryWriteEnable)	0	内存写使能
CP0WrEn	O	CPO寄存器"软件写"使能
EPCWrEn	O	CPO-EPC寄存器"硬件写"使能
EXLSet	O	CPO-SR寄存器EXL标志位-置1使能
EXLCIr	O	CPO-SR寄存器EXL标志位-置0使能
ALUCti(ALUControl)	0	ALUZIG_ADD: 加 ALUSIG_SUB: 减 ALUSIG_OR: 或 ALUSIG_LUI: 置高位 ALUSIG_SLT: 小于比较
RegWrDstCtl(RegWriteDestinationControl)	0	寄存器写目的控制信号 REGWRDSTSIG_RT: 寄存器rt REGWRDSTSIG_RD: 寄存器rd REGWRDSTSIG_GPR_RA: 寄存器\$ra
WrBackCtl(WriteBackControl)	0	回写控制信号 WRBACKSIG_ALU: 从ALU取结果回写 WRBACKSIG_MEM: 从内存取结果回写 WRBACKSIG_PC: 从PC下地址逻辑取PC+4回写 WRBACKSIG_CPO: 从协处理器CPO取数据回写
ALUSrcCtl(ALUSourceControl)	0	ALU数据源控制信号 ALUSRCSIG_GPR: 从寄存器堆读2端口取数据 ALUSRCSIG_EXT: 从位拓展器取数据
ExtCtl(ExtendControl)	0	位拓展器控制信号 EXTSIG_ZERO: 零扩展 EXTSIG_SIGN: 符号扩展
DataSizeCtl(DataSizeControl)	0	数据大小控制信号 DATASIZESIG_W: 传输字 DATASIZESIG_B: 传输字节
NAFLCtl(NextAddressFormulationLogicControl)	0	下地址逻辑控制信号 NAFLSIG_PCNext: 取PC+4 NAFLSIG_BEQ: BEQ指令 NAFLSIG_J: J指令 NAFLSIG_JAL: JAL指令 NAFLSIG_JR: JR指令 NAFLSIG_INT: 中断转移到中断处理子程序 NAFLSIG_EPC: 中断返回

多周期微系统选择信号表

指令\信号	ALUCtl[3:0]	RegWrDstCtl[1:0]	WrBackCtl[1:0]	ALUSrcCtl	ExtCtl	DataSizeCtl	NAFLCtl
DEFAULT	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
ADDU	ALUSIG_ADD	REGWRDSTSIG_RD	WRBACKSIG_ALU	ALUSRCSIG_GPR		DATASIZESIG_W	NAFLSIG_PCNext
SUBU	ALUSIG_SUB	REGWRDSTSIG_RD	WRBACKSIG_ALU	ALUSRCSIG_GPR		DATASIZESIG_W	NAFLSIG_PCNext
ORI	ALUSIG_OR	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_ZERO	DATASIZESIG_W	NAFLSIG_PCNext
LW	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_MEM	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
SW	ALUSIG_ADD			ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
BEQ	ALUSIG_SUB			ALUSRCSIG_GPR		DATASIZESIG_W	NAFLSIG_BEQ
LUI	ALUSIG_LUI	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT		DATASIZESIG_W	NAFLSIG_PCNext
J							NAFLSIG_J
ADDI	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
ADDIU	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_ALU	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_W	NAFLSIG_PCNext
SLT	ALUSIG_SLT	REGWRDSTSIG_RD	WRBACKSIG_ALU	ALUSRCSIG_GPR		DATASIZESIG_W	NAFLSIG_PCNext
JAL		REGWRDSTSIG_GPR_RA	WRBACKSIG_PC				NAFLSIG_JAL
JR						DATASIZESIG_W	NAFLSIG_JR
LB	ALUSIG_ADD	REGWRDSTSIG_RT	WRBACKSIG_MEM	ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_B	NAFLSIG_PCNext
SB	ALUSIG_ADD			ALUSRCSIG_EXT	EXTSIG_SIGN	DATASIZESIG_B	NAFLSIG_PCNext
ERET							NAFLSIG_EPC
MFC0		REGWRDSTSIG_RT	WRBACKSIG_CP0				NAFLSIG_PCNext
MTC0							NAFLSIG_PCNext
NOP							NAFLSIG_PCNext

多周期微系统使能信号表

指令\信号	PCEn	IMEn	RegWrEn	RegOFWrEn	MemWrEn	CP0WrEn	EPCWrEn	EXLSet	EXLCIr	执行阶段PC回写
DEFAULT	1	1	1	0	0	0	0	0	0	
ADDU	1	1	1	0	0	0	0	0	0	
SUBU	1	1	1	0	0	0	0	0	0	
ORI	1	1	1	0	0	0	0	0	0	
LW	1	1	1	0	0	0	0	0	0	
SW	1	1	0	0	1	0	0	0	0	
BEQ	1	1	0	0	0	0	0	0	0	V
LUI	1	1	1	0	0	0	0	0	0	
J	1	1	0	0	0	0	0	0	0	\checkmark
ADDI	1	1	1	1	0	0	0	0	0	
ADDIU	1	1	1	0	0	0	0	0	0	
SLT	1	1	1	0	0	0	0	0	0	
JAL	1	1	1	0	0	0	0	0	0	\checkmark
JR	1	1	0	0	0	0	0	0	0	\checkmark
LB	1	1	1	0	0	0	0	0	0	
SB	1	1	0	0	1	0	0	0	0	_
ERET	1	1	0	0	0	0	0	0	1	\checkmark
MFC0	1	1	1	0	0	0	0	0	0	
MTC0	1	1	0	0	0	1	0	0	0	
NOP	1	1	0	0	0	0	0	0	0	

多周期微系统执行阶段表

指令\信号	取指IF	译码/读寄存器DCD/RF	执行EXE	访存MEM	回写WB
ADDU	√	\checkmark	\checkmark		\checkmark
SUBU	√	\checkmark	\checkmark		\checkmark
ORI	V	\checkmark	\checkmark		\checkmark
LW	V	\checkmark	\checkmark	\checkmark	\checkmark
SW	√	\checkmark	√	V	
BEQ	√	\checkmark	\checkmark		
LUI	√	\checkmark	\checkmark		\checkmark
J	√	\checkmark	\checkmark		
ADDI	√	\checkmark	\checkmark		\checkmark
ADDIU	√	\checkmark	\checkmark		\checkmark
SLT	√	\checkmark	√		\checkmark
JAL	√	\checkmark	\checkmark		\checkmark
JR	√	\checkmark	√		
LB	√	\checkmark	\checkmark	\checkmark	\checkmark
SB	V	\checkmark	\checkmark	V	
ERET	√	\checkmark			
MFC0	√	\checkmark			√
MTC0	√	√			
NOP	\checkmark	\checkmark			

MIPS-Lite3 多周期微系统 重难点设计概要

1、由五周期变为六周期

- •取指、译码、执行、访存、回写
- -> (添加一个周期——中断)
- •取指、译码、执行、访存、回写、中断

2、延迟回写问题(同多周期处理器"延迟寄存器")

```
.interrupt(CP0_interrupt) //CPU中断信与
         //GPR WrAddr MUX
         wire [4:0] GPR WrAddr MUX out;
         GPR WrAddr MUX insGPR WrAddr MUX(
         .RegWrDstCtl(Controller_RegWrDstCtl),
         .rt(Decoder rt),
         .rd(Decoder_rd),
         .out(GPR WrAddr MUX out)
         //多周期CPU--处理PC延迟回写寄存器-
                                          JAL和中断 使用
         QBBusReg insPCDelayOut(
         .clk(clk),
         .in(PC_addr),
         .out(PCDelayOut out)
         //微系统——<u>让理MFCQ延迟回写寄存器</u>
         wire ['QBBus] MFC00ut_out;
         QBBusReg insMFC0Out(
         .clk(clk),
         .in(CP0 DataOut),
138
         .out(MFC0Out_out)
         //GPR WrData MUX
         wire ['QBBus] GPR WrData MUX out;
         wire [`QBBus] ALUOut_out,DMReg_out;
         GPR WrData MUX insGPR WrData MUX(
         .WrBackCtl(Controller_WrBackCtl),
         .ALU(ALUOut out),
         .MEM(DMReg_out),
         .PC(PCDelayOut out),
         .CP0(MFC0Out_out),
         .out(GPR WrData MUX out)
```

JAL和中断都会碰到先写PC,后取 PC+4旧值的问题

MFC0读CP0与寄存器回写是跨周期的,因此中间需要加"延迟寄存器"

3、NAFL下地址形成逻辑 ——中断和中断返回

```
//指令形成单元 — 下地址形成逻辑 Next Address Formulation Logic
     `include "defines.v"
    module NAFL(
        input [`QBBus] addr,
        output reg [`QBBus] nextAddr,
        input [2:0] NAFLCtl,
        input beqZero,
        input [`DBBus] beqShift, // beq指令,16比特左移两位后变18比特再符号拓展加到PC
        input [25:0] jPadding, // j和jal指令,26比特左移两位后变28比特置PC低位
11
        input [`QBBus] jrAddr, // jr指令从$ra直接读入的32位地址
12
        output [`QBBus] nextInstAddr,
        input ['QBBus] EPC
        );
17
        assign nextInstAddr = addr+4;
            在取指阶段,产生的下地址统一为PC+4。
            在执行阶段,会产生跳转指令。此时PC的值已由PC变为PC+4,所以只需做增补量。
21
            这点与单周期CPU非常不同,需要特别注意!
        always@ (*) begin
            if(NAFLCtl==`NAFLSIG BEQ&&beqZero)nextAddr=addr+{{14{beqShift[15]}}},beqShift,2'b00};
            else if(NAFLCtl==`NAFLSIG BEQ)nextAddr=addr;
            else if(NAFLCtl==`NAFLSIG_J||NAFLCtl==`NAFLSIG_JAL)nextAddr={addr[31:28],jPadding,2'b00};
            else if(NAFLCtl==`NAFLSIG JR)nextAddr=jrAddr;
            else if(NAFLCtl=="`NAFLSIG_INT)nextAddr=32'h0000_4180;
            else if(NAFLCtl==`NAFLSIG_EPC) nextAddr=EPC;
            else nextAddr=nextInstAddr;
        end
    endmodule
```

4、控制器Controller (1)

```
//指令译码单元 -- 控制器 Controller
`include "defines.v"
module Controller(
   input clk, rst,
   input [`QBBus] DecInstBus,
   output wire PCEn,IMEn,RegWrEn,RegOFWrEn,MemWrEn, //PC写使能,IM取新指令使能,寄存器写使能,寄存器溢出写使能,内存写使能
   output reg [3:0] ALUCtl, //ALU控制信号
   output reg [1:0] RegWrDstCtl,WrBackCtl, //寄存器写目标控制信号,回写控制信号
   output reg ALUSrcCtl, ExtCtl, DataSizeCtl, //ALU数据源控制信号,位拓展器控制信号,数据大小控制信号
   output reg [2:0] NAFLCtl=`NAFLSIG PCNext, //NAFL下地址逻辑控制信号
   output reg CP0WrEn=0,EPCWrEn=0,EXLSet=0,EXLClr=0,
   input interrupt //中断
      此处控制器的设计思想是,所有的**控制信号**(以Ctl结尾),在整个指令执行过程中不会变。可延用单周期CPU设计。
      .只有**使能信号**(以En结尾)在整个指令执行过程中根据阶段的不同会发生改变。此处是状态机需要考虑的问题。
      根据阶段的不同,设定不同的**阶段与**寄存器。处于什么阶段,对应的**阶段与**寄存器为1,其他**阶段与**寄存器为0。
      将其与原指令所对应应有的使能信号相与输出。同时单独使用一个always块根据指令类型不同进行状态转移。
   reg [4:0] stage=`STAGE IF;
   reg PCEnReg=1,IMEnReg=1,RegWrEnReg,RegOFWrEnReg,MemWrEnReg;
   wire StageIF,StageDCDRF,StageEXE,StageMEM,StageWB;
   assign StageIF= (stage==`STAGE_IF);
   assign StageDCDRF= (stage==`STAGE DCDRF);
   assign StageEXE= (stage==`STAGE EXE);
   assign StageMEM= (stage==`STAGE_MEM);
   assign StageWB= (stage==`STAGE_WB);
   assign StageINT= (stage==`STAGE INT);
   //但凡是转移指令,必须抢先一步在执行EXE阶段就打开PC使能,否则下一条指令取指时会取到PC+4,而非转移的指令
   wire INST JUMP;
   assign INST JUMP= DecInstBus[`CTLSIG J] || DecInstBus[`CTLSIG JAL] || DecInstBus[`CTLSIG JR] || DecInstBus[`CTLSIG BEQ];
   assign PCEn= StageIF && PCEnReg | //取指阶段PC+4
             StageEXE && INST_JUMP || //跳转指令的执行阶段
                                                                 数系统PC使能时段
            StageINT && interrupt //中断阶段且有中断
   assign IMEn= StageIF && IMEnReg;
   assign MemWrEn= StageMEM && MemWrEnReg;
   assign RegWrEn= StageWB && RegWrEnReg;
   assign RegOFWrEn= StageWB && RegOFWrEnReg;
   always@ (*) begin //控制信号的组合逻辑电路
```

4、控制器Controller (2)

```
DataSizeCtl=`DATASIZESIG B;
             end else if(DecInstBus[`CTLSIG_SB]) begin
                DataSizeCtl=`DATASIZESIG B;
             end else if(DecInstBus[`CTLSIG MFC0]) begin
                WrBackCtl=`WRBACKSIG CP0;
             end else if(DecInstBus[`CTLSIG MTC0]) begin
                CP0WrEn=`t;
             end else if(DecInstBus[`CTLSIG ERET]) begin
                NAFLCtl=`NAFLSIG EPC;
                EXLClr=`t;
             end else begin // DecInstBus[`CTLSIG NOP] or Unexcepted Situations
             if(StageIF)NAFLCtl=`NAFLSIG_PCNext; //原则:保证取指阶段下地址逻辑始终指向PC+4
110
111
            if(StageINT && interrupt)NAFLCtl=`NAFLSIG INT;
                                                             "中断周期"且有中断信号,那么下地
112
         end
113
                                                            址控制信号为转中断处理程序
114
         always@ (*) begin //使能信号的组合逻辑电路
115
             PCEnReg=`t;
116
             IMEnReg=`t;
117
             RegWrEnReg=`t;
             RegOFWrEnReg=`f;
118
119
             MemWrEnReg=`f;
             if(DecInstBus[`CTLSIG ADDU]) begin
120
121
             end else if(DecInstBus[`CTLSIG_SUBU]) begin
122
```

4、控制器Controller (3)

```
always@ (posedge clk or posedge rst) begin //状态转移时序逻辑
    if(rst)stage<=`STAGE_IF;</pre>
    else begin
        case(stage)
             STAGE IF: begin
                   EPCWrEn<=0;
                   EXLSet<=0;
                    stage<=`STAGE DCDRF;
            `STAGE_DCDRF:
                    DecInstBus[`CTLSIG_NOP] || DecInstBus[`CTLSIG_ERET] || DecInstBus[`CTLSIG_MTC0]
                    stage<=`STAGE_INT;</pre>
                    DecInstBus[`CTLSIG MFC0]
                    stage<=`STAGE WB;
                //剩下的都跳转到执行
                    stage<=`STAGE_EXE;</pre>
            `STAGE_EXE:
                    DecInstBus[`CTLSIG_LW] || DecInstBus[`CTLSIG_SW] || DecInstBus[`CTLSIG_LB] ||
                    DecInstBus[`CTLSIG SB]
                    stage<=`STAGE_MEM;</pre>
                else if(
                    DecInstBus[`CTLSIG_ADDU] || DecInstBus[`CTLSIG_SUBU] || DecInstBus[`CTLSIG_ORI] ||
                    DecInstBus[`CTLSIG_LUI] || DecInstBus[`CTLSIG_ADDI] || DecInstBus[`CTLSIG_ADDIU] ||
                    DecInstBus[`CTLSIG_SLT] || DecInstBus[`CTLSIG_JAL]
                    stage<=`STAGE_WB;</pre>
                //剩下的不论是正常不正常的指令全部跳转去中断
                    stage<=`STAGE_INT;</pre>
            STAGE MEM:
```

```
stage<= SIAGE INI;
   else if(
        DecInstBus[`CTLSIG_MFC0]
        stage<=`STAGE_WB;</pre>
        stage<=`STAGE_EXE;</pre>
`STAGE EXE:
       DecInstBus[`CTLSIG_LW] || DecInstBus[`CTLSIG_SW] || DecInstBus[`CTLSIG_LB] ||
       DecInstBus[`CTLSIG_SB]
        stage<=`STAGE_MEM;</pre>
       DecInstBus[`CTLSIG ADDU] || DecInstBus[`CTLSIG SUBU] || DecInstBus[`CTLSIG ORI] ||
       DecInstBus[`CTLSIG_LUI] || DecInstBus[`CTLSIG_ADDI] || DecInstBus[`CTLSIG_ADDIU] ||
       DecInstBus[`CTLSIG_SLT] || DecInstBus[`CTLSIG_JAL]
        stage<=`STAGE_WB;</pre>
        stage<=`STAGE_INT;</pre>
`STAGE_MEM:
   if(DecInstBus[`CTLSIG_LW] || DecInstBus[`CTLSIG_LB])
        stage<=`STAGE WB;</pre>
   //剩下的跳转到中断
        stage<=`STAGE INT;</pre>
`STAGE WB:stage<=`STAGE INT;
`STAGE_INT: begin
        if(interrupt) begin
           EPCWrEn<=1;
            EXLSet<=1;
        stage<=`STAGE_IF;</pre>
default:stage<=`STAGE IF;</pre>
```

//协处理器CP0 — Co-Processor 0

```
`include "defines.v"
                                                               //软件写寄存器SR(IM和IE),其他寄存器软件不可写
     `define CP0 SR 12
                                                               always@ (posedge clk or posedge rst) begin
     `define CP0 CAUSE 13
     define CP0_EPC 14
                                                                   if(rst) begin
     define CP0 PRID 15
                                                                        IM<=6'b000000; //屏蔽所有硬件中断
                                                                        IE<=0; //全局中断失能
                                                                    end else if(WrEn) begin
10 ∨ module CP0(
        input clk,rst,WrEn,
                                                                        if(addr==`CP0_SR) begin
        input [4:0] addr,
                                                                            IM<=DataIn[15:10];</pre>
        input [`QBBus] DataIn,
                                                                            IE<=DataIn[0];</pre>
        output reg ['QBBus] DataOut,
        input EPCWrEn,
                                                                    end
        input [`QBBus] EPCIn, //EPC入总线
                                                                end
        output [`QBBus] EPCOut, //EPC出总线
                                                               //硬件写寄存器SR(EXL)
        input [5:0] HWInt,
        input EXLSet, EXLClr, //置1 SR的EXL, 清0 SR的EXL
                                                               always@ (posedge clk or posedge rst) begin
        output interrupt //CPU中断信号
                                                                    if(rst) begin
                                                                        EXL<=0; //默认允许中断
                                                                    end else if(EXLSet) begin
        reg [5:0] IM=6'b000000;
        reg EXL=0, IE=0;
                                                                        EXL<=1; //禁止中断嵌套
        wire [`QBBus] SR; //SR寄存器数据线
                                                                    end else if(EXLClr) begin
        reg [`QBBus] EPC; //EPC寄存器, 不允许软件写
                                                                        EXL<=0; //恢复允许中断
        wire [`QBBus] Cause; //Cause寄存器, 不允许软件写
        wire [`QBBus] PrID; //PrID寄存器, 不允许写
                                                     70
                                                                    end
                                                     71
                                                               end
        assign SR={16'd0,IM,8'd0,EXL,IE};
        assign Cause={16'd0,HWInt,10'd0};
                                                               //硬件写寄存器EPC
        assign PrID=32'h18041403; //CPU标识号
                                                               always@ (posedge clk or posedge rst) begin
        assign EPCOut=EPC;
                                                                    if(rst) begin
        assign interrupt= (|(HWInt & IM)) & IE & !EXL ;
                                                                        EPC<=0:
                                                                    end else if(EPCWrEn) begin
39 🗸
        always@ (*) begin //寄存器数据输出
                                                     78
                                                                        EPC<=EPCIn;
40 🗸
           case(addr)
               CP0 SR:DataOut=SR;
                                                                   end
               `CP0 CAUSE:DataOut=Cause;
                                                               end
               `CP0_EPC:DataOut=EPC;
               `CP0_PRID:DataOut=PrID;
                                                           endmodule
               default:DataOut=32'd0;
        end
```

```
6、存储器DM
(内存/外存通过DM访问)
```

```
// 系统内存
     `include "defines.v"
5 ∨ module dm 12k(
        input ['QBBus] addr,
        input ['QBBus] din,
        input we,
        input clk,
        output ['QBBus] dout,
        input wire DataSizeCtl,
        //与系统桥相连的线,除中断外全部整合到DM
        output MIPS_WrEn,
        output ['QBBus] MIPS_Addr,
        input [`QBBus] Bridge_RD,
        output ['QBBus] MIPS_DataOut
        wire InnerMemWrEn, IsBridgeAddr;
        assign IsBridgeAddr= (addr[31:8]==24'h0000_7F);
        assign MIPS_Addr=addr; //访问外设地址直接输出
        assign MIPS_DataOut=din; //外设写数据直接输出,对外设只实现LW/SW,不实现LB/SB
        assign MIPS_WrEn= we && IsBridgeAddr; //地址前缀为外设地址且有写使能时才向系统桥发使能
        assign InnerMemWrEn= we && !IsBridgeAddr; //内部内存写使能
        reg [`BBus] dm[1023:0]; //12287, 1024方便调试
        wire [15:0] index;
        assign index=addr[15:0];
        //Dout为小端序
        assign dout= (!IsBridgeAddr && DataSizeCtl==`DATASIZESIG_B) ? {{24{dm[index][7]}},dm[index]} :
                     (!IsBridgeAddr) ? {dm[index+3],dm[index+2],dm[index+1],dm[index]} :
                     IsBridgeAddr ? Bridge RD :
                     32'heeeeeeee
        always@ (posedge clk) begin
40 🗸
            if(InnerMemWrEn) begin //不是向外设发送数据就是向内存发送
                if(DataSizeCtl==`DATASIZESIG_B) begin
                    dm[index]<=din[7:0];</pre>
                    dm[index]<=din[7:0];</pre>
                    dm[index+1]<=din[15:8];</pre>
                    dm[index+2]<=din[23:16];</pre>
                    dm[index+3]<=din[31:24];</pre>
                end
```

7、系统桥Bridge

```
lash Den https://github.com/bjrjk
     //外设 —— 系统桥 Bridge
     `include "defines.v"
 5 ∨ module Bridge(
        input clk, WrEn,
        input [`QBBus] Addr,WD, //与CPU相连的总线
        output ['QBBus] RD,
        output [5:0] HWInt, //中断
        //定时器DEV1,输入设备DEV2,输出设备DEV3
11
12
        output DEV1_WrEn,DEV3_WrEn,
        output [3:0] DEV_Addr, //只写定时器的地址
        output [`QBBus] DEV_WD, //写给定时器、输出设备的输出数据;输入设备不留输出端口
        input [`QBBus] DEV1_RD,DEV2_RD, //从定时器和输入设备的输入数据;输出设备不留输入端口
        input DEV1 interrupt //定时器中断输入
        );
        wire DEV1 RdEn, DEV2 RdEn;
        assign DEV1 RdEn= Addr[31:4]==28'h0000 7F0;
        assign DEV2 RdEn= Addr[31:4]==28'h0000 7F1;
21
        assign DEV1 WrEn= WrEn && Addr[31:4]==28'h0000 7F0;
        assign DEV3 WrEn= WrEn && Addr[31:4]==28'h0000 7F2;
        assign DEV_Addr=Addr[3:0];
        assign DEV WD=WD;
        assign RD= DEV1 RdEn ? DEV1 RD :
                   DEV2 RdEn ? DEV2 RD :
                   32'heeeeeeee;
        assign HWInt[0]=DEV1 interrupt;
        assign HWInt[5:1]=5'b00000;
     endmodule
```

8、外设——定时器 TimeCounter

```
//外设 — 定时器 TimeCounter
     `include "defines.v"
 5 ∨ module timeCounter(
         input clk,rst,WrEn,
         input [3:0] addr,
         input [`QBBus] DataIn,
        output reg [`QBBus] DataOut,
         output wire interrupt
        reg [`QBBus] CTRL=0,PRESET=0,COUNT=0;
         wire interruptWire,COUNTReload;
         assign interrupt= CTRL[3] && CTRL[2:1]==2'b00 && interruptWire;
        assign interruptWire= COUNT==0 ;
         assign COUNTReload= WrEn && addr[3:2]==2'b01;
20 🗸
         always@ (*) begin //数据输出
            case(addr[3:2])
                2'b00:DataOut=CTRL;
                2'b01:DataOut=PRESET;
                2'b10:DataOut=COUNT;
                 default:DataOut=32'heeeeeeee;
         always@ (posedge clk or posedge rst) begin //数据输入
             if(rst) begin
                 CTRL<=0;
                PRESET<=0;
            end else if(WrEn) begin
                 if(addr[3:2]==2'b00)CTRL[3:0]<=DataIn[3:0];</pre>
                 else if(addr[3:2]==2'b01)PRESET<=DataIn;</pre>
             end
        always@ (posedge clk or posedge rst) begin //计时功能,本课设使用模式0
39 🗸
             if(rst) COUNT<=0;</pre>
            else if(!CTRL[0] && COUNT==0 && WrEn) begin //只有停止状态下才允许重新加载计数器
                 COUNT<=DataIn;
            end else if(CTRL[0]) begin
                 if(COUNT==0) begin
                     if(CTRL[2:1]==2'b01)COUNT<=PRESET;</pre>
                 end else COUNT<=COUNT-1;</pre>
             end
         end
```

Jack Ren https://github.com/bjrjk

MIPS-Lite3 多周期微系统 中断请求及中断返回流程

中断请求

```
//外设 -- 定时器 TimeCounter
     `include "defines.v"
     module timeCounter(
         input clk,rst,WrEn,
         input [3:0] addr,
         input [`QBBus] DataIn,
         output reg ['QBBus] DataOut,
         output wire interrupt
         );
         reg ['QBBus] CTRL=0, PRESET=0, COUNT=0;
         wire interruptWire, COUNTReload;
         assign interrupt= CTRL[3] && CTRL[2:1]==2'b00 && interruptWire;
         assign interruptWire= COUNT==0 ;
         assign COUNTReload= WrEn && addr[3:2]==2'b01;
         always@ (*) begin //数据输出
             case(addr[3:2])
                 2'b00:DataOut=CTRL;
                 2'b01:DataOut=PRESET;
                 2'b10:DataOut=COUNT;
                 default:DataOut=32'heeeeeeee;
             endcase
         always@ (posedge clk or posedge rst) begin //数据输入
             if(rst) begin
                 CTRL<=0;
                 PRESET<=0;
             end else if(WrEn) begin
                 if(addr[3:2]==2'b00)CTRL[3:0]<=DataIn[3:0];
                 else if(addr[3:2]==2'b01)PRESET<=DataIn;</pre>
             end
39
         always@ (posedge clk or posedge rst) begin //计时功能,本课设使用模式@
             if(rst) COUNT<=0;</pre>
```

1、定时器倒 计时到且未 解中断,则将 信号传入系统

```
`include "defines.v"
module Bridge(
   input clk,WrEn,
   input [`QBBus] Addr,WD, //与CPU相连的总线
   output [ˈvoous] ko,
   output [5:0] HWInt, //中断
   //定时器DEV1,输入设备DEV2,输出设备DEV3
   output DEV1 WrEn, DEV3 WrEn,
   output [3:0] DEV Addr, //只写定时器的地址
   output [`QBBus] DEV_WD,//写给定时器、输出设备的输出数据;输入设备不留输出端口
   input-[`QPPus] DEV1_PD, DEV2_RD, //从定时器和输入设备的输入数据;输出设备不留输入端口
   input DEV1 interrupt //定时器中断输入
   wire DEV1_RdEn,DEV2_RdEn;
   assign DEV1 RdEn= Addr[31:4]==28'h0000 7F0;
   assign DEV2 RdEn= Addr[31:4]==28'h0000 7F1;
   assign DEV1_WrEn= WrEn && Addr[31:4]==28'h0000_7F0;
   assign DEV3 WrEn= WrEn && Addr[31:4]==28'h0000 7F2;
   assign DEV Addr=Addr[3:0];
   assign DEV WD=WD;
   assign RD= DEV1_RdEn ? DEV1_RD :
              DEV2 RdEn ? DEV2 RD :
              32'heeeeeeee;
   assign HWInt[0]=DEV1 interrupt;
   assign HWInt[5:1]=5'b00000;
endmodule
```

2、系统桥接 收到定时器中 断信号并传入 CPU的CPO

```
output reg ['QBBus] DataOut,
15
         input EPCWrEn,
         input [`QBBus] EPCIn, //EPC入总线
17
         output [`QBBus] EPCOut, //EPC出总线
         input [5:0] HWInt,
         input EXLSet, EXLClr, //罟1 SR的EXL, 清0 SR的EXL
21
         output interrupt //CPU中断信号
22
         );
23
25
         reg [5:0] IM=6'b0000000;
        reg EXL=0, IE=0;
         wire [`QBBus] SR; //SR寄存器数据线
27
         reg [`QBBus] EPC; //EPC寄存器, 不允许软件写
         wire [`QBBus] Cause; //Cause寄存器, 不允许软件写
         wire [`QBBus] PrID; //PrID寄存器, 不允许写
32
         assign SR={16'd0,IM,8'd0,EXL,IE};
         assign Cause={16'd0,HWInt,10'd0};
         assign PrID=32'h18041403; //CPU标识号
        assign EPCOut=EPC:
        assign interrupt= (|(HWInt & IM)) & IE & !EXL ;
         always@ (*) begin //寄存器数据输出
             case(addr)
                 `CP0 SR:DataOut=SR;
42
                `CP0 CAUSE:DataOut=Cause;
                `CP0 EPC:DataOut=EPC;
                 `CP0 PRID:DataOut=PrID;
                default:DataOut=32'd0;
            endcase
47
         end
```

input | Qubus | Dutuin,

• • • • • • •

```
//指令译码单元 — 控制器 Controller
include "defines.v"
module Controller(
   input clk, rst,
   input [`QBBus] DecInstBus,
   output wire PCEn,IMEn,RegWrEn,RegOFWrEn,MemWrEn, //PC写使能,IM取新指令使能,寄存器写使能,寄存器溢出写使能,内
   output reg [3:0] ALUCtl, //ALU控制信号
   output reg [1:0] RegWrDstCtl,WrBackCtl, //寄存器写目标控制信号,回写控制信号
   output reg ALUSrcCtl, ExtCtl, DataSizeCtl, //ALU数据源控制信号,位拓展器控制信号,数据大小控制信号
   output reg [2:0] NAFLCtl=`NAFLSIG PCNext, //NAFL下地址逻辑控制信号
   output reg CP0WrEn=0,EPCWrEn=0,EXLSet=0,EXLClr=0,
   input interrupt //中断
      此处控制器的设计思想是,所有的**控制信号**(以Ct1结尾),在整个指令执行过程中不会变。可延用单周期CPU设计。
      只有**使能信号**(以En结尾)在整个指令执行过程中根据阶段的不同会发生改变。此处是状态机需要考虑的问题。
      根据阶段的不同,设定不同的**阶段与**寄存器。处于什么阶段,对应的**阶段与**寄存器为1,其他**阶段与**寄存器为0。
      将其与原指令所对应应有的使能信号相与输出。同时单独使用一个always块根据指令类型不同进行状态转移。
   reg [4:0] stage=`STAGE_IF;
   reg PCEnReg=1,IMEnReg=1,RegWrEnReg,RegOFWrEnReg,MemWrEnReg;
   wire StageIF,StageDCDRF,StageEXE,StageMEM,StageWB;
   assign StageIF= (stage==`STAGE IF);
   assign StageDCDRF= (stage==`STAGE DCDRF);
   assign StageEXE= (stage==`STAGE EXE);
   assign StageMEM= (stage==`STAGE_MEM);
   assign StageWB= (stage==`STAGE WB);
   assign StageINT= (stage==`STAGE INT);
   //但凡是转移指令,必须抢先一步在执行EXE阶段就打开PC使能,否则下一条指令取指时会取到PC+4,而非转移的指令
   wire INST JUMP;
   assign INST_JUMP= DecInstBus[`CTLSIG_J] || DecInstBus[`CTLSIG_JAL] || DecInstBus[`CTLSIG_JR] || DecInstBus
   StageEXE && INST JUMP | | //跳转指令的执行阶段
             StageDCDRF && DecInstBus[`CTLSIG ERET] | //中断返回的译码阶段
             StageINT && interrupt //中断阶段且有中断
   assign IMEn= StageIF && IMEnReg ;
   assign MemWrEn= StageMEM && MemWrEnReg;
   assign RegWrEn= StageWB && RegWrEnReg;
   assign RegOFWrEn= StageWB && RegOFWrEnReg;
   always@ (*) begin //控制信号的组合逻辑电路
      ALUCtl=`ALUSIG ADD;
```

• • • • • • • •

4、PC使能 在中断阶段 开启

5、下地址逻辑准备转向中断处理程序

```
DataSizeCtl=`DATASIZESIG B;
             end else if(DecInstBus[`CTLSIG_SB]) begin
                DataSizeCtl=`DATASIZESIG B;
             end else if(DecInstBus[`CTLSIG MFC0]) begin
                WrBackCtl=`WRBACKSIG_CP0;
             end else if(DecInstBus[`CTLSIG_MTC0]) begin
                CPOWrEn=`t;
             end else if(DecInstBus[`CTLSIG_ERET]) begin
                NAFLCtl=`NAFLSIG EPC;
                EXLClr=`t;
             end else begin // DecInstBus[`CTLSIG NOP] or Unexcepted Situations
             if(StageIF)NAFLCtl=`NAFLSIG_PCNext; //原则: 保证取指阶段下地址逻辑始终指向PC+4
110
            if(StageINT && interrupt)NAFLCtl=`NAFLSIG_INT;
                                                              址控制信号为转中断处理程序
         always@ (*) begin //使能信号的组合逻辑电路
             PCEnReg= t;
115
             IMEnReg=`t;
             RegWrEnReg=`t;
118
             RegOFWrEnReg=`f;
             MemWrEnReg=`f;
             if(DecInstBus[`CTLSIG ADDU]) begin
120
121
             end else if(DecInstBus[`CTLSIG SUBU]) begin
122
```

```
stage<= SIAGE_INI;
                  else if(
                     DecInstBus[ CTLSIG MFC0]
                      stage<=`STAGE WB;
                  //剩下的都跳转到执行
                      stage<=`STAGE EXE;
               STAGE EXE:
                  //跳转至访存阶段的指令
                  if(
                     DecInstBus[`CTLSIG_LW] || DecInstBus[`CTLSIG_SW] || DecInstBus[`CTLSIG_LB] ||
                     DecInstBus['CTLSIG SB]
                      stage<= STAGE MEM;
                  //跳转至回写阶段的指令
                  else if(
                     DecInstBus[`CTLSIG_ADDU] || DecInstBus[`CTLSIG_SUBU] || DecInstBus[`CTLSIG_ORI]
                     DecInstBus[`CTLSIG LUI] || DecInstBus[`CTLSIG ADDI] || DecInstBus[`CTLSIG ADDIU]
                     DecInstBus[`CTLSIG_SLT] || DecInstBus[`CTLSIG_JAL]
                     stage<=`STAGE_WB;</pre>
                  //剩下的不论是正常不正常的指令全部跳转去中断
                      stage<=`STAGE_INT;</pre>
              STAGE MEM:
                  //跳转至回写阶段的指令
                  if(DecInstBus[`CTLSIG_LW] || DecInstBus[`CTLSIG_LB])
                      stage<= STAGE_WB;
                  //剩下的跳转到中断
                      stage<= STAGE INT;
              `STAGE_WB:stage<-`STAGE_INT;
               STAGE INT: begin
                      if(interrupt) begin
                         EPCWrEn<=1;
                                                 EXL置1使能
                         EXLSet<=1;
                      end
                      stage<= STAGE IF;
              default:stage<=`STAGE IF;</pre>
      end
endmodule
```

6、控制器执行到中断周期时,"非阻塞语句"在下一条指令取指阶段: 打开EPC写使能(准备存储PC+4),EXL使能置1(屏蔽新的中断)

```
always@ (posedge clk or posedge rst) begin //状态转移时序逻辑
             if(rst)stage<=`STAGE IF;
             else begin
                 case(stage)
                     `STAGE IF: begin
                                                        EPC写失能
                            EPCWrEn<=0;
                                                         EXL置1失能
                            EXLSet<=0;
                            stage<= STAGE DCDRF;
170
171
                        end
172
                     STAGE DCDRF:
                        //直接跳转到中断
173
174
                        if(
                            DecInstBus[`CTLSIG NOP] || DecInstBus[`CTLSIG ERET] || DecInstBus[
176
                            stage<= STAGE INT;
177
                        else if(
178
                            DecInstBus[`CTLSIG MFC0]
179
                            stage<= STAGE WB;
                         //剩下的都跳转到执行
                            stage<= STAGE EXE;
                     STAGE EXE:
                        //跳转至访存阶段的指令
                        if(
                            DecInstBus[`CTLSIG_LW] || DecInstBus[`CTLSIG_SW] || DecInstBus[`CT
                            DecInstBus[`CTLSIG_SB]
                            stage<= STAGE MEM;
                        //跳转至回写阶段的指令
                        else if(
194
                            DecInstBus[`CTLSIG_ADDU] || DecInstBus[`CTLSIG_SUBU] || DecInstBus
                            DecInstBus[`CTLSIG LUI] || DecInstBus[`CTLSIG ADDI] || DecInstBus[
                            DecInstBus[`CTLSIG SLT] || DecInstBus[`CTLSIG JAL]
                            stage<=`STAGE WB;
                        //剩下的不论是正常不正常的指令全部跳转去中断
                            stage<= STAGE INT;
                     STAGE MEM:
```

• • • • • • • •

- 7、新指令取指阶段上升沿:
 - (1) PC置中断处理子程序地址
- (2)打开EPC写使能、EXL使能 置1
- 新指令译码阶段上升沿:
 - 1) EPC置旧PC+4、EXL置1
- (2) EPC写失能、EXL置1失能 (EXL寄存器为1)

中断返回

1、执行到eret语句

```
1 .text 0x00004180
2 lw $t4,0x10($gp) $Load Input Device
3 beq $t0,$t4,$QUAL
4 addu $t0,$t4,$0 $Update origin input device register
5 addu $s0,$t4,$0
6 sw $t0,0x20($gp) $Send Output Device new number
7 j CONTINUE
8 EQUAL:
9 addiu $s0,$s0,1
0 sw $s0,0x20($gp) $Send Output Device new number
11 CONTINUE:
12 sw $t0,0($gp) $Send CTRL register value, disable interrupt & timer
13 sw $t1,0x4($gp) $Send Interval
14 sw $t2,0($gp) $Send CTRL register value, enable interrupt & timer again
15 eret
```

```
end else if(DecInstBus[`CTLSIG_LUI]) begin
       ALUCtl=`ALUSIG LUI;
   end else if(DecInstBus[`CTLSIG J]) begin
       NAFLCtl=`NAFLSIG J;
   end else if(DecInstBus[`CTLSIG ADDI]) begin
   end else if(DecInstBus[`CTLSIG ADDIU]) begin
   end else if(DecInstBus[`CTLSIG_SLT]) begin
       ALUCtl=`ALUSIG SLT;
       RegWrDstCtl=`REGWRDSTSIG RD;
       ALUSrcCtl=`ALUSRCSIG GPR;
   end else if(DecInstBus[`CTLSIG JAL]) begin
       RegWrDstCtl=`REGWRDSTSIG GPR RA;
       WrBackCtl=`WRBACKSIG PC;
       NAFLCtl=`NAFLSIG JAL;
   end else if(DecInstBus[`CTLSIG JR]) begin
       NAFLCtl=`NAFLSIG JR;
   end else if(DecInstBus[`CTLSIG_LB]) begin
       WrBackCtl=`WRBACKSIG MEM;
       DataSizeCtl=`DATASIZESIG B;
   end else if(DecInstBus[`CTLSIG SB]) begin
       DataSizeCtl=`DATASIZESIG B;
   end else if(DecInstBus[`CTLSIG MFC0]) begin
       WrBackCtl=`WRBACKSIG CP0;
   end else if(DecInstBus[`CTLSIG_MTC0]) begin
       CP0WrEn=`t;
   end else if(DecInstBus[`CTLSIG ERET]) begin
       NAFLCtl=`NAFLSIG EPC;
       EXLClr=`t;
   end else begin // DecInstBus| CTLSIG NOP| or Unexcepted Situations
   if(StageIF)NAFLCtl=`NAFLSIG PCNext; //原则:保证取指阶段下地址逻辑始终指向PC+4
   if(StageINT && interrupt)NAFLCtl=`NAFLSIG INT;
end
always@ (*) begin //使能信号的组合逻辑电路
```

104

110

111 112

113

114

2、ERET译码阶段,令下地址逻辑读EPC,EXL中断嵌套置0使能

3、ERET译码阶段,PC使能打开

```
assign StageINT= (stage==`STAGE_INT);

//但凡是转移指令,必须抢先一步在执行EXE阶段就打开PC使能,否则下一条指令取指时会取到PC+4,而非转移的指令
wire INST_JUMP;
assign INST_JUMP= DecInstBus[`CTLSIG_J] || DecInstBus[`CTLSIG_JAL] || DecInstBus[`CTLSIG_JR] || [ = assign PCEn= StageIF && PCEnReg || //取指阶段PC+4

StageFXE && INST_JUMP || //即转形段PC+4

StageDCDRF && DecInstBus[`CTLSIG_ERET] || //中断返回的译码阶段

StageINT && interrupt //中断阶段且有中断

;
assign IMEn= StageIF && IMEnReg;
assign MemWrEn= StageMEM && MemWrEnReg;
assign RegWrEn= StageWB && RegWrEnReg;
assign RegOFWrEn= StageWB && RegOFWrEnReg;
```

```
ALUCtl=`ALUSIG ADD;
   RegWrDstCtl=`REGWRDSTSIG RT;
   WrBackCtl=`WRBACKSIG ALU;
   ALUSrcCtl=`ALUSRCSIG EXT;
   ExtCtl=`EXTSIG SIGN;
   DataSizeCtl=`DATASIZESIG W;
   NAFLCtl=`NAFLSIG PCNext;
   CP0WrEn=`f:
   EXLClr=`f;
   if(DecInstBus[`CTLSIG ADDU]) beg
      RegWrDstCtl=`REGWRDSTSIG RD;
      ALUSrcCtl=`ALUSRCSIG GPR:
```

- 4、ERET的中断阶段上升沿:
- (1) PC置原中断前 PC+4
- (2) EXL寄存器置为0 新指令的译码阶段上升 沿: EXL置0信号失能

MIPS-Lite3 多周期微系统 汇编测试代码

多周期微系统 汇编 用户程序

```
mfc0 $at,$15 #PrID Store at $at
addu $gp,$0,$0
ori $gp,0x7f00 #External Device Base Address
lw $t0,0x10($qp) # Read Input Device
addu $s0,$t0,$0 # Move $s0 to $s0 to operate plus
sw $t0,0x20($gp) # Write Output Device
lui $t1,0xF
ori $t1,0x4240 #Time Interval; When upload to FPGA,
change this
sw $t1,0x4($gp) #Send Interval
addu $t2,$0,$0
ori $t2,0x9 #TimeCounter CTRL register Value
sw $t2,0($gp) #Send CTRL register value
addu $t3,$0,$0
ori $t3,0x401 #SR Register Value
mtc0 $t3,$12 #move SR Register Value to SR
self:
i self
```

多周期微系统 汇编 内核中断处理程序

```
.text 0x00004180
Iw $t4,0x10($gp) #Load Input Device
beq $t0,$t4,EQUAL
addu $t0,$t4,$0 #Update origin input device register
addu $s0,$t4,$0
sw $t0,0x20($gp) #Send Output Device new number
i CONTINUE
EQUAL:
addiu $s0,$s0,1
sw $s0,0x20($gp) #Send Output Device new number
CONTINUE:
sw $t0,0($gp) #Send CTRL register value, disable interrupt & timer
sw $t1,0x4($gp) #Send Interval
sw $t2,0($gp) #Send CTRL register value, enable interrupt & timer again
eret
```

MIPS-Lite3 多周期微系统 实机演示

FPGA演示

谢谢老师!