



DISEÑO DIGITAL 2

MEMORIA DEL DISEÑO:

CALCULADORA

**Blanca Loma Mecha
Enxiang Cai
Sergio Durán
Yohan Valentin Asca
Curso 2025-2026.**

Tabla de contenido

1	Especificación del diseño.....	3
1.1	Introducción.....	3
1.2	Interfaces.....	3
1.2.1	Interfaz con el teclado hexadecimal.....	3
1.2.2	Interfaz con la barra de displays de 7 segmentos.....	4
1.3	Especificaciones funcionales.....	5
1.4	Especificaciones no funcionales.....	6
2	Diseño jerárquico.....	7
2.1	Bloque TEMPORIZADOR.....	8
2.2	Bloque OPERACIONES.....	8
2.3	Bloque CONTROL DE OPERACIONES.....	9
2.4	Bloque CONVERTOR CA2 A BCD.....	10
2.5	Bloque CONVERTOR BCD A CA2.....	11
2.6	Bloque CONTROLADOR DE TECLADO.....	11
2.7	Bloque DISPLAYS.....	12
3	Diseño detallado.....	13
3.1	Estructura del proyecto.....	13
3.2	Jerarquía del diseño y diseño detallado.....	14
4	Pruebas de verificación funcional de CALCULADORA.....	14
4.1	Test de operaciones.....	15
4.2	Test del controlador de teclado.....	15
4.3	Test del convertor Ca2 a BCD.....	15
4.4	Test del convertor BCD a Ca2.....	16
4.5	Test del control de operaciones.....	16
4.6	Test del diseño completo.....	16
6	Bibliografía.....	17

1 Especificación del diseño.

1.1 Introducción

La CALCULADORA es un sistema que realiza operaciones de suma, resta y multiplicación y visualiza los resultados en una barra de 8 displays de 7 segmentos.

1.2 Interfaces

El sistema se interconecta a un teclado hexadecimal y a una barra de displays de 7 segmentos a través de sendas interfaces que se describen a continuación.




Fig. 1. Interconexión de la CALCULADORA al teclado hexadecimal y la barra de displays de 7 segmentos.

1.2.1 Interfaz con el teclado hexadecimal

El sistema controla un teclado hexadecimal como el de la figura 2. La interfaz consiste en 4 filas y 4 columnas :

Señal	Dirección	Descripción
filas[3..0]	salida	Filas del teclado hexadecimal
columnas[3..0]	entrada	Columnas del teclado hexadecimal




Fig. 2. Teclado hexadecimal con su interfaz de filas y columnas.

El sistema activa inicialmente todas las filas (a nivel bajo) y, cuando se detecta una pulsación, activa secuencialmente cada fila (dejando el resto a nivel alto) y obtiene en las columnas la información que le permite determinar la tecla pulsada.

1.2.2 Interfaz con la barra de displays de 7 segmentos

El sistema realiza la presentación de los datos utilizando una barra de displays de 7 segmentos del tipo cátodo común. La interfaz es la siguiente :

Señal	Dirección	Descripción
seg[7..0]	salida	seg[0] : segmento g seg [1] : segmento f seg [2] : segmento e seg [3] : segmento d seg [4] : segmento c seg [5] : segmento b seg [6] : segmento a seg [7] : segmento punto
mux_disp[7..0]	salida	mux_disp [0] : cátodo del display 0 (LSD) mux_disp [1] : cátodo del display 1 mux_disp [2] : cátodo del display 2 mux_disp [3] : cátodo del display 3 mux_disp [4] : cátodo del display 4 mux_disp [5] : cátodo del display 5 mux_disp [6] : cátodo del display 6 mux_disp [7] : cátodo del display 7 (MSD)

La interfaz permite iluminar solo un display a la vez. El display se selecciona activando (a nivel bajo) el cátodo correspondiente. El display activo se ilumina de acuerdo al código de 7 segmentos y punto decimal introducido (nivel alto).

1.3 Especificaciones funcionales

Ref	Especificación
ESP01	Los dos operandos de la calculadora serán de tres dígitos decimales con signo, es decir, entre -999 y 999. Si se introducen por teclado más de tres dígitos, los siguientes deberán ser ignorados.
ESP02	Las operaciones disponibles serán la suma, la resta y la multiplicación.
ESP03	El manejo de la calculadora se llevará a cabo mediante el teclado hexadecimal conectado a la XDECA.
ESP04	Los operandos se presentarán en los displays del siguiente modo: - o Para números positivos se utilizarán los displays del 1 a 3, dependiendo del tamaño del número. - o Para número negativos se utilizarán los displays 2, 3 o 4 para el signo (-) dependiendo del tamaño del número. La magnitud del número se representará entre el display 1 y el 3, también dependiendo del tamaño del número. - o En el display 8 se indicará qué operando se está introduciendo, mediante un 1 o un 2.
ESP05	El resultado se presentará en los displays de un modo semejante: - o Para números positivos se utilizarán los displays del 1 al 6, dependiendo del tamaño del número. - o Para números negativos se utilizarán los displays 7 al 2 para el signo y los displays del 1 al 6 para la magnitud. - o El display 8 presentará la letra 'r' para indicar que se está ofreciendo el resultado de la operación.
ESP06	Siempre se eliminarán los ceros no significativos.
ESP07	En su situación de reposo la calculadora estará a la espera de la introducción del primer operando mediante la pulsación de las teclas numéricas. El display 1 representará un 0 y el display 8 un 1 (primer operando).
ESP08	El primer operando se validará mediante la pulsación de la operación deseada: 'A' suma, 'D' resta o 'E' multiplicación.

ESP09	Después de la introducción de la operación la calculadora quedará a la espera de la introducción del segundo operando. El display 1 representará un 0 y el display 8 un 2 (segundo operando).
ESP10	Si en la introducción de cualquiera de los dos operandos se introduce un 0 como primer dígito, el display 1 seguirá mostrando un 0, y será ignorado en el momento en el que se introduzca un número distinto de 0.
ESP11	La pulsación de la tecla 'C' modificará el signo del operando que está siendo introducido ('-' si es negativo o en blanco si es positivo).
ESP12	El segundo operando se validará con la pulsación de la tecla 'B', tras lo cual la calculadora efectuará la operación ordenada y presentará el resultado de la misma.
ESP13	Se saldrá del modo de presentación del resultado mediante la pulsación de una tecla numérica, lo cual supondrá la introducción del primer dígito de un nuevo primer operando, o mediante la pulsación de cualquier otra tecla, lo cual llevará a la edición de primer operando con un cero como valor inicial representado. En ambos casos el display 8 representará un 1 (primer operando).

1.4 Especificaciones no funcionales

Ref	Especificación
ESP14	El circuito diseñado deberá cumplir las reglas de diseño síncrono.
ESP15	El circuito empleará un reloj de 50 MHz como frecuencia de reloj del sistema.
ESP16	La frecuencia máxima de funcionamiento garantizada del circuito deberá ser compatible con la especificación anterior.
ESP17	El circuito deberá prototiparse empleando la tarjeta DECA MAX10 [1] y la tarjeta de expansión XDECA [2].

2 Diseño jerárquico

El diagrama de la Fig. 3 representa el primer nivel de la jerarquía del diseño[1]:




Fig. 3. Diagrama de bloques del primer nivel de la jerarquía de CALCULADORA.

En los siguientes subapartados se describe la interfaz y la función de cada uno de estos bloques.

2.1 Bloque TEMPORIZADOR

Señal	Dirección	Descripción
tic_5ms	salida	Tic con un período de 5 ms. Activo a nivel alto, tiene la anchura de un período del reloj del sistema.
tic_1ms	salida	Tic con un período de 5 ms. Activo a nivel alto, tiene la anchura de un período del reloj del sistema.

Este bloque genera de manera centralizada las señales de tiempo que requieren los bloques CONTROLADOR DE TECLADO y DISPLAYS.

2.2 Bloque OPERACIONES

Señal	Dirección	Descripción
ena_op [1:0]	entrada	Señal de 2 bits. Validación de tecla_pulsada para pulsos de la tecla 'B'.
operando1_ca2 [10:0]	entrada	Señal entrada con 11 bits en complemento a 2, asiste la operación.Desde -999 a 999.
operando2_ca2 [10:0]	entrada	Señal entrada con 11 bits en complemento a 2, asiste la operación.
operacion [1:0]	entrada	Señal entrada con 2 bits.Indica que operación vamos a usar.
ena_res	entrada	Señaliza que termina la operación,y esta preparada a mostrar el resultado.
resultado_ca2 [20:0]	salida	Señal salida con 21 bits en complemento a 2,es el resultado de la operación.

La calculadora recibe los dos operandos en ca2 y la operación.Cuando pulsa la tecla 'B' ,la calculadora operaciona según la operación que recibe. Después de termina la operación,se coloca la señal ena_res que indica ya hay resultado,y resultado_ca2 coge el resultado en ca2.

2.3 Bloque CONTROL DE OPERACIONES

Señal	Dirección	Descripción
tecla_pulsada	entrada	Señal que indica si se ha pulsado alguna tecla, activa a nivel alto mientras se mantenga pulsado la tecla.
tecla[3:0]	entrada	Código de la tecla pulsada.
operando1_bcd [11:0]	salida	Salida del valor almacenado en BCD con módulo 999.
operando2_bcd [11:0]	salida	Salida del valor almacenado en BCD con módulo 999.
operacion[1:0]	salida	Código que indica que tipo de operación se va a realizar, suma, resta o multiplicación.
estado[1:0]	salida	Código que indica si se está en espera, operando 1, operando 2 o resultado.
pulsado_op1	salida	Señal que indica que ha terminado con el operando 1.
pulsado_op2	salida	Señal que indica que ha terminado con el operando 2.
signo_op1	salida	Señal que indica a nivel bajo que el signo es positivo, y negativo a nivel alto, asociado al operando1_bcd.
signo_op2	salida	Señal que indica a nivel bajo que el signo es positivo, y negativo a nivel alto, asociado al operando2_bcd.

Cuando haya un reset asíncrono todas las salidas se pondrán a 0.

El bloque se encarga de indicar el estado de la calculadora:

Espera: Si se pulsa "C" cambiará el signo del operando 1. Si se pulsa "B" o "0" el valor de operando1 no cambiará, y no se irá actualizando, se cambiará al estado de primer operando cuando se pulse una tecla numérica o se cambiará al estado de segundo operando cuando se pulse una suma "A", resta "D" o multiplicación "E", indicando en operación que tipo es, "01" para suma, "10" para resta y "11" para multiplicación. En este último indicando que se ha terminado con el operando 1, colocando a nivel alto la señal pulsado_op1.

Operando 1: Irá almacenando el valor de tecla cada vez que se pulse hasta que llegue a tener 3 dígitos, a partir de ahí no almacenará más valores. Si se pulsa un valor igual “B” no cambiará su valor ni cambiará de estado. Si se pulsa “C” cambiará el signo del operando 1. Si se pulsa suma “A”, resta “D” o multiplicación “E” se validará operando 1 activando a nivel alto pulsado_op1 y cambiando de estado a Operando 2, e indicando en operación que tipo es, “01” para suma, “10” para resta y “11” para multiplicación.

Operando 2: Si el primer valor de la tecla pulsado es “0” no se actualizará su valor. Irá almacenando el valor de tecla cada vez que se pulse hasta que llegue a tener 3 dígitos, a partir de ahí no almacenará más valores. Si se pulsa “C” cambiará el signo del operando 2. Si se pulsa suma “A”, resta “D” o multiplicación “E” no se hará nada. Si se pulsa igual “B” se validará el operando 2 activando a nivel alto pulsado_op2 y cambiando de estado a resultado.

Resultado: Se indicará que estamos en este estado entregando estado con valor “10”. Si se pulsa algún valor no numérico o “0” se pasará al estado de espera, colocando todas las salidas a 0. Si se pulsa algún valor numérico se almacenará en el operando 1, y se cambiará al estado operando 1.

Estado indicará con “00” si se está en espera u operando 1, “01” para operando 2, y “10” para resultado.

2.4 Bloque CONVERSION CA2 A BCD

Señal	Dirección	Descripción
ena_res	entrada	Señal que indica que el resultado está listo para convertirlo. Se activa a nivel alto
resultado_ca2 [20:0]	entrada	Señal de 21 bits que representa el valor en ca2 del resultado.
res_listo	salida	Señal que indica que el resultado ha sido convertido a BCD.
resultado_BCD [23:0]	salida	Señal de 24 bits que entrega los 6 dígitos del resultado.
signo_res	salida	Bit de signo del resultado..

Funcionamiento del bloque: Cuando recibe la señal entrada ena_res, empieza a hacer la conversación. Cuando termina la conversación se coloca la señal res_listo, la señal salida resultado_BCD coge el valor absoluto de resultado_ca2, la señal salida signo_res coge su signo.

2.5 Bloque CONVERSION BCD A CA2

Existen 2 bloques de este conversor, uno para convertir el operando 1, y otro para el operando 2.

Señal	Dirección	Descripción
ena_convertir	entrada	Señal que indica el operando y lo convierte
valor_bcd[11..0]	entrada	Valor de 12 bits formado por las unidades, decenas y centenas
valor_signo	entrada	Bit de signo
valor_listo	salida	Señal que indica que el valor ha sido convertido
valor_ca2[10..0]	salida	Valor convertido a binario respecto al hexadecimal introducido

El funcionamiento del bloque es el siguiente:

- Recibimos un número BCD de 3 dígitos por entrada.
- Habilitamos la conversión con una señal de habilitación a nivel alto.
- Realizamos la conversión de BCD a binario.
- Usamos la lógica necesaria dependiendo del signo del número. Si nos llega un número positivo, la señal estará activa a nivel bajo y no cambiará el número. Si nos llega negativo, la señal se activa a nivel alto y hacemos la transformación correspondiente (negamos el número dado y sumamos una unidad).

2.6 Bloque CONTROLADOR DE TECLADO

Señal	Dirección	Descripción
columna[3..0]	entrada	Columnas del teclado hexadecimal
fila[3..0]	salida	Filas del teclado hexadecimal
tecla[3:0]	salida	Código de la tecla pulsada
tecla_pulsada	salida	Tic que valida la tecla pulsada con pulsación corta

El bloque funciona de la siguiente manera:

- Inicialmente activa la fila 0 (fila[1:0]=1110)
- Cada vez que recibe un tic de 5 ms, activa una nueva fila desactivando la anterior, siguiendo la secuencia: fila0, fila1, fila2, fila3, fila0...
- Cuando detecta la activación, a nivel bajo, de alguna de las columnas, congela la fila activa y activa tecla_pulsada durante un ciclo de reloj y genera en tecla[3:0] el código de la tecla pulsada, comenzando de nuevo el barrido de las filas.
- El circuito utiliza como única referencia de tiempo el tic de 5 ms. Este tic es, por tanto, el que marca la precisión con la que se diferencian las pulsaciones largas o cortas.
- El circuito utiliza también el tic de 5 ms para registrar el valor de las columnas del teclado. Este procedimiento hace que sea inmune a los rebotes que pudiera tener el pulsador.

2.7 Bloque DISPLAYS

Señal	Dirección	Descripción
tic_1ms	entrada	Tic de 1 ms, activo a nivel alto.
pres[1:0]	entrada	
op1[11:0]	entrada	Operando 1, en BCD de 3 dígitos.
op1_sgn	entrada	Bit de signo del operando 1.
op2[11:0]	entrada	Operando 2, en BCD de 3 dígitos.
op2_sgn	entrada	Bit de signo del operando 2.
res[23:0]	entrada	Resultado, en BCD de 6 dígitos.
res_sgn	entrada	Bit de signo del resultado.
mux_disp[7:0]	salida	Selector de display, activo a nivel bajo
disp[7:0]	salida	Código de 7 segmentos del display y punto decimal, activo a nivel alto.

Funcionamiento del bloque:

Se encarga de la visualización del funcionamiento de la calculadora mediante 8 displays de 7 segmentos con una multiplexación de 1ms dada por la señal tic_1ms.

- Inicialmente estamos en un estado inicial (señal `mux_disp = "11111110"`) en donde sólo tenemos el display de la derecha listo para operar.
- Se escriben por teclado externo los valores de los operandos y operaciones (manejados por el usuario).
- La señal `pres` se encarga del cambio de displays. Al valer '0' usamos los displays que conforman el `op1`. Si vale '1' usamos los displays correspondientes al `op2`. Si es otro valor distinto de '0' y '1' se usan los displays asignados al resultado.
- Al acabar un cálculo el circuito entra en bucle repitiendo los mismos pasos anteriores, encendiendo de derecha a izquierda los displays cada tick de 1 ms.

3 Diseño detallado

3.1 Estructura del proyecto

El proyecto está almacenado en la carpeta `CALCULADORA`, que a su vez contiene las carpetas `hdl`, `modelsim` y `quartus`. La carpeta *hdl* contiene los ficheros RTL y estructural del diseño, así como los modelos VHDL para simulación de los IPs de Altera que se han utilizado. La carpeta *modelsim* contiene el proyecto de simulación (`CALCULADORA.mpf`), y los ficheros donde se definen los diferentes test-benches. Finalmente, *quartus* contiene el proyecto para el diseño físico y los ficheros relacionados con éste. La siguiente figura muestra la jerarquía de carpetas dentro de la carpeta `CALCULADORA`:




Fig. 4. Estructura de carpetas del proyecto.

3.2 Jerarquía del diseño y diseño detallado

En la siguiente tabla se muestra la jerarquía del diseño y se realiza una descripción somera de los módulos que la componen. Los detalles del funcionamiento de cada módulo se han documentado en comentarios en la cabecera de los propios módulos.

Rojo : descripciones estructurales, Azul : descripciones RTL, Verde : descripciones mixtas (RTL con algún módulo instanciado) , Negro : IPs de Altera					
Nivel jerárquico					Descripción
1 (top)	2	3	4	5	
CALCULADORA					Calculadora (nivel superior de la jerarquía)
	timer				Temporizador. Genera tics de 5 ms y 1 ms.
	ctrl_tec				Controlador de teclado. Codifica la tecla pulsada gestionando los rebotes.
	ctrl_op				Controlador de operaciones. Utiliza las teclas pulsadas para asignar el valor de los operandos y el estado en el que está la calculadora en cada instante.
	operaciones				Gestor de operaciones. Realiza la suma, resta o multiplicación de 2 números en Ca2.
		multiplicador			Multiplicador. Módulo creado en Quartus, que multiplica dos números en Ca2 y proporciona el resultado en Ca2.
	conv_ca2_BCD				Conversor de Ca2 a decimal. Convierte el resultado de las operaciones de Ca2 a decimal.
	conv_BCD_ca2				Conversor de decimal a Ca2. Convierte los operandos de decimal a Ca2.
	displays				Controlador de displays. Interpreta los comandos del teclado e identifica el modo de visualización. Multiplexor de datos. Visualiza los datos en la barra de displays en función del modo de visualización. Utiliza multiplexación temporal de los datos.

4 Pruebas de verificación funcional de CALCULADORA

El plan de pruebas de CALCULADORA consiste en un conjunto de tests dirigidos. Se realizan tests específicos para los bloques funcionales más complejos, tests en los que se combinan varios bloques funcionales cuando resulta necesario y un test final para el diseño completo. Algunas de las pruebas requieren escalado temporal para reducir su duración.

En los siguientes subapartados se describen los tests realizados.

4.1 Test de operaciones

Ubicación de los ficheros del test	En /CALCULADORA/modelsim/TEST	
Simulación escalada	No	
Ficheros	tb_operaciones	testbench
Descripción del test	Se verifica el correcto funcionamiento de la amplia variedad de operaciones que se pueden llevar a cabo.	

4.2 Test del controlador de teclado

Es un test específico para el controlador de teclado hexadecimal de 16 teclas.

Ubicación de los ficheros del test	En /CALCULADORA/modelsim/TEST	
Simulación escalada	Sí	
Ficheros	test_ctrl_tec	testbench
	test_teclado	paquete con procedimientos para el test
	test_estimulos	paquete con procedimientos para el test
	test_monitor	código de verificación automática
	pack_test_teclado	contiene procedimientos para la emulación del teclado
	teclado	módulo simulador del teclado hexadecimal
Descripción del test	Se verifica el modo normal de funcionamiento para todas las posibles configuraciones y el modo de programación para todos los comandos.	

4.3 Test del conversor Ca2 a BCD

Ubicación de los ficheros del test	En /CALCULADORA/modelsim/TEST	
Simulación escalada	No	
Ficheros	tb_conv_ca2_bcd	testbench
Descripción del test	Se verifica el cambio de distintos valores de complemento a 2 a Binary Coded Decimal.	

4.4 Test del conversor BCD a Ca2

Ubicación de los ficheros del test	En /CALCULADORA/modelsim/TEST	
Simulación escalada	No	
Ficheros	tb_conv_bcd_ca2	testbench
Descripción del test	Se verifica el cambio de distintos valores de Binary Coded Decimal a complemento a 2.	

4.5 Test del control de operaciones

Ubicación de los ficheros del test	En /CALCULADORA/modelsim/TEST	
Simulación escalada	No	
Ficheros	tb_ctrl_op	testbench
Descripción del test	Se verifica si el algoritmo de la calculadora funciona bien y puede cambiar signo.	

4.6 Test del diseño completo.

Es un test que combina todos los bloques funcionales del diseño para verificar su funcionamiento conjunto.

Ubicación de los ficheros del test	En /CALCULADORA/modelsim/TEST	
Simulación escalada	SI	
Ficheros	TEST_CALCULADORA	testbench
Descripción del test	Es un test básico en el cual se realizan pruebas simples de valores de tecla y haciendo distintas operaciones de suma, resta y multiplicación con valores positivos y negativos.	

5 Asignación de pines

En la siguiente tabla se detalla la asignación de los pines de la interfaz de CALCULADORA a los pines de la FPGA especificando para cada caso el tipo de pin, el número de pin de la FPGA que se corresponde con el pin del diseño, el banco al que corresponde, el estándar de entrada/salida que utiliza, el fan-out (para los pines de salida) y el slew-rate.

Pin de la interfaz del diseño	dirección	Pin FPGA	I/O bank	I/O standard	Current strength (mA)	Slew rate	Pull-up interno
clk	Input	M8	2	2.5-V	N.A.	N.A.	No
rst_n	Input	H21	6	1.5-V Scmitt Trigger	N.A.	N.A.	No
fila[0]	Output	Y18	4	3.3-V LVTTL	8	2	No
fila[1]	Output	AA17	4	3.3-V LVTTL	8	2	No
fila[2]	Output	AA19	4	3.3-V LVTTL	8	2	No
fila[3]	Output	AB20	4	3.3-V LVTTL	8	2	No
columna[0]	Input	W18	4	3.3-V Scmitt Trigger	N.A.	N.A.	Sí
columna[1]	Input	Y19	4	3.3-V Scmitt Trigger	N.A.	N.A.	Sí
columna[2]	Input	AA20	4	3.3-V Scmitt Trigger	N.A.	N.A.	Sí
columna[3]	Input	AB21	4	3.3-V Scmitt Trigger	N.A.	N.A.	Sí
seg [0]	Output	W16	4	3.3-V LVTTL	8	2	No
seg [1]	Output	AB11	4	3.3-V LVTTL	8	2	No
seg [2]	Output	W15	4	3.3-V LVTTL	8	2	No
seg [3]	Output	AB10	4	3.3-V LVTTL	8	2	No
seg [4]	Output	AA15	4	3.3-V LVTTL	8	2	No
seg [5]	Output	W12	4	3.3-V LVTTL	8	2	No
seg [6]	Output	AA13	4	3.3-V LVTTL	8	2	No
seg [7]	Output	AB12	4	3.3-V LVTTL	8	2	No
mux_disp[0]	Output	Y5	3	3.3-V LVTTL	8	2	No
mux_disp[1]	Output	W6	3	3.3-V LVTTL	8	2	No
mux_disp[2]	Output	W8	3	3.3-V LVTTL	8	2	No
mux_disp[3]	Output	AB8	3	3.3-V LVTTL	8	2	No
mux_disp[4]	Output	R11	3	3.3-V LVTTL	8	2	No
mux_disp[5]	Output	AB6	3	3.3-V LVTTL	8	2	No
mux_disp[6]	Output	AA6	3	3.3-V LVTTL	8	2	No
mux_disp[7]	Output	V10	3	3.3-V LVTTL	8	2	No

6 Bibliografía

[1] Tarjeta DECA-MAX10 (página web del fabricante). [online]

<https://www.arrow.com/en/products/deca/arrow-development-tools>

[2] Tarjeta XDECA. Manual de usuario. [moodle DD2-documentación técnica]