




1







页表:逻辑页号→主存块号 取变量x至ACC寄存器 主存块号 机器指令: 000001 001000000011 操作码+地址码(使用逻辑地址) #2 (1KB) 1 1KB 逻辑页号 主存块号 #0 (1KB) #0 (1KB) #0 2 #1 (1KB) 1KB 4094 #1 #2 (1KB) #2 0 #3 (1KB) 4093 1KB #3 4095 操作系统将 4094 #1 (1KB) 程序分"页" #3 (1KB) 主存(4MB) 变量 x 的逻辑地址: 00100000011 变量 x 的物理地址: 000000000101000000011 CPU执行的机器指令中,使用的是"逻辑地址",因此需要通"页表"将逻辑地址转为物理地址。页表的作用:记录了每个逻辑页面存放在哪个主存块中 王道考研/CSKAOYAN.COM




地址变换过程(增加TLB) 快表是一种"相联存储器", 可以按内容寻访 页表基址寄存器 逻辑地址 1000000011 00 #2 (1KB) 主存块号 标记 否 1 1KB #0 (1KB) 3 1KB 快表 (TLB) 是 ..... 4093 1KB 逻辑页号 主存块号 4094 #1 (1KB) 2 #0 4095 #3 (1KB) 000000000010 1000000011 4094 #1 主存(4MB) 物理地址 查询慢表所 #2 0 4095 #3 #0 (1KB) 页表/慢表(存储在主存内) 注意区别:快表中存储的是页表项的副本;Cache中存储的是主存块的副本 王道考研/CSKAOYAN.COM










假设:访问TLB只需1 us 假设某进程执行过程中要依次访问 访问内存需要100 us 越界异常 (0,0)、(0,4)、(0,8) 这几个逻辑地址 页表长度 页号 页表始址 页内偏移量 页表 逻辑地址 寄存 器 页号 内存块号 600 快表 (TLB) 物理地址 页号 内存块号 600 500 标页表项,则需 要查询内存中的 400 页表/慢表(存放在内存中) 内存 王道考研/CSKAOYAN.COM



存储系统存在的问题

双端口RAM、多模块存储器提高存储器的工作速度

优化后速度与CPU差距
依然很大

更高速的存储单元设计


存储器价格↑容量↓

存储体系的改善


"Cache-主存"层次


程序访问的局部性原理

<u>L</u>



13






# 性能分析

【例3-2】 假设Cache的速度是主存的5倍,且Cache的命中率为95%,则采用Cache后,存储器性能提高多少(设Cache和主存同时被访问,若Cache命中则中断访问主存)?

设Cache的存取周期为t,则主存的存取周期为5t

 $\frac{\text{者Cache和主存同时访问}}{\text{HCache和主存同时访问}}$ ,命中时访问时间为t,未命中时访问时间为t 平均访问时间为  $0.95 \times t + 0.05 \times 5t = 1.2t$ 

故性能为原来的 $\frac{5t}{1.2t}$ ≈4.17倍



故性能为原来的 $\frac{5t}{1.25t}$ =4倍


王道考研/CSKAOYAN.COM




# 有待解决的问题

基于局部性原理,不难想到,可以把CPU目前访问的地址"周围"的部分数据放到Cache中。如何界定"周围"?

将主存的存储空间"分块",如:每 1KB 为一块。主存与Cache之间以"块"为单位进行数据交换






王道考研/CSKAOYAN.COM

17

### 有待解决的问题

基于局部性原理,不难想到,可以把CPU目前访问的地址"周围"的部分数据放到Cache中。如何界定"周围"?

将主存的存储空间"分块",如:每 1KB 为一块。主存与Cache之间以"块"为单位进行数据交换



4M=2<sup>22</sup>,1K=2<sup>10</sup> 整个主存被分为 2<sup>12</sup> = 4096 块

王道考研/CSKAOYAN.COM



#### 有待解决的问题 主存块号 注意:每次被访问的主存块, Cache块号 定会被立即调入Cache 0 1KB 0 1KB 1 1KB 1KB 1 2 1KB 主存的地址共22位: 1KB 2 3 1KB 块内地址 块号 12位 10位 1KB 6 4093 1KB 4M=2<sup>22</sup>, 1K=2<sup>10</sup> 1KB 4094 1KB 整个主存被分为 212 = 4096 块 Cache (8KB) 4095 1KB 主存(4MB) 如何区分 Cache 与 主存 的数据块对应关系? ·Cache和主存的映射方式 Cache 很小,主存很大。如果Cache满了怎么办? --替换算法 CPU修改了Cache中的数据副本,如何确保主存中数据母本的一致性? --Cache写策略 王道考研/CSKAOYAN.COM 19

知识回顾 工作原理 将某些主存块复制到 Cache 中,缓和 CPU 与主存之间的速度矛盾 时间局部性 现在访问的地址,不久之后也很可能被再次访问 局部性原理 空间局部性 现在访问的地址,其附近的地址也很可能即将被访问 理解Cache命中率、缺失率 高速缓冲存储器 性能分析 先访问 Cache, 发现未命中再访问主存 Cache 两种方式 😑 同时访问 Cache 和主存,若 Cache 命中则停止访问主存 主存与 Cache 之间以"块"为单位进行数据交换 其他概念 主存的"块"又叫"页/页框/页面"; Cache 的"块"又叫"行" 每次被访问的主存块, 一定会被立即调入Cache 主存地址可拆分为(主存块号,块内地址)的形式 • 如何区分 Cache 与 主存 的数据块对应关系? --Cache和主存的映射方式 • Cache 很小, 主存很大。如果Cache满了怎么办? --替换算法 • CPU修改了Cache中的数据副本,如何确保主存中数据母本的一致性? ——Cache写策略

20

王道考研/CSKAOYAN.COM

# 你还可以在这里找到我们

快速获取第一手计算机考研信息&资料



购买2024考研全程班/领学班/定向班 可扫码加微信咨询

- 微博: @王道计算机考研教育
- B站: @王道计算机教育
- ₩15 小红书:@王道计算机考研
- 知 知乎: @王道计算机考研
- 抖音: @王道计算机考研
- 淘宝:@王道论坛书店