


# 运算器的基本组成

#### 运算器



运算器: 用于实现算术运算(如:加减乘除)、逻辑运算(如:与或非)

ACC: 累加器,用于存放操作数,或运算结果。

乘商寄存器,在乘、除运算时,用于存放操作数或运算结果。 通用的操作数寄存器,用于存放操作数 MQ:

**X**:

<mark>ALU</mark>: 算术逻辑单元,通过内部复杂的电路实现算数运算、逻辑运算


		加	减	乘	除
Accumulator	ACC	被加数、和	被减数、差	乘积高位	被除数、余数
Multiple-Quotient Register	MQ			乘数、乘积低位	商
Arithmetic and Logic Unit	Χ	加数	减数	被乘数	除数

王道考研/CSKAOYAN.COM





#### 计算机的工作过程



指令 主存 注释 地址 操作码 地址码 0 000001 000000101 取数a至ACC 乘b得ab,存于ACC中 1 000100 0000000110 000011 0000000111 加c得ab+c,存于ACC中 2 0000001000 将ab+c,存于主存单元 3 000010 0000000000 000110 停机 4 00000000000000010 5 原始数据a=2 00000000000000011 原始数据b=3 6 7 00000000000000001 原始数据c=1 8 00000000000000000 原始数据y=0

- 初: (PC)=0, 指向第一条指令的存储地址
- #1: (PC)→MAR, 导致(MAR)=0
- #3: M(MAR)→MDR, 导致(MDR)=000001 0000000101
- #4: (MDR)→IR, 导致(IR)=000001 0000000101
- #5: OP(IR)→CU, 指令的操作码送到CU, CU分析后得知, 这是"取数"指令
- #6: Ad(IR)→MAR,指令的地址码送到MAR,导致(MAR)=5 #8: M(MAR)→MDR,导致(MDR)=00000000000000010=2
- #9: (MDR)→ACC, 导致(ACC)=0000000000000010=2


取指令(#1~#4) 分析指令(#5)

执行取数指令(#6~#9)


王道考研/CSKAOYAN.COM

王道考研/CSKAOYAN.COM

5



#11: (MQ)\*(X)→ACC, 由ALU实现乘法运算,导致(ACC)=6,如果乘积太大,则需要MQ辅助存储




本章总览 需要提供哪些功能? CPU的功能和结构 对应这些功能需要有哪些结构? 指令周期的概念: 一条指令的执行分为不同的阶段 指令执行过程 数据流:不同阶段要求依次访问的数据序列 指令执行方案: 如何安排多条指令的执行? 如何设置部件之间的连接路径? 数据通路的功能和基本结构 中央处理器 描述指令执行过程中信号和数据在这些路径上的传输 控制器如何指挥整个系统的工作? 控制器的功能和工作原理 控制器的设计 为什么引入流水线的结构? 指令流水线 有哪些结构? 会产生什么问题? ., "/CSKAOYAN.COM




CPU的功能 1. 指令控制。完成取指令、分析指令和执行指令的操作,即程序的顺序控制。 运算器 2. 操作控制。一条指令的功能往往是由若干操作信号的组合来实现的。CPU管 理并产生由内存取出的每条指令的操作信号,把各种操作信号送往相应的部件,从而控制这些部件按指令的要求进行动作。 控制器 3. 时间控制。对各种操作加以时间上的控制。时间控制要为每条指令按时间 CPU 顺序提供应有的控制信号。 4. 数据加工。对数据进行算术和逻辑运算。 5. 中断处理。对计算机运行过程中出现的异常情况和特殊请求进行处理。 王道考研/CSKAOYAN.COM





#### 运算器的基本结构



1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 地址。


如果直接用导线连接,相当于多个寄存器同时并且一直向ALU传输数据解决方法1.使用多路选择器

专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。

王道考研/CSKAOYAN.COM

13

# 运算器的基本结构



1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 地址。

如果直接用导线连接,相当于多个寄存器同时并且一直向ALU传输数据解决方法1. 使用多路选择器


根据控制信号选择一路输出解决方法2. 使用三态门可以控制每一路是否输出

专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。

王道考研/CSKAOYAN.COM

#### 运算器的基本结构

CPU内部单总线方式:将所有寄存器的输入端 和输出端都连接到一条公共的通路上。



1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组:如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的

如果直接用导线连接, 相当于多个寄 存器同时并且一直向ALU传输数据

解决方法1. 使用多路选择器 根据控制信号选择一路输出 解决方法2. 使用三态门 可以控制每一路是否输出

如: $R0out为1时R_0$ 中的数据输出到A端, ROout为0时Ro中的数据无法输出到A端

性能较高,基本不存在数据冲突现象,但结构复杂,硬件量大,不易实现


专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。

王道考研/CSKAOYAN.COM

15

# 运算器的基本结构


CPU内部单总线方式:将所有寄存器的输入端 和输出端都连接到一条公共的通路上。





- 1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组:如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的
- 3. 暂存寄存器: 用于暂存从主存读来的数据,这个数 据不能存放在通用寄存器中, 否则会破坏其原有内容。 如:两个操作数分别来自主存和 $R_0$ ,最后结果存回 $R_0$ , 那么从主存中取来的操作数直接放入暂存器, 就不会 破坏运算前 $R_0$ 的内容。

结构简单,容易实现,但数据传输存在 较多冲突的现象,性能较低。


王道考研/CSKAOYAN.COM









CPU的基本结构 数据总线 用户可见的寄存器(可编程) CPU内部总线 PC **PC**in PCout 移位寄存器 1+1 **PSW** ALU OP Ad Rin ACC IR ACCout **ACC**in AdIRout 暂存寄存器 时序系统 R0in  $R_0$ ->-1 ROout R1in - $R_1$ 标志 R1ou 微操作信号 指令译码器ID 发生器 来自PSW R2in- $R_2$ R2ou Ţ ... Ţ R3in -MARin  $R_3$ MAR MDR MDRout **MDR**outE MDRin MDRinE 王道考研/CSKAOYAN.COM







# 

可扫码加微信咨询