Taller de Lógica Digital - Parte 2

Organización del Computador 1

Primer Cuatrimestre 2023

# Ejercicios

1. **Componentes de 3 estados**
   1. Completar la siguiente tabla:

|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| A | A*en* | B | B*en* | C | C*en* | Estimado | Obtenido |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 | 0 | 0 | U |
| 1 | 1 | 0 | 0 | 0 | 1 | 1 | E |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 | 1 | E | E |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 |

* 1. Completar la siguiente tabla:

|  |  |
| --- | --- |
| Color | Interpretación |
| Gris  Verde claro  Verde oscuro  Azul  Rojo | Res no tiene ningún cable conectado.  A Res le llegaran cables verdes claros o "encendidos" solo con que una de las compuertas este "abierta" y reciba un valor 1 de entada.  Para que lleguen cables de color verde oscuro o apagado, es necesario que todas las entradas cuyas compuertas estén abiertas reciban de valor de entrada un 0  Cuando las entradas A\_en, B\_en y C\_en están en 0, Res recibe cables de color azul, puesto que al estar las "compuertas" cerradas, no hay ningún resultado que llegue a Res, por lo que sería lo mismo a que estén desconectada.  En caso de que más de una compuerta estuviera "abierta" y los valores de entrada fueran diferentes, se produciría un error, por lo que a Res le llegarían cables de color rojo. |

* 1. Enunciar la regla: Solo se permitirá que haya más de una compuerta abierta si los valores de entrada de estas son iguales entre sí
  2. Explicar cuáles son y por qué: Se interpreta como basura las combinaciones donde distintos valores de entrada, o sea 1 y 0, pasan por compuertas abiertas diferentes, causando un error en el circuito

1. **Transferencia entre registros**
   1. Detallar entradas y salidas:

- **clk**

* Señal de reloj: controla el momento en que se escriben los valores en los registros (flanco de subida).
* Entrada de control.

- **Force\_Input**

* Se usa para cargar valores manualmente a los registros.

- **en\_Force\_Input**

* Controla un buffer: si es 1, se selecciona el valor de Force\_Input; si es 0, se selecciona la salida de uno de los registros activados.
* Entrada de control.

- **w**

* Señal de escritura: si es 1 al momento del flanco de subida del clk, el valor presente en la entrada se guarda en el registro.
* Entrada de control.

- **en\_out**

* Habilita la salida del valor del registro al bus compartido.
* Entrada de control.
  1. Secuencia de señales:

dsa

* 1. Secuencia de señales:

1. **Máquina de 4 registros con suma y resta**.
   1. Detallar entradas y salidas:
   2. Detallar el contenido de cada display:
   3. Secuencia de señales:
   4. Completar la siguiente tabla:

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Valor inicial | Resultado operación 1 | Flags | Resultado operación 2 | Flags |
| (4, 0)  (7, -1)  (-8, -2)  (8, -9) |  |  |  |  |

Los resultados interpretados en sin signo y en complemento a 2.

* 1. Explicar

# Corrección

Integrantes:

Nombre y Apellido: LU:

Nombre y Apellido: LU:

Nombre y Apellido: LU:

Para uso de los docentes:

|  |  |  |
| --- | --- | --- |
| 1 | 2 | 3 |
|  |  |  |

2