习题课

第1-4次作业 赵洋洋



P65 1.13

a. 仅根据SPEC总体性能,所以看P43 图1.17的最后一列Opteron与 Itanium的SPECRatio比值

SPECRatio = 执行时间_{基准} / 执行时间_A
SPECRatio_{Itanium} / SPECRatio_{Opteron}

- = 执行时间Itanium / 执行时间Opteron
- = 性能 Itanium / 性能Opteron 其平均值大于1,所以Itanium性能更优。
- b. 加权平均执行时间之比 60% * 0.92 + 20% * 1.03 + 20% * 0.65 = 0.88
- c. 时间之比的倒数



P66 1.14

e.设向量化百分比为x,向量单元加速比为12

整体加速比=
$$\frac{1}{\frac{70\%}{10} + 30\%} = 2.7$$

$$2.7 = \frac{1}{\frac{x}{12} + 1 - x}$$
, $x = 68.69\%$



PA-48 A.7

```
DADD
                              R1,R0,R0
                                              ;R0 = 0, initialize i = 0
          ex a 7:
a.
                   SW
                                              :store i
                             7000(R0),R1
                             R1.7000(R0)
                                              ;get value of i
                   I D
          loop:
                   DSLL
                              R2,R1,#3
                                              ;R2 = word offset of B[i]
                              R3.R2.#3000
                                              ;add base address of B to R2
                   DADDT
                              R4,0(R3)
                   LD
                                              ;load B[i]
                              R5,5000(R0)
                   I D
                                              ;load C
                   DADD
                              R6,R4,R5
                                              ;B[i] + C
                   LD
                              R1,7000(R0)
                                              ;get value of i
                   DSLL
                              R2,R1,#3
                                              ;R2 = word offset of A[i]
                   DADDI
                              R7,R2,#1000
                                              ;add base address of A to R2
                             0(R7),R6
                                              ;A[i] \leftarrow B[i] + C
                   SD
                             R1,7000(R0)
                                              :get value of i
                   LD
                              R1,R1,#1
                                              ;increment i
                   DADDI
                             7000(R0),R1
                   SD
                                              ;store i
                   LD
                             R1,7000(R0)
                                              :qet value of i
                   DADDI
                              R8,R1,#-101
                                              is counter at 101?
                   BNEZ
                              R8,100p
                                              ;if not 101, repeat
```

动态指令数:: 2+16*101=1618

存储器数据引用次数: 1+8*101=809

代码大小: 4*18=72

b. x86指令变长, 所以代码长度无法确定。



PA-51 A-18

C. Load-store architecture code:

Load R1,B ;R1 \leftarrow Mem[B] $_{\leftarrow}$

Load R2,C;R2 \leftarrow Mem[C] $_{\leftarrow}$

Add R3,R1,R2 ;R3 ← R1 + R2 = B + C

Add R1,R3,R2 ;R1 \leftarrow R3 + R2 = A + C ψ

Sub R4,R3,R1;R4 ← R3 – R1 = A – B $_{\leftarrow}$

Store A,R3 ;Mem[A] \leftarrow R3 \downarrow

Store B,R1; Mem[B] \leftarrow R1 ψ

Store D,R4; $Mem[D] \leftarrow R4$

L-S结构,16个通用寄存器,所以寄存器用4位表示,而指令长度为整数个字节,所以指令长依次为44333444,指令字节数长为29。



PA-54 A-22

b. 第一行的物理排列为单字节对齐, 所以小端顺序为

52 45 54 55 50 4D 4F 43

RETUPMOC

d. 未对齐的长为4字节的字

45 54 55 50, 54 55 50 4D, 55 50 4D 4F




Pc-83 C-1

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
LD R1,0(R2)	F	D	Χ	М	W													
DADDI R1,R1,#1		F	s	S	D	Χ	М	W										
SD R1,0,(R2)					F	s	s	D	Χ	M	W							
DADDI R2,R2,#4								F	D	Χ	M	W						
DSUB R4,R3,R2									F	s	S	D	Х	M	W			
BNEZ R4,LOOP												F	S	S	D	Х	M	W
LD R1,0(R2)																	F	D

b. LD R1, 0(R2) DADDI R1, R1, #1 写后读相关 DADDI R2, R2, #4 DSUB R4, R3, R2 写后读相关 DSUB R4, R3, R2 BNEZ R4, loop 写后读相关



Pc-83 C-1



Pc-83 C-1

e.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
LD R1,0(R2)	F1	F2	D1	D2	X1	X2	M1	M2	W1	W2										
DADDI R1,R1,#1		F1	F2	D1	D2	S	S	S	X1	X2	M1	M2	W1	W2						
SD R1,0,(R2)			F1	F2	D1	S	S	S	D2	X1	X2	M1	M2	W1	W2					
DADDI R2,R2,#4				F1	F2	S	S	S	D1	D2	X1	X2	M1	M2	W1	W2				
DSUB R4,R3,R2					F1	S	S	S	F2	D1	D2	S	X1	X2	M1	M2	W1	W2		
BNEZ R4,LOOP									F1	F2	D1	S	D2	X1	X 2	M1	M2	W1	W2	
LD R1,0(R2)										F1	F2	S	D1	D2	X1	X2	M1	M2	W1	W2

- 1.注意红框内停顿周期数
- 2.计算周期数时注意,从第2次循环开始,第一条指令为10个周期。



Pc-83 C.3

- a. 流水线周期 = 最长操作周期 + 流水线寄存器延迟 2ns + 0.1ns = 2.1ns
- b. 每条指令花费1个周期,停顿1个周期,共5个周期,4条指令 CPI = 5个周期/4条指令 = 1.25
- c. 执行时间 = I * CPI * 周期时间 Speedup = (I * 1 * 7) / (I * 1.25 * 2.1) = 2.67
- d. 采用无限流水级,每级流水线时间趋近0,周期时间仅考虑流水线 寄存器的延迟

Speedup =
$$(I * 1 * 7) / (I * 1 * 0.1) = 70$$



PB60 B-1

- a. 平均访问时间=命中率*命中时间+失效率*失效开销
 95%*1+5%*105=6.2(周期)
- b. 数组大小256 MB, 随机取一个数, cache 的大小为64KB, 那么命中率: 64KB/256MB = 0.00025
 - 0.00025 * 1 + (1 0.00025) * 105 = 104.974 (周期)
- c. 禁用缓存时,平均访存时间为100周期,比有缓存时时间少,可见 局部性对cache的影响很大。当局部性很差时,没必要使用cache。
- d. 设最高失效率为x,则
 (1-x)*G≥x*L
 x≥G/(G+L) = 99/104≈95.19%



PB62 B-4

- a. 一次循环,所以写入传输一次;j为无符号整型,4个字节 10+5*([4/8]-1)=10(周期)
- b. 写回缓存行大小为32行 10+5*([32/8]-1)=25(周期)
- c. 8次循环,一次循环10个周期,共80个周期
- d. 写回一行需25个周期,直写更新一次数组需10个周期,显然至少进行3次更新时,写回需要的总CPU周期更少,更优。



PB63 B-8

- a. 64字节可以全部存于缓存中,缺失率为0.
- b. 在采用LRU时,192字节和320字节的情况下,渐近缺失率为100%。
- c. 64字节的缺失率仍为0,没有受益;

192字节和320字节情况下,前124字节(31条指令)不存在竞争,剩余的循环部分竞争同一块,所以对于192字节的循环来说,有31次命中,17次缺失;对320字节的循环来说,有31次命中,49次缺失。

故192字节和320字节均受益,192字节受益更多。



实验——分支延迟

方法	SW \$r1,0(\$r2)放 入延迟槽	SW \$r1,0(\$r2) 放入延迟槽 + 解决数据冲突	LW \$r1,0(\$r2)放 入延迟槽				
周期数	32	26	37				
代码	.text main: ADDI \$r2,\$r0,1024 ADD \$r3,\$r0,\$r0 ADDI \$r4,\$r0,8 loop: LW \$r1,0(\$r2) ADDI \$r1,\$r1,1 ADDI \$r3,\$r3,4 SUB \$r5,\$r4,\$r3 BGTZ \$r5,loop SW \$r1,0(\$r2) ADD \$r7,\$r0,\$r6 TEQ \$r0,\$r0	.text main: ADDI \$r2,\$r0,1024 ADD \$r3,\$r0,\$r0 ADDI \$r4,\$r0,8 loop: LW \$r1,0(\$r2) ADDI \$r3,\$r3,4 ADDI \$r1,\$r1,1 SUB \$r5,\$r4,\$r3 BCTZ \$r5,loop SW \$r1,0(\$r2) ADD \$r7,\$r0,\$r6 TEQ \$r0,\$r0	.text main: ADDI \$r2,\$r0,1024 ADD \$r3,\$r0,\$r0 ADDI \$r4,\$r0,8 LW \$r1,0(\$r2) loop: ADDI \$r1,\$r1,1 SW \$r1,0(\$r2) ADDI \$r3,\$r3,4 SUB \$r5,\$r4,\$r3 BGTZ \$r5,loop LW \$r1,0(\$r2) ADD \$r7,\$r0,\$r6 TEQ \$r0,\$r0				



实验——分支延迟

问题一:

仅解决数据冲突,不是实验考查的目的。

问题二:

ADD \$r7,\$r0,\$r6提前, TEQ \$r0,\$r0放入延迟槽,造成程序提前结束



祝大家考试顺利!

