MCDF课程实验 0 (部分)

Hi, 欢迎进入 SV 芯片验证的实验部分。实验 0 会帮助大家认识什么是设计功能描述文 档,让大家在理解设计描述的同时,可以结合设计文件(Verilog 实现),在展开实验之前可以 一方面回顾 Verilog 的知识,另外一方面认识 MCDF 的结构。


本次实验重点在于帮助大家实现这些实验前的要求:

- ●安装仿真工具 Questasim。不建议安装 Modesim 或者 Quatus/ISE 等仿真工具。一方面 Questasim 对 SV 语言的支持很好,另外一方面实验需要同样的工具,保持大家在实验环境 的一致性。
- ●为了简易期间,路桑不对大家的代码编辑器提出要求,同学们可以在 Questasim 自带的编 辑窗口中编辑代码,或者使用其他代码编辑器。
- ●在实验综合练习环节,路桑会带领大家一同阅读可能是你人生中的第一份"硬件设计功能 描述"(hardware design function specification)文档。这一份 MCDF 功能文档将会贯穿我们整 个课程和实验环节,所以同学们务必反复阅读该文档。
- ●了解 MCDF 的 Verilog 设计和各个模块之间的功能、连接和交互。我们接下来的实验也将 围绕这些模块或者 MCDF 子系统运用 SV 所学知识逐步升级验证环境。

Questasim 仿真器安装.

工具安装资源和具体步骤在云协作,在安装时同学们需要注意以下几点:

- ●分清楚你的机器是 64 位机器还是 32 机器,就最近几年的笔记本而言,64 位机器已经是 普遍情况,而安装时也需要注意选择64位安装包还是32位安装包。。
- ●注册机制需要按照云协作中的步骤,重点主要在于 WINDOWS 环境变量设置环节。. 正确安装之后,运行 Questasim 之后不会再出现"注册或者试用"的软件声明,那么恭喜 你,实验所需要的唯一软件就已经安装成功喽!








为了模拟实际情景,我们给出贯穿于 SystemVerilog 课程及实验的硬件设计 MCDF,并且遵循硬件设计描述的方式,介绍它的结构、功能、寄存器和时序。在以后的 SV 部分中,我们也将围绕这个硬件设计来考虑测试平台的构成。日后对测试平台的构建论述,需要经常引用 MCDF的功能描述,请同学们对此注意。同时,熟悉硬件描述的方式,也是进入验证领域的一项基本技能。那么,就从这个规模适中的设计开始了解吧。

功能描述

该设计我们称之为多通道数据整形器(MCDF, multi-channel data formatter),它可以将上行(uplink)多个通道数据经过内部的 FIFO,最终以数据包(data packet)的形式送出。

由于上行数据和下行数据的接口协议不同,我们也将在后面的接口描述和时序部分进一步讲解。此外,多通道数据整形器也有寄存器的读写接口,可以支持更多的控制功能。

■设计结构



从上图的 MDCF 结构来看主要可以分为如下几个部分:

- 1.上行数据的通道从端(Channel Slave) ,负责接收上行数据,并且存储到其 FIFO 中。
- 2.仲裁器(Arbiter) 可以选择从不同的 FIFO 中读取数据,进而将数据进一步传送至整形器 (formatter)。
- 3.整形器(Formatter)将数据按照一定的接口时序送出至下行接收端。
- 4.控制寄存器(Control Registers)有专用的寄存器读写接口,负责接收命令并且对 MCDF 的功能做出修改。



■接口描述

系统信号接口

- ●CLK(0): 时钟信号。
- ●RSTN(0):复位信号,低位有效。

通道从端接口

- ●CHx_DATA(31:0):通道数据输入。
- ●CHx_ VALID(0):通道数据有效标志信号,高位有效。
- ●CHx_ READY(0):通道数据接收信号,高位表示接收成功。

整形器接口

- ●FMT CHID(1:0):整形数据包的通道 ID 号。
- ●FMT_LENGTH(4:0):整形数据包长度信号。
- ●FMT_ REQ(0):整形数据包发送请求。

FMT_GRANT(O):整形数据包被允许发送的接受标示。


- ●FMT_ DATA(31:0): 数据输出端口。
- ●FMT_START(0):数据包起始标示。
- ●FMT_END(0):数据包结束标示。

控制寄存器接口

- ●CMD(1:0):寄存器读写命令。
- ●CMD ADDR(7:0):寄存器地址。
- ●CMD_ DATA_ IN(31:0):寄存器写入数据。
- ●CMD DATA OUT(31:0):寄存器读出数据。

■接口时序

通道从端接口的时序




当 valid 为高时,表示要写入数据。如果该时钟周期 ready 为高,则表示已经将数据写入;如果该时钟周期 ready 为低,则需要等到 ready 为高的时钟周期才可以将数据写入。

整形器接口时序








整形器发送数据是按照数据包的形式发送的,可以选择数据包的长度有 4、8、16 和 32。整形器必须完整发送某个通道的数据包后,才可以转而准备发送下一个数据包,在发送数据包期间,fmt chid 和 fmt length 应该保持不变,直到数据包发送完毕。

在整形器准备发送数据包时,首先应该将 fmt_req,置为高,同时等待接收端的 fmt_grant。当 fmt_grant 变为高时,应该在下一个周期将 fmt_req 置为低。Fmt_start 也必须在接收到 fmt_grant 高有效的下一个时钟被置为高,且需要维持一个时钟周期。在 fmt_start 被置为高有效的同一个周期,数据也开始传送,数据之间不允许有空闲周期,即应该连续发送数据,直到发送完最后一个数据时,fmt_end 也应当被置为高并保持一个时钟周期。

相邻的数据包之间应该至少有一个时钟周期的空闲,即 fmt_end 从高位被拉低以后,至少需要经过一个时钟周期,fmt_req 才可以被再次置为高。

控制寄存器接口时序



在控制寄存器接口上,需要在每一个时钟解析 cmd。cmd 为写指令时,需要把数据 cmd_data_in 写入到 cmd_addr 对应的寄存器中;当 cmd 为读指令时,即需要从 cmd_addr 对应的寄存器中读取数据,并在下一个周期,将数据驱动至 cmd_data_out 接口。

■寄存器描述

地址 0x00 通道 1 控制寄存器 32bits 读写寄存器

bit(0): 通道使能信号。1 为打开, 0 位关闭。复位值为 1。

bit(2:1): 优先级。0 为最高, 3 为最低。复位值为 3。

bit(5:3): 数据包长度,解码对应表为, 0 对应长度 4, 1 对应长度 8, 2 对应长度 16, 3 对应长度 8, 2 对应长度 32, 其它数值(4-7) 均暂时对应长度 32。复位值为 0。

bit(31:6): 保留位,无法写入。复位值为 0。

W. Jacket

地址 0x04 通道 2 控制寄存器 32bits 读写寄存器 同通道1控制寄存器描述。

地址 0x08 通道 3 控制寄存器 32bits 读写寄存器

同通道1控制寄存器描述。

地址 0x10 通道 1 状态寄存器 32bits 只读寄存器

bit(7:0): 上行数据从端 FIFO 的可写余量,同 FIFO 的数据余量保持同步变化。复位值为 FIFO 的深度数。

bit(31:8): 保留位,复位值为 0。

bit(31:8): 保留位,复位值为 0。 **地址 0x14 通道 2 状态寄存器 32bits** 只读寄存器

同通道1状态寄存器描述。

少 ux18 通道 3 状态寄存 同通道 1 状态寄存器描述。 地址 0x18 通道 3 状态寄存器 32bits 只读寄存器

AM STREET

Marge Jarge