



Assignment_3


전기전자공학부

202111052

한민준

Graphs of frequency versus area, frequency versus power, and frequency versus simulation correctness to capture the trade-offs within the valid range





**Identification of the optimal operating frequency region,
with justification based on STA reports and post-synthesis simulation results**

Syn Freq(GHz)	0.2	0.4	0.6	0.8	1	1.2	1.4
Max Sim Freq(GHz)	1	1	1	1	1	1.2	1.4
Target frequency achievement	O	O	O	O	O	O	O
Slack	2.7081	0.8417	0.4659	0.1598	0.0024	0.0002	0.0001
Timing Met	O	O	O	O	O	O	O
Power	8.34E-04	1.61E-03	2.41E-03	3.21E-03	4.02E-03	4.94E-03	6.62E-03
Area	6.83E+03	6.83E+03	6.83E+03	6.83E+03	6.86E+03	7.85E+03	8.34E+03

1.6	1.8	2	2.2	2.4	2.6	2.8	3
1.6	1.8	2	2.2	2.2	2.4	2.4	2.4
O	O	O	O	X	X	X	X
0.0001	0.0005	0	0.0006	-0.0035	-0.0235	-0.0363	-0.0552
O	O	O	O	X	X	X	X
7.86E-03	9.28E-03	1.16E-02	1.31E-02	1.63E-02	1.96E-02	2.12E-02	2.15E-02
9.86E+03	1.01E+04	1.03E+04	1.12E+04	1.44E+04	1.57E+04	1.46E+04	1.60E+04

Assignment_2에서는 합성한 결과를 simulation을 돌려보지 않아서, slack의 부호로만 해당 주파수에서 해당 모듈이 동작할지 여부를 판단할 수 있었다. 이번 assignment_3에서는 dc 합성한 netlist와 pt 분석을 통해 얻은 delay time을 가지고 simulation을 돌렸다.

Testbench를 통해 실제 이 모듈의 동작을 살펴보고, 결과값의 correct여부를 판별하였다. Console에 correct가 뜨더라도, C_row 파형이 don't care가 뜨는 경우가 있었다. 해당 경우 setup time violation 혹은 hold time violation으로 인하여 정상 결과가 출력되지 않은 것을 확인하였다. 이 경우에 대해서는 console에서 correct가 뜨더라도, functionality 미흡으로 판단하여 Max Freq 도달에 포함시키지 않았다.

STA timing reports에서 timing violation이 뜨지 않고, 동시에 post synthesis simulation results에서 정상 동작하는 Max Freq을 찾았고, 해당 주파수는 위의 표와 같았다.

Score는 assignment_2에서와 마찬가지로 기하평균 효율식을 사용하였다.

$$\text{Score} = \frac{f^\alpha}{P^\beta A^\gamma}, \quad \log \text{Score} = \alpha \log f - \beta \log P - \gamma \log A$$

freq, power, area를 모두 정규화하고, 동일한 가중치($\alpha=0.33$, $\beta=0.33$, $\gamma=0.33$)를 주어 score를 계산하였다. 실제 동작에 대한 PPA를 고려할 수 있기 때문에, score계산 시, freq는 Target Freq이 아닌, Max Sim Freq으로 선택하였다.

또한, STA reports에서 timing met 해야하고, 동시에 simulation도 통과해야하기 때문에 통과하지 못한 2.4GHz ~ 3GHz는 제외시켰다.

$$f_{\text{norm}} = \frac{f - f_{\min}}{f_{\max} - f_{\min}} \quad P_{\text{norm}} = \frac{P - P_{\min}}{P_{\max} - P_{\min}} \quad A_{\text{norm}} = \frac{A - A_{\min}}{A_{\max} - A_{\min}}$$

Syn Freq(GHz)	0.2	0.4	0.6	0.8	1	1.2	1.4
norm freq	0	0	0	0	0	0.142857	0.285714
norm power	0.00E+00	3.75E-02	7.63E-02	1.15E-01	1.54E-01	1.99E-01	2.80E-01
norm area	0.00E+00	0.00E+00	0.00E+00	0.00E+00	3.27E-03	1.11E-01	1.65E-01

1.6	1.8	2	2.2	2.4	2.6	2.8	3
0.428571	0.571429	0.714286	0.857143	0.857143	1	1	1
3.40E-01	4.09E-01	5.21E-01	5.94E-01	7.48E-01	9.08E-01	9.85E-01	1.00E+00
3.30E-01	3.57E-01	3.78E-01	4.77E-01	8.26E-01	9.67E-01	8.47E-01	1.00E+00

$$Score = \frac{(f/f_{\max})^{\alpha}}{(P/P_{\max})^{\beta} \cdot (A/A_{\max})^{\gamma}}$$

Syn Freq(GHz)	0.2	0.4	0.6	0.8	1	1.2	1.4
Max Sim Freq(GHz)	1	1	1	1	1	1.2	1.4
score	0.000	0.000	0.000	0.000	0.000	1.851	1.826

1.6	1.8	2	2.2	2.4	2.6	2.8	3
1.6	1.8	2	2.2	2.4	2.4	2.4	2.4
1.556	1.570	1.529	1.442	1.114	1.044	1.061	1.000

Optimal operating frequency

Syn Freq(GHz)	Max Sim Freq(GHz)	Power(mW)	Area(um^2)
1.2	1.2	4.94E-03	7.85E+03

Additional discussion on how the maximum achievable frequency might be further improved from a design perspective

1. 낮은 Threshold voltage를 가진 셀을 사용

RVT(Regular-Vt) 셀 대신 LVT(Low-Vt) 셀을 사용하여 최대 동작 주파수를 향상시킬 수 있다. LVT 셀은 문턱전압이 낮아 트랜지스터의 구동 전류가 증가하고, 그 결과 게이트의 propagation delay이 감소한다. 이는 전체 회로의 critical path 지연을 단축시켜 더 높은 clk 주파수에서 안정적인 동작을 가능하게 한다.

또한 LVT를 적용함으로써 기존 RVT 설계에서 타이밍 마진이 부족했던 경로에서도 slack 이 확보되어, 보다 짧은 clock period 설정이 가능해진다.

LVT 셀의 라이브러리를 불러오는 방법은 다음과 같다.

tech_setup.tcl 내부의 STD_CELL_LVT_LIB_DIR의 주소를 올바르게 수정한다.

```
1 # Tech Base Directory
2 set TECH_BASE_DIR "/tech/TSMC_HPC28"
3
4 # Standard cell
5 set STD_CELL_RVT_BASE_DIR "${TECH_BASE_DIR}/Standard_Cell/core_cell_library/gate_length_30nm/9-track/tcbn28hpcplusbwp30p140_190a/TSMCHOME/digital"
6 set STD_CELL_RVT_LIB_DIR "${STD_CELL_RVT_BASE_DIR}/Front_End/timing_power_noise/CCS/tcbn28hpcplusbwp30p140_180a"
7 set STD_CELL_RVT_RTL_DIR "${STD_CELL_RVT_BASE_DIR}/Front_End/verilog/tcbn28hpcplusbwp30p140_110a"
8 set STD_CELL_RVT_LEF_DIR "${STD_CELL_RVT_BASE_DIR}/Back_End/lef/tcbn28hpcplusbwp30p140_110a/lef"
9 set STD_CELL_RVT_CDB_DIR "${STD_CELL_RVT_BASE_DIR}/Back_End/celtic/tcbn28hpcplusbwp30p140_180b"
10 set STD_CELL_RVT_MW_DIR "${STD_CELL_RVT_BASE_DIR}/Back_End/milkyway/tcbn28hpcplusbwp30p140_110a"
11 set STD_CELL_RVT_NDM_DIR "${STD_CELL_RVT_BASE_DIR}/Back_End/ndm"
12
13 set STD_CELL_HVT_BASE_DIR "${TECH_BASE_DIR}/Standard_Cell/core_cell_library/gate_length_30nm/9-track/tcbn28hpcplusbwp30p140hvt_190a/TSMCHOME/digital"
14 set STD_CELL_HVT_LIB_DIR "${STD_CELL_HVT_BASE_DIR}/Front_End/timing_power_noise/CCS/tcbn28hpcplusbwp30p140_180a"
15 set STD_CELL_HVT_RTL_DIR "${STD_CELL_HVT_BASE_DIR}/Front_End/verilog/tcbn28hpcplusbwp30p140_110a"
16 set STD_CELL_HVT_LEF_DIR "${STD_CELL_HVT_BASE_DIR}/Back_End/lef/tcbn28hpcplusbwp30p140_110a/lef"
17 set STD_CELL_HVT_CDB_DIR "${STD_CELL_HVT_BASE_DIR}/Back_End/celtic/tcbn28hpcplusbwp30p140_180b"
18
19 set STD_CELL_LVT_BASE_DIR "${TECH_BASE_DIR}/Standard_Cell/core_cell_library/gate_length_30nm/9-track/tcbn28hpcplusbwp30p140lvt_190a/TSMCHOME/digital"
20 set STD_CELL_LVT_LIB_DIR "${STD_CELL_LVT_BASE_DIR}/Front_End/timing_power_noise/CCS/tcbn28hpcplusbwp30p140lvt_180a"
21 set STD_CELL_LVT_RTL_DIR "${STD_CELL_LVT_BASE_DIR}/Front_End/verilog/tcbn28hpcplusbwp30p140_110a"
22 set STD_CELL_LVT_LEF_DIR "${STD_CELL_LVT_BASE_DIR}/Back_End/lef/tcbn28hpcplusbwp30p140_110a/lef"
23 set STD_CELL_LVT_CDB_DIR "${STD_CELL_LVT_BASE_DIR}/Back_End/celtic/tcbn28hpcplusbwp30p140_180b"
24
25 # Physical
26 use IP9M 6X1ZIU 13b, horizontal M1
27 set LEF_HEADER_FILE "${TECH_BASE_DIR}/RF/APR_Tech/Cadence/tn28clpr002e1_1_9_1a/PRTF_EDI_28nm_Cad_V19_1a/PR_tech/Cadence/LefHeader/HVH/tsmcn28_9lm6X1ZIUUTRDL.tlef"
28 set CAP_TABLE_FILE "${TECH_BASE_DIR}/RF/APR_Tech/Cadence/tn28clpr002e1_1_9_1a/PRTF_EDI_28nm_Cad_V19_1a/PR_tech/Cadence/GdsOutMap/gdsout_6X1ZIU.map"
29 set LAYER_MAP_FILE "${TECH_BASE_DIR}/RF/APR_Tech/Cadence/tn28clpr002e1_1_9_1a/PRTF_EDI_28nm_Cad_V19_1a/PR_tech/Cadence/GdsOutMap/gdsout_6X1ZIU.map"
```

dc_setup.tcl, pt_setup.tcl 내부의 search_path와 nom_library를 LVT용으로 수정한다.

```
1 source "../tech_setup.tcl"
2 source "../module_setup.tcl"
3
4 set search_path [list "." \
5     "${STD_CELL_LVT_LIB_DIR}" \
6 ]
7
8
9 set best_library [list \
10     "tcbn28hpcplusbwp30p140ffg0p99vm40c_ccs.db" \
11 ]
12 set nom_library [list \
13     "tcbn28hpcplusbwp30p140lvt0p9v25c_ccs.db" \
14 ]
15 set worst_library [list \
16     "tcbn28hpcplusbwp30p140ssg0p81v125c_ccs.db" \
17 ]
18
19 set symbol_library [list "dw_foundation.sldb"]
20 set target_library [list "$nom_library"]
21 set link_library "* $target_library $symbol_library"
```

runsim.do의 표준 셀 라이브러리 디렉토리 주소를 RVT가 아닌 LVT주소로 수정한다.

```
1 #####
2 # Modelsim do file to run simulation
3 # Written by Seunghyun Moon
4 # Lastly modified on Jun/30/2025
5 #####
6
7 vlib work
8 vmap work work
9
10 # Include std cell verilog
11 vlog +acc -incr /tech/TSMC_HPC28/Standard_Cell/core_cell_library/gate_length_30nm/9-track/tcbn28hpcplusbwp30p140lvt_190a/TSMCHOME/digital/Front_End/verilog/tcbn28hpcplusbwp30p140lvt_110a/tcbn28hpcplusbwp30p140lvt.v
12
13 # Include Netlist - List all of your verilog files that will be used
14 vlog +acc -incr ../.././assn1/dc/mult8_4.0GHz_LVT/results/mult8.mapped.v
15 vlog +acc -incr ../.././assn2/dc/mac8_4.0GHz_LVT/results/mac8.mapped.v
16 vlog +acc -incr ../../dc/sa4x4_4.0GHz_LVT/results/sa4x4.mapped.v
17
18 # Include Testbench - List one testbench file that will be used
19 vlog +acc -incr ../tb/tb_sa.v
20
21 # Run Simulator - Write the testbench module name
22 vsim +acc -t ps -lib work -sdfmax /tb_sa/U_sa4x4=../../pt/fe/sa4x4_4.0GHz_LVT/results/sa4x4.sdf tb_sa
23
24 # Load Waveform Configuration - If exist, remove the comment to simply load it
25 do wave.do
26
27 # Run Simulation
28 run -all
29
```

Syn Freq(GHz)	2.6	2.8	3	3.2	3.4	3.6	3.8	4
Max Sim Freq(GHz)	2.6	2.6	3	3	3	3.2	3.2	3.4
Target frequency achievement	O	X	O	X	X	X	X	X
Slack	0.0001	-0.0011	-0.0014	-0.0077	-0.0212	-0.0322	-0.0419	-0.0484
Timing Met	O	X	X	X	X	X	X	X
Power_Int(mW)	1.47E-02	1.67E-02	1.81E-02	2.05E-02	2.32E-02	2.58E-02	2.86E-02	2.71E-02
Power_Switch(mW)	1.38E-03	1.54E-03	1.65E-03	1.91E-03	2.09E-03	2.23E-03	2.33E-03	2.51E-03
Power_Leak(mW)	6.56E-04	7.13E-04	8.90E-04	1.01E-03	1.10E-03	1.06E-03	1.06E-03	1.04E-03
Power_Total(mW)	1.68E-02	1.89E-02	2.06E-02	2.34E-02	2.64E-02	2.91E-02	3.20E-02	3.06E-02
Area(um^2)	1.02E+04	1.11E+04	1.28E+04	1.42E+04	1.53E+04	1.47E+04	1.46E+04	1.47E+04

위의 LVT 셀을 활용한 결과 표에서 알 수 있듯이, LVT 셀을 사용한 설계에서는 **2.6 GHz clk 주파수**에서 Target frequency 가 달성되었다. 이로써 RVT 셀을 이용한 것보다 더 빠른 동작이 가능하다는 것을 알 수 있다.

	RVT	LVT	LVT/RVT
Syn Freq(GHz)	2.6	2.6	
Max Sim Freq(GHz)	2.4	2.6	
Target frequency achievement	X	O	
Slack	-0.0235	0.0001	
Timing Met	X	O	
Power_Int(mW)	1.79E-02	1.47E-02	0.82
Power_Switch(mW)	1.60E-03	1.38E-03	0.86
Power_Leak(mW)	9.82E-05	6.56E-04	6.68
Power_Total(mW)	1.96E-02	1.68E-02	0.86
Area(um^2)	1.57E+04	1.02E+04	0.65

RVT 셀과 LVT 셀의 2.6 GHz 결과를 비교하면, LVT 셀은 RVT 셀에 비해 leakage power 는 약 6.68 배 증가했지만, 낮은 threshold voltage 에 의한 drive current 증가로 propagation delay 가 크게 감소하여 오히려 total power 는 더 낮게 나타났다. 이는 LVT 셀의 높은 drive capability 로 인해 timing margin 이 확보되고, 더 작은 cell size 와 짧은 interconnect length 를 사용할 수 있었기 때문이다. 그 결과 critical path 의 delay 가

효과적으로 단축되어 maximum operating frequency 를 2.6 GHz 으로 향상시킬 수 있었다. 즉, 전력 절감은 단순히 leakage 가 적어서가 아니라, LVT 적용으로 인한 구조적 최적화와 timing 개선이 동시에 이루어졌기 때문으로 해석할 수 있다.

다만 threshold voltage 가 낮아짐에 따라 leakage current 가 증가하여 idle mode 에서의 static power 소비가 커지는 단점이 존재한다. 이를 보완하기 위해 실제 칩 수준에서는 multi- V_{TH} design 을 적용하여, critical path 에는 LVT 셀을 배치해 속도를 확보하고, non-critical path 에는 RVT 또는 HVT 셀을 사용함으로써 성능과 전력 효율을 균형 있게 유지한다. 이러한 접근을 통해 전체 시스템 차원에서도 더 높은 operating frequency 와 안정적인 power efficiency 를 동시에 달성할 수 있다.

2. 기타 방법

이번 합성된 설계는 약 2.6 GHz의 최대 동작 주파수를 달성하였으나, 설계적 관점에서 이를 더 높이기 위한 여러 개선 방법이 존재한다. 우선, 파이프라이닝(pipelining)을 데이터 경로에 도입하여 긴 조합 논리를 여러 단계로 분할하면, 레지스터 사이의 경로 지연(critical path delay)을 줄여 더 높은 클록 주파수에서도 안정적으로 동작할 수 있다.

또한, 합성 단계에서 리타이밍(retiming) 및 레지스터 밸런싱(register balancing) 을 적용하면 레지스터의 위치를 자동으로 재배치하여 회로 전반의 타이밍 슬랙을 최적화할 수 있다.

마지막으로, 물리적 설계 단계에서 배치 및 클록 트리 최적화(clock-tree optimization) 를 수행하면 배선 지연과 클록 스큐(clock skew)를 줄일 수 있어 전체적인 f_{MAX} 향상에 기여할 수 있다. 이러한 방법들을 병행 적용함으로써, 현재보다 더 높은 주파수에서도 면적과 전력의 균형을 유지한 채 설계의 성능을 개선할 수 있을 것으로 기대된다.

Assessments of my teammates

조민우:

맡은 주파수대역의 dc합성, pt분석, post synthesis simulation 분석을 충실히 수행하였으며, 주파수 대역이 교차 dc합성된 submodule을 활용한 sa4x4모듈을 활용하는 것에 대한 아이디어를 제시

주형훈:

맡은 주파수대역의 dc합성, pt분석, post synthesis simulation 분석을 충실히 수행하였으며, PPA분석을 위한 데이터 수집을 착실하게 해줌