

Assn4

202111052

한민준

PNR Process

- 1) icc2/config/icc2_common_setup.tcl

```
54 set VERILOG_NETLIST_FILES [list]
55 foreach m $DESIGN_INCLUDED {
56     lappend VERILOG_NETLIST_FILES "${IMPORT}/${m}_1.4GHz/results/${m}.mapped.v"
57 }
58 lappend VERILOG_NETLIST_FILES "${IMPORT}/${DESIGN_NAME}_1.4GHz/results/${DESIGN_NAME}.mapped.v"
```

먼저, assn4에서 PNR에 사용할 netlist 디렉토리의 경로를 지정해준다. sa4x4, mac8, mult8 모두 1.4GHz로 합성된 netlist를 사용하기 위해 assn4/dc 디렉토리로 sa4x4_1.4GHz, mac8_1.4GHz, mult8_1.4GHz 폴더들을 넣어주고, 위와 같이 경로를 지정해주었다.

- 2) icc2/config/sa4x4/sa4x4.mcm.top.tcl

```
27 source ../dc/${DESIGN_NAME}_1.4GHz/results/${DESIGN_NAME}.sdc
```

해당 부분은 PNR을 수행하기 위한 freq를 정해줄 때, 참조할 .sdc파일의 경로를 정해주는 부분이다. 위와 마찬가지로 assn4/dc/sa4x4_1.4GHz/results에 있는 sa4x4.sdc 파일의 경로를 가리키도록 지정해주었다.

- 3) dc/sa4x4_1.4GHz/results/sa4x4.sdc

```
278 create_clock [get_ports clk] -period 1.11 -waveform {0 0.357}
```

위 부분은 sa4x4.sdc 파일 내부에서, PNR에 사용할 freq를 지정해주는 부분이다. timing violation을 맞추기 위해, 1.4GHz부터 0.8GHz까지 sweep하는 과정을 거쳤다.

- 4) icc2/script/init_design.tcl

```
306 initialize_floorplan -side_length {101 101} -core_offset {5}
```

init_design.tcl 파일 내부에서 floorplan core size를 정의하였고, core는 정사각형 모양으로 하여, 한 쪽에서 병목이 일어나는 것을 방지하였다. core offset은 default값이 적절하다고 판단하여, 따로 변경하지 않았다.

- 5) icc2/script/pns.tcl

```
38 v create_pg_ring_pattern ring_pattern -parameters {h_w h_s v_w v_s} \
39     -horizontal_layer M5 -horizontal_width {@h_w} -horizontal_spacing {@h_s} \
40     -vertical_layer M4 -vertical_width {@v_w} -vertical_spacing {@v_s} \
41     -via_rule { {intersection: all} {via_master: M4_M5_via_rule} } \
42     -corner_bridge false
43
44 v create_pg_ring_pattern ring_pattern -parameters {h_w h_s v_w v_s} \
45     -horizontal_layer M5 -horizontal_width {@h_w} -horizontal_spacing {@h_s} \
46     -vertical_layer M4 -vertical_width {@v_w} -vertical_spacing {@v_s} \
47     -corner_bridge false
48
49 v set_pg_strategy core_ring -core \
50     -pattern {{pattern: ring_pattern}{nets: {VDD VSS}}{offset: {2 2}} {parameters:1.0 0.5 1.0 0.5}} \
51     -extension {{stop: design_boundary_and_generate_pin}}
```

위 부분은 power ring의 width, spacing, metal layer를 변경하는 부분이다. STD cell routing에 필요한 아래쪽 layer를 피하기 위해, M4, M5를 사용하였다.

```

223 create_pg_strap -layer M4 -direction vertical -width 0.40 -net VDD -start 12 -stop 101 -pitch 30 -extend_low innermost_ring -extend_high innermost_ring
224 create_pg_strap -layer M4 -direction vertical -width 0.40 -net VSS -start 13 -stop 102 -pitch 30 -extend_low innermost_ring -extend_high innermost_ring
225 create_pg_strap -layer M5 -direction horizontal -width 0.40 -net VDD -start 10 -stop 101 -pitch 30 -extend_low innermost_ring -extend_high innermost_ring
226 create_pg_strap -layer M5 -direction horizontal -width 0.40 -net VSS -start 11 -stop 102 -pitch 30 -extend_low innermost_ring -extend_high innermost_ring

```

power strap의 경우에도, power ring과 동일하게, STD cell routing에 필요한 아래쪽 layer를 피하기 위해, M4, M5를 사용하였다.

6) icc2/config/sa4x4/sa4x4.tdf

```

18 ##### LEFT (Side 1) - Input A (32-bit) #####
19 set_individual_pin_constraints -ports {A[0]} -allowed_layers {M5} -side 1 -width 0.05 -length 0.05 -offset 15.0
20 set_individual_pin_constraints -ports {A[1]} -allowed_layers {M5} -side 1 -width 0.05 -length 0.05 -offset 17.5

50 set_individual_pin_constraints -ports {A[31]} -allowed_layers {M5} -side 1 -width 0.05 -length 0.05 -offset 92.5
52 ##### TOP (Side 2) - Input B (32-bit) #####
53
54 set_individual_pin_constraints -ports {B[0]} -allowed_layers {M4} -side 2 -width 0.05 -length 0.05 -offset 15.0
55 set_individual_pin_constraints -ports {B[1]} -allowed_layers {M4} -side 2 -width 0.05 -length 0.05 -offset 17.5

85 set_individual_pin_constraints -ports {B[31]} -allowed_layers {M4} -side 2 -width 0.05 -length 0.05 -offset 92.5
87 ##### RIGHT (Side 3) - Output C (64-bit) #####
88
89 set_individual_pin_constraints -ports {C[0]} -allowed_layers {M5} -side 3 -width 0.05 -length 0.05 -offset 10.0
90 set_individual_pin_constraints -ports {C[1]} -allowed_layers {M5} -side 3 -width 0.05 -length 0.05 -offset 11.4

152 set_individual_pin_constraints -ports {C[63]} -allowed_layers {M5} -side 3 -width 0.05 -length 0.05 -offset 98.2
154 ##### BOTTOM (Side 4) - Control Signals #####
155
156 set_individual_pin_constraints -ports {clk} -allowed_layers {M4} -side 4 -width 0.05 -length 0.05 -offset 20.0
157 set_individual_pin_constraints -ports {rstn} -allowed_layers {M4} -side 4 -width 0.05 -length 0.05 -offset 40.0
158 set_individual_pin_constraints -ports {en} -allowed_layers {M4} -side 4 -width 0.05 -length 0.05 -offset 60.0
159 set_individual_pin_constraints -ports {req_out} -allowed_layers {M4} -side 4 -width 0.05 -length 0.05 -offset 80.0

```

위 부분은 IO port에 대한 placement와 metal layer를 지정하는 부분이다. default는 한 쪽 side에 모든 IO port를 몰아넣는 비효율적인 방식이었기 때문에, 이를 모든 면에 고르게 IO port가 분포하는 방식으로 바꾸었다. A, B, C signal이 각 side를 담당하되, core side length에 골고루 배치되도록 offset값을 조정하였다.

7) icc2/config/icc2_pnr_setup.tcl

```

111 set PREROUTE_PLACEMENT_MAX_DENSITY "0.72" ;# specify
112 ;# If specified, sets place.coarse
113 ;# if unspecified, place.coarse.ma
114 ;# now if $PREROUTE_PLACEMENT_AUTO
115 ;# while if $PREROUTE_PLACEMENT_AI
116 set PREROUTE_PLACEMENT_TARGET_ROUTING_DENSITY "0.7" ;

```

해당 부분은 setup time은 MET이고, hold time violation이 일어났을 때, PREROUTE 단계에서의 PLACEMENT DENSITY를 조정하여, utilization을 완화시킴으로써 hold time violation을 완화시키기 위해 사용된 부분이다.

PNR iteration & Comparison

이번 assn에는 주파수 sweep대신, sa4x4, mac8, mult8 모두 1.4GHz에서 합성된 netlist파일을 사용하여 PNR 최적화를 진행하였다.

16번의 iteration을 통해서 최적 PPA에 도달할 수 있었다.

1. core size:

일단 core size를 결정하기 위해서, sa4x4 dc의 report의 Area를 참조하였다. Total cesll area = 8362.87 인 것을 확인하였고, PNR결과 utilization이 약 0.85정도가 나오게끔하여 core의 side_length를 결정하였다. Core_side_length = $(8362/0.8)^{0.5} = 101$ 로 계산되었다.

2. PNR에 적용할 freq:

PNR에 적용될 freq는 nelist의 freq인 1.4GHz를 적용하였다. 하지만, setup, hold violation이 모두 발생하여, PNR에 적용할 freq를 한 단계씩 낮춘 결과, freq = 0.9GHz에서, 처음으로 setup time이 MET, hold time이 violation된 것을 확인하였다. Hold time violation을 해결하기 위해서는 freq측면에서는 주파수를 높여야하지만, 주파수를 0.9GHz보다 높이면, setup time violation이 발생하기 때문에, freq=0.9GHz로 고정한 채, 다른 방법을 찾아보기로 하였다.

3. Power:

Sa4x4의 PNR과정을 살펴보았다. Sa4x4 PNR과정에서는 power mesh를 건너 뛰고, power ring에서 바로 power strap으로 전력이 전달되는 것을 확인하였다. 바꿀 수 있는 부분은 Power ring, Power strap, IO port 정도 인 것으로 확인하였다. IO port는 이미 각 side에 적절하게 signal port들을 배치해놨기 때문에, core size에 알맞게 offset을 약간씩 조정하는 것 말고는 바꿀게 없는것으로 판단하였다. 따라서 전력 전달에 가장 critical하고, IR drop에 가장 영향을 많이 끼치는 Power strap을 조정해보는 방향으로 반복적인 PNR과정을 거쳤다.

core size를 결정하고, setup time이 MET하는 지점의 hold time을 살펴본 결과, slack=-0.0001으로, violation이 일어난 것을 확인할 수 있었다. 따라서 power strap의 width, spacing, metal layer를 바꾸는 과정을 통하여 hold time violation을 해결하고자 하였다.

power strap의 width는 power rail의 저항에 영향을 미쳐, IR drop에 영향을 미치고, VDD local drop, 셀 delay(특히 data path)에 영향을 미친다. power strap width가 감소할 시, power rail 저항 증가 --> IR drop 증가 --> VDD local drop 증가 --> cell delay 증가(특히 data path)로 이어진다. 따라서 data path가 너무 빠를 때 발생하는 hold violation은 완화되게 된다.(너무 빨랐던 short path가 느려짐). 하지만, cell 내부 delay가 증가함에 따라, combinational delay가 증가하고, 결과적으로 data arrival이 늦어지기 때문에, setup violation 가능성이 증가하기 때문에, power strap의 적당한 조절이 필요하다. 현재 hold violation이 발생하였기 때문에, width를 0.5에서 0.4변경하였다.

$$T_{clk} \geq T_{clk_to_Q} + T_{data} + T_{setup}$$

power strap spacing 또한 타이밍에 영향을 미친다. spacing이 증가하면, strap의 밀도가 낮아지고, 전원 공급 균일성 저하 --> local IR drop 증가 --> short path delay 증가 --> hold 여유 증가로 이어진다. 하지만 이또한 local IR drop 증가로 인한 setup violation이 일어날 수 있기 때문에, 주의해야한다. 현재 hold violation이 일어났기 때문에, spacing = 30-->40으로 변경하는 과정을 거쳤다.

4. PREROUTE_PLACEMENT_MAX_DENSITY & PREROUTE_PLACEMENT_TARGET_ROUTING_DENSITY

setup timing은 MET이었지만, hold timing violation이 미세하게 맞지않는 문제가 발생하였다. hold time violation은 신호가 예상보다 일찍 도착하는게 원인으로, chip size를 늘려서 PNR과정에서 data path에 buffer를 삽입하여 해결할 수 있다고 생각되었지만, chip size를 증가시켰음에도 utilization 감소 폭이 크지 않았고, local placement 밀집 현상으로 인해 hold time violation이 지속적으로 발생하였다.

따라서, icc2/config/icc2_pnr_setup.tcl 파일 내부의 PREROUTE_PLACEMENT_MAX_DENSITY, PREROUTE_PLACEMENT_TARGET_ROUTING_DENSITY parameter를 조정하였다. 이 parameter는 placement 단계에서, utilization의 max limit을 걸어줄 수 있는 parameter이다. 기존 placement 단계에서의 utilization ratio=0.822인 것을 확인하였고, PREROUTE_PLACEMENT_MAX_DENSITY=0.78, PREROUTE_PLACEMENT_TARGET_ROUTING_DENSITY=0.75로 설정하였다. 그 결과, hold time slack=0.0003으로 MET할 수 있었다. 이는 buffer 삽입 없이 data path의 물리적 길이와 RC delay를 증가시켜,

hold violation을 근본적으로 완화한 결과로 해석할 수 있다.

specs	spec13	spec14	spec15	spec16	spec17	spec18	spec19	spec20
netlist_freq	1.4	1.4	1.4	1.2	1.2	1.4	1.4	1.4
freq	0.9	0.926	0.935	0.9	0.85	0.9	0.9	0.9
period	1.11	1.08	1.07	1.11	1.17	1.11	1.11	1.11
core size	101 101	101 101	101 101	101 101	101 101	104 104	98 98	98 98
core offset	5	5	5	5	5	5	5	5
ring metal	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5
ring width	1	1	1	1	1	1	1	1
ring spacing	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5
strap metal	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5
strap width	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5
strap pitch	30	30	30	30	30	30	30	30
rail	M1	M1	M1	M1	M1	M1	M1	M1
IO port	M3 M4	M3 M4	M3 M4	M3 M4	M4 M5	M3 M4	M3 M4	M4, M5
timing_min	-0.0001	-0.0001	-0.0001	-0.0026	-0.0002	-0.0004	-0.0001	-0.0001
timing_max	0.0304	0.0024	-0.0004	-0.0004	-0.0001	0.0254	0.0287	0.0309
area	8171	8173	8168	7841	7861	8175	8163	8164
util	0.8031	0.8033	0.8028	0.7707	0.7726	0.7604	0.8571	0.8571
total power	5155200	5304300	5340800	4570400	4337100	5150700	5136400	5136600

specs	spec21	spec22	spec23	spec24	spec25	spec26	spec27	spec28
netlist_freq	1.4	1.4	1.4	1.4	1.4	1.4	1.4	1.4
freq	0.9	0.9	0.9	0.9	0.9	0.9	0.9	0.9
period	1.11	1.11	1.11	1.11	1.11	1.11	1.11	1.11
core size	101 101	101 101	101 101	101 101	101 101	101 101	101 101	101 101
core offset	5	5	5	5	5	5	5	5
ring metal	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5
ring width	1	1	1	1	1	1	1	1
ring spacing	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5
strap metal	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5
strap width	0.4	0.5	0.35	0.3	0.375	0.325	0.4	0.4
strap pitch	30	40	30	30	30	30	30	30
rail	M1	M1	M1	M1	M1	M1	M1	M1

IO port	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5	M4, M5
timing_min	0(violation)	-0.0001	-0.001	-0.0003	-0.0001	-0.0001	-0.0001	0.0003
timing_max	0.0131	0.0312	0.0286	0.0281	0.0364	0.0318	0.0251	0.0122
area	8164	8192	8172	8171	8181	8191	8166	8168
util	0.8024	0.8051	0.8032	0.8031	0.8041	0.805	0.8026	0.8028
total power	5152300	5187400	5152900	5147500	5157900	5159800		5153200

Final PNR report & reports direcorey's location


1) final PNR report

<Specification>

netlist_freq	freq	core size	core offset	ring metal	ring width	ring spacing
1.4	0.9	101 101	5	M4, M5	1	0.5
strap metal	strap width	strap pitch	rail	IO port	MAX_DENSITY	TARGET_DENSITY
M4, M5	0.4	30	M1	M4, M5	0.78	0.75

<Result>

timing_min	timing_max	area	util	total power
0.0003	0.0122	8168	0.8028	5153200



2) PNR report location direcorey

assn4_mj_v1/icc2/spec28/reports/chip_finish.report_timing.max

data required time	1.1733
data arrival time	-1.1611
slack (MET)	0.0122

assn4_mj_v1/icc2/spec28/reports/chip_finish.report_timing.min

```
-----
data required time                                0.2011
data arrival time                                -0.2014
-----
slack (MET)                                       0.0003
```

assn4_mj_v1/icc2/spec28/reports/chip_finish.report_utilization

```
*****
Report : report_utilization
Design : sa4x4
Version: V-2023.12-SP5
Date   : Sun Dec 21 21:20:22 2025
*****
Utilization Ratio:          0.8028
Utilization options:
- Area calculation based on:      site_row of block sa4x4/chip_finish
- Categories of objects excluded: hard_macros macro_keepouts soft_macros io_cells hard_blockages
Total Area:                   10174.7520
Total Capacity Area:          10174.7520
Total Area of cells:          8168.3280
Area of excluded objects:
- hard_macros      :      0.0000
- macro_keepouts  :      0.0000
- soft_macros     :      0.0000
- io_cells        :      0.0000
- hard_blockages  :      0.0000
Total Area of excluded objects: 0.0000
Ratio of excluded objects:    0.0000

Utilization of site-rows with:
- Site 'unit':          0.8028

0.8028
```

assn4_mj_v1/icc2/spec28/reports/chip_finish.report_power

Power Group	Internal Power	Switching Power	Leakage Power	Total Power	(%)	Attrs
io_pad	0.0000e+00	0.0000e+00	0.0000e+00	0.0000e+00	(0.0%)	
memory	0.0000e+00	0.0000e+00	0.0000e+00	0.0000e+00	(0.0%)	
block_box	0.0000e+00	0.0000e+00	4.6859e+01	4.6859e+01	(0.0%)	
clock_network	3.5364e+06	7.3420e+05	8.5483e+02	4.2715e+06	(82.9%)	i
register	2.6407e+05	7.5310e+04	1.2083e+04	3.5147e+05	(6.8%)	
sequential	0.0000e+00	0.0000e+00	0.0000e+00	0.0000e+00	(0.0%)	
combinational	2.6785e+05	2.3746e+05	2.4916e+04	5.3022e+05	(10.3%)	
Total	4.0683e+06 nW	1.0470e+06 nW	3.7900e+04 nW	5.1532e+06 nW		

Discussion

고찰

이번 과정을 통해 4x4 Systolic Array 모듈에 대해 PNR(Place-and-Route) 전 과정을 수행하며, 물리 설계 단계에서 다양한 파라미터가 성능, 전력, 면적에 미치는 영향을 종합적으로 이해할 수 있었다. Core Size, Utilization, Placement Density, Power Strap 구조 등 여러 물리적 파라미터를 조정하며 총 다수의 Iteration을 수행하였고, 그 과정에서 타이밍 정합(setup/hold), 전력 소모, 집적도 간의 trade-off 관계를 직접 확인할 수 있었다. 특히, 초기 배치 단계에서의 placement density 설정이 타이밍 결과에 큰 영향을 미친다는 점이 인상적이었다. PREROUTE_PLACEMENT_MAX_DENSITY 및 TARGET_ROUTING_DENSITY

를 조정함에 따라, 동일한 논리 구조임에도 불구하고 local congestion, 배선 길이, clock skew가 달라지면서 setup 및 hold 타이밍 결과가 크게 변하는 현상을 관찰하였다. 이를 통해 물리 설계에서는 단순히 논리적인 최적화뿐만 아니라, 셀 배치의 공간적 분포가 타이밍 안정성에 중요한 역할을 한다는 점을 확인하였다.

또한, Core Size와 Utilization을 조절하는 과정에서, 집적도를 무작정 높이는 것이 반드시 좋은 결과로 이어지지 않음을 알 수 있었다. Utilization이 과도하게 높을 경우 routing 혼잡이 증가하고, 이에 따른 buffer 삽입 및 우회 배선으로 인해 오히려 타이밍과 전력 측면에서 불리해질 수 있었다. 반대로, 적절한 여유를 둔 배치는 routing 품질과 타이밍 안정성을 개선하는 데 기여하였다. 이러한 관찰을 통해, 물리 설계에서는 단일 지표의 최적화보다는 여러 지표 간 균형이 중요함을 이해하게 되었다.

이번 설계 과정에서 하나의 파라미터만을 변경하여 PNR을 수행하였을 때, 사전에 예상한 결과와 실제 결과가 일치하지 않는 경우가 빈번히 발생하였다. 이는 물리 설계가 다수의 파라미터가 상호 의존적으로 작용하는 복합적인 문제임을 보여주며, 명확한 단일 경향성을 찾기보다는 반복적인 실험과 분석을 통해 점진적으로 최적점을 찾아가는 접근이 필요함을 깨닫게 하였다.

성능개선방안

power 분석

Power report 분석 결과, 전체 전력 소모에서 leakage power의 비중은 크지 않았으며, switching power와 internal power가 지배적인 요소임을 확인하였다. 특히 clock network가 전체 전력 소모에서 큰 비중을 차지하고 있었고, power strap의 width를 증가시켰을 때 clock 관련 전력 소모가 오히려 증가하는 현상을 관찰하였다. 이는 IR drop 감소로 인해 실제 CMOS에 전달되는 전압 레벨이 상승하고, 그에 따라 소비 전력이 증가한 결과로 해석할 수 있다. 따라서 전력 소모를 줄이기 위해서는 power 안정성을 해치지 않는 범위 내에서 strap width를 최소화하고, pitch를 증가시켜 배선 capacitance를 줄이는 방향이 효과적임을 알 수 있었다.

1) Performance 발전 방안

성능 향상을 위해 합성 단계에서 critical path에 Low-VT(LVT) 셀을 적용하여 지연 시간을 단축한다면, 더 높은 주파수에서 안정적으로 동작할 수 있을 것으로 예상된다. 반면, timing 여유가 충분한 non-critical path에는 High-VT(HVT) 셀을 적용하여 성능 저하 없이 전력 효율을 개선할 수 있다. 또한, 보다 높은 주파수에서 최적화된 모듈을 활용한다면, 현재 1.2GHz 이상에서 발생하는 타이밍 violation의 상한선을 추가적으로 완화할 수 있을 것으로 판단된다.

2) Power 발전 방안

전력 소모를 줄이기 위한 방안으로는 Multi-VT 기법을 활용하는 방법이 있다. Critical path에는 LVT 셀을 유지하고, 그 외의 영역에는 HVT 셀을 적용함으로써 전체 누설 전류(leakage power)를 감소시킬 수 있다. 더불어, 본 과제에서 확인한 바와 같이 power strap의 width 및 pitch 조절을 통해 clock network 및 배선 capacitance를 줄인다면 switching power와 internal power를 추가적으로 감소시킬 수 있을 것으로 기대된다.

Teammate Evaluation

조민우: hold time violation 해결 방안을 제시하는 등, timing문제 해결에 큰 기여를 하였다.

주형훈: 적절 freq를 찾는데에 기여하여, 이번 과제의 전반적인 토대를 마련하였다.