دانشکده کامپیوتر دانشگاه علم و صنعت طراحی سیستم های دیجیتال

تكليف شماره ١

۱- در یک ماژول یک ۱۶ full-adder بیتی طراحی کنید.

۲- در یک مازول دیگر یک subtractor بیتی طراحی کنید (borrow) الزامی نیست.)

۳- در یک ماژول دیگر یک ضرب کننده ۱۶ بیت در ۱۶ بیت طراحی کنید.

۴- در یک ماژول دیگر یک مدار شیفت به چپ منطقی که تعداد شیفت را از ورودی میگیرد و یک مدار XOr طراحی کنید.

** نکته در طراحی های بالا حق استفاده از اوپرند های خود زبان مانند (...,>,+,-,+,*) را ندارید و تمامی مازول ها با استفاده از دستورات منطقی ساخته شوند (...,&,...).

۵ – تمامی ماژول های طراحی شده بالا را در یک ماژول به هم متصل کنید و آپ کد های زیر را بهشان متصل نمایید.

Example	Instuction	Upcode
S=a+b	Add	000
S=a-b	Subtract	001
Hi,Lo=a*b	Multiply	010
Out = a xor b	Xor	011
Out = a << 1	Shift left logical	100

۶- تمامی دستورات بالا خروجی هایی برای flag ها دارند که در ماژول
 طراحی شده در شماره ۵ این فلگ ها را مقدار دهی کنید.

فلگ ها:

Z	زمانی ۱ میشود که حاصل صفر باشد
Ζ	زمانی ۱ میشود که حاصل منفی باشد
С	زمانی ۱ میشود که حاصل Carry داشته باشد
О	زمانی ۱ میشود که حاصل Over-flow داشته باشد

تاپ ماژول(مازول قسمت ۵):

تاپ ماژول یک در این تمرین عملکردی شبیه به alu دارد. شما باید در ورودی این ماژول آپکد ها و دو ورودی ۱۶ بیتی بگیرید و در خروجی دو مقدار ۱۶ بیتی قرار دهید(لازم به ذکر است فلگ ها هم میتوانند از نوع reg بوده و در خروجی ظاهر نشوند هم میتوانند خروجی باشند)

• نحوه اتصال در تاپ ماژول:

<ام انتخابی در تاپ مازول> <ام فایل ماژول که همنام با خوده ماژول است> (
 , (چیزی که به آن متصل میکنیم)
 رچیزی که به آن متصل میکنیم)
 زچیزی که به آن متصل میکنیم)
);

سینتکس اتصال وریلاگ برای adder ای که در کلاس نوشته شد بدین گونه است:

Reg first_in, seccond_in, CIN, COUT, result;

```
adder my_adder (
.a(first_in),
.b(seccond_in),
.cin(CIN),
.cout(COUT),
.sum(result)
);
```

مشاهده میکنید که در بالا رجیتسر های تعریف شده به ورودی های adder وصل شده اند.

مهلت تحویل دو شنبه ۸ آبان ماه ساعت ۱۲