

## 本書について

### 適用範囲と目的

このアプリケーションノートは TRAVEO™ T2G ファミリのマルチプレクサについて説明します。トリガ信号をソースペリフェラルからデスティネーションに接続する方法について説明します。

### 関連製品ファミリ

TRAVEO™ T2G ファミリ



目次

## 目次

本書	について	1
目次		2
1	はじめに	3
2	トリガマルチプレクサの概要	4
2.1	グループトリガ	7
2.2	1-to-1 トリガ	
2.3	ソフトウェアトリガ	14
3	アプリケーション	16
3.1	TCPWM タイマによる P-DMA 転送のトリガ	16
3.1.1	TCPWM タイマによる P-DMA 転送のトリガの使用例の説明	16
3.1.2	TCPWM タイマによる P-DMA 転送のトリガのサンプルプログラム	19
3.2	単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換	25
3.2.1	単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換のユースケースの説明	25
3.2.2	単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換のサンプルプログラム	
3.3	TCPWM タイマによる ADC 変換のトリガ	
3.3.1	TCPWM タイマによる ADC 変換のトリガのユースケースの説明	38
3.3.2	TCPWM タイマによる ADC 変換をトリガするプログラム例	41
3.4	SW トリガによる TCPWM タイマの同時開始	
3.4.1	SW トリガによる TCPWM タイマの同時開始のユースケースの説明	
3.4.2	SW トリガによる TCPWM タイマの同時開始のサンプルプログラム	52
4	用語集	57
5	関連ドキュメント	58
6	その他の参考資料	59
改訂	履歴	
	事項	



はじめに

## 1 はじめに

TRAVEO™ T2G デバイスのすべてのペリフェラルは、トリガ信号によって相互接続されます。トリガ信号は、ペリフェラルのイベントの発生や異なる状態への遷移を通知する手段です。トリガ信号は、他のペリフェラルでアクションを開始するために使用します。 例えば、トリガは DMA を介したデータ転送(3.1 TCPWM タイマによる P-DMA 転送のトリガを参照)、SAR ADC での変換(3.2 単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換および 3.3 TCPWM タイマによる ADC 変換のトリガを参照)、またはタイマを開始(3.4 SW トリガによる TCPWM タイマの同時開始を参照)できます。トリガマルチプレクサは、これらのトリガ信号をソースペリフェラルから目的のデスティネーションに接続するように設計されたシンプルなマルチプレクサです。

このアプリケーションノートでは、ソースペリフェラルから目的のデスティネーションへのトリガ接続 をする設定方法について説明します。

このアプリケーションノートで使用されている機能と用語の詳細については、アーキテクチャテクニカル リファレンス マニュアル (TRM) の「Trigger Multiplexer」章を参照してください。



### トリガマルチプレクサの概要


#### トリガマルチプレクサの概要 2

トリガ入力は、ソースペリフェラルからの出力信号です。トリガ出力は通常、デスティネーションペリ フェラルへの入力信号です。トリガマルチプレクサは、トリガ入力とトリガ出力を相互接続します。

トリガマルチプレクサは2つグループタイプがあります。

- マルチプレクサベースのグループタイプ (グループトリガ)
  - 1 つペリフェラルの入力トリガを複数のペリフェラルの出力トリガに接続します
- 1-to-1 ベースのグループタイプ (1-to-1 トリガ)
  - 1 つペリフェラル入力トリガを特定の出力トリガに接続します

各グループタイプは、複数のトリガグループ (最大 16) で構成されます。各グループタイプは、特定のペ リフェラルのトリガ入力に関連付けられています。Figure 1 にトリガマルチプレクサのブロックダイヤ グラムを示します。



トリガマルチプレクサのブロックダイヤグラム Figure 1

トリガマルチプレクサには次の入力信号と出力信号があります。

- TRIG IN MUX x は、グループトリガの入力トリガです。 最大 256 の入力信号があります。
- TRIG\_IN\_1TO1\_x は、1-to-1 トリガの入力トリガです。 最大 256 の入力信号があります。
- TRIG OUT MUX x は、グループトリガの出力トリガです。 最大 256 の出力信号があります。
- TRIG\_OUT\_1TO1\_x は、1-to-1 トリガの出力トリガです。 最大 256 の出力信号があります。

トリガマルチプレクサには SW トリガ, 反転出力トリガ, およびレベルまたはエッジセンシティブトリガ の機能があります。

SW トリガは SW によって開始され、トリガマルチプレクサで任意の信号を起動できます。反転出力は、 出力信号の極性を指定します。レベルトリガまたはエッジトリガは、出力トリガをレベルセンシティブ トリガまたはエッジセンシティブトリガとして扱うかどうかを指定します。

サフィックス「x」は、ペリフェラルブロックの名前を表します。Table 1 は相互接続可能なグループト リガの出力トリガと入力トリガ、および TRAVEO™ T2G デバイスシリーズで接続の可否を示します。た だし、一部の組合せは、一部のユニットおよびチャネル番号にルーティングできません。各ペリフェラ ルのユニットとチャネルの詳細については、データシートを参照してください。



## トリガマルチプレクサの概要

Table 1 シリーズによるグループトリガの出力トリガと入力トリガ間の接続

TRIG_OUT_MUX_x	TRIG_IN_MUX_x	CYT2B7	CYT2B9	CYT4BF	CYT4DI
	PDMA	<b>✓</b>	<b>√</b>	<b>✓</b>	<b>✓</b>
	MDMA	<b>✓</b>	<b>✓</b>	<b>✓</b>	✓
	FAULT	<b>✓</b>	<b>✓</b>	<b>✓</b>	✓
	СТІ	<b>✓</b>	✓	✓	✓
	EVTGEN	<b>✓</b>	✓	<b>✓</b>	✓
PDMA	HSIOM	<b>✓</b>	✓	✓	✓
	TCPWM	<b>✓</b>	<b>✓</b>	<b>✓</b>	<b>✓</b>
	CAN0_TT	<b>✓</b>	✓	✓	
	CAN1_TT	<b>✓</b>	✓	✓	
	PASS_GEN	<b>√</b>	✓	<b>√</b>	<b>√</b>
	FLEXRAY_TT			<b>√</b>	
MBMA	MDMA	<b>√</b>	✓		
MDMA	TCPWM			<b>√</b>	<b>√</b>
	TCPWM	<b>√</b>	✓	✓	<b>√</b>
	CAN_TT	<b>√</b>	✓		✓
	PDMA	<b>√</b>	✓	✓	✓
	MDMA	<b>√</b>	✓	✓	✓
	СТІ	<b>√</b>	✓	✓	✓
	FAULT	<b>√</b>	✓	✓	<b>√</b>
	PASS_GEN	<b>√</b>	✓	✓	<b>√</b>
	HSIOM	<b>√</b>	✓	✓	<b>√</b>
	SCB	<b>√</b>	✓	✓	<b>√</b>
	SCB_I2C_SCL	<b>√</b>	✓	✓	<b>√</b>
	CAN_DBG	<b>√</b>	✓	✓	<b>√</b>
T00004	CAN_FIFO	<b>√</b>	✓	✓	<b>√</b>
TCPWM	СХРІ		✓		<b>√</b>
	EVTGEN	<b>√</b>	✓	<b>√</b>	✓
	SMIF			<b>√</b>	<b>√</b>
	I2S			✓	<b>√</b>
	TDM				<b>√</b>
	SG				<b>√</b>
	PWM				<b>√</b>
	MIXER				<b>√</b>
	AUDIODAC				<b>√</b>
	FLEXRAY_TT			<b>√</b>	
	FLEXRAY_IBUF			<b>√</b>	
	FLEXRAY_OBUF			<b>√</b>	



## トリガマルチプレクサの概要

TRIG_OUT_MUX_x	TRIG_IN_MUX_x	CYT2B7	CYT2B9	CYT4BF	CYT4DN
	PDMA	✓	<b>√</b>	<b>√</b>	✓
	СТІ	✓	<b>✓</b>		
	FAULT	✓	✓		
PASS_GEN	EVTGEN	✓	✓	<b>√</b>	✓
	PASS_GEN	✓	✓		
	HSIOM	✓	✓	✓	✓
	TCPWM	✓	✓	<b>√</b>	✓
CAN TT	CAN_TT	✓	✓	<b>√</b>	✓
CAN_TT	FLEXRAY_TT			✓	
	CAN_TT			✓	
FLEXRAY_TT	FLEXRAY_TT			<b>√</b>	
HSIOM PERI_DEBUG_FREEZE PASS_DEBUG_FREEZE SRSS_WDT_DEBUG_FREEZE SRSS_MCWDT_DEBUG_FREEZE TCPWM_DEBUG_FREEZE	TR_GROUP[i]_OUTPUT	✓	<b>√</b>	<b>√</b>	<b>√</b>
I2S_DEBUG_FREEZE TDM_DEBUG_FREEZE SG_DEBUG_FREEZE PWM_DEBUG_FREEZE PWM_DEBUG_FREEZE MIXER_DEBUG_FREEZE AUDIODAC_DEBUG_FREEZE	TR_GROUP[i]_OUTPUT				✓
	PDMA	✓	✓	✓	✓
	SCB	✓	✓	✓	✓
	SCB_I2C_SCL	✓	<b>✓</b>	<b>✓</b>	✓
	CAN_DBG	✓	<b>✓</b>	<b>✓</b>	✓
	CAN_FIFO	✓	<b>√</b>	<b>√</b>	✓
	CAN_TT	✓	<b>√</b>	<b>√</b>	✓
	СТІ	✓	<b>√</b>	<b>√</b>	✓
	FAULT	✓	<b>√</b>	<b>√</b>	✓
TR_GROUP[i]_INPUT	TCPWM	✓	<b>√</b>	<b>√</b>	✓
	MDMA	✓	✓	✓	✓
	PASS_GEN	✓	✓	<b>√</b>	✓
	EVTGEN	✓	✓	<b>√</b>	✓
	CXPI		✓		<b>√</b>
	SMIF			✓	<b>√</b>
	FLEXRAY_TT			✓	
	FLEXRAY_IBUF			✓	
	FLEXRAY_OBUF			<b>√</b>	




### トリガマルチプレクサの概要

TRIG_OUT_MUX_x	TRIG_IN_MUX_x	CYT2B7	CYT2B9	CYT4BF	CYT4DN
	12S			<b>√</b>	<b>✓</b>
	HSIOM			<b>√</b>	<b>✓</b>
	TDM				<b>√</b>
	SG				<b>√</b>
	PWM				<b>√</b>
	AUDIODAC				<b>√</b>
	MIXER				<b>√</b>

1-to-1 のグループトリガでは、1 つの入力トリガが特定の出力トリガに直接接続されます。1-to-1 のトリ ガの接続については、データシートを参照してください。

#### グループトリガ 2.1

グループトリガの場合、入力トリガ TRIG IN MUX x が各出力トリガ TRIG OUT MUX x に対して選択され ます。 グループ「i」のすべての出力トリガが同じ入力トリガを共有することに注意してください。 Figure 2 にグループトリガのブロックダイヤグラムを示します。



グループトリガ Figure 2

ソースペリフェラルからの複数の出力信号から1つが選択されます。トリガグループ内の特定の出力ト リガについては、PERI TR GR[i] TR CTL[k]レジスタを介して入力トリガを指定できます。ここで、サフ ィックス「i」と「k」は、それぞれトリガグループ番号と出力トリガ番号を示します。入力トリガ番号 は、PERI\_TR\_GR[i]\_TR\_CTL [k].TR\_SEL=i で指定できます。ここでは、グループトリガのいくつかの例に ついて説明します。



### トリガマルチプレクサの概要

### 例 1:

この例は、SCB RX パルスを受信したときの 16 ビット TCPWM カウンタ開始のトリガを示します。この トリガは、マルチプレクサ (MUX) グループ 5 に含まれます。この例は、トリガグループ, 入力トリガ, お よび出力トリガを提供する CYT2B7 シリーズのデータシートからの抜粋です。Table 2 と Table 3 に、 CYT2B7 シリーズのデータシートから抜粋した MUX グループ 5 のトリガ出力とトリガ入力を示します。

CYT2B7 シリーズの MUX グループ 5 のトリガ出力 Table 2

出力(「k」)	トリガラベル	説明			
<b>MUX グループ 5:</b> TCPWM_IN (TCPWM0 トリガマルチプレクサ)					
0:10	TCPWM_ALL_CNT_TR_IN	TCPWM0 へのトリガ			

#### CYT2B7 シリーズの MUX グループ 5 のトリガ入力 Table 3

出力(「j」)	トリガラベル	説明		
MUX グループ 5: TCPWM_IN (TCPW	MUX グループ 5: TCPWM_IN (TCPWM0 トリガマルチプレクサ)			
1:16	PDMA0_TR_OUT[0:15]	汎用 P-DMA0 トリガ		
17:24	PDMA1_TR_OUT[0:7]	汎用 P-DMA1 トリガ		
25:28	MDMA_TR_OUT[0:3]	M-DMA0 トリガ		
29:30	CTI_TR_OUT[0:1]	トレースイベント		
31:34	FAULT_TR_OUT[0:3]	フォルトイベント		
35:40	PASS_GEN_TR_OUT[0:5]	PASS SAR イベント		
41:72	HSIOM_IO_INPUT[0:31]	1/0 入力		
73	SCB_TX_TR_OUT[0]	SCB0 TX トリガ		
74	SCB_RX_TR_OUT[0]	SCB0 RX トリガ		
75	SCB_I2C_SCL_TR_OUT[0]	SCB0 I2C トリガ		
76	SCB_TX_TR_OUT[1]	SCB1 TX トリガ		
77	SCB_RX_TR_OUT[1]	SCB1Rトリガ		
78	SCB_I2C_SCL_TR_OUT[1]	SCB1 I2C トリガ		
79	SCB_TX_TR_OUT[2]	SCB2 TX トリガ		
80	SCB_RX_TR_OUT[2]	SCB2 RX トリガ		
81	SCB_I2C_SCL_TR_OUT[2]	SCB2 I2C トリガ		
82	SCB_TX_TR_OUT[3]	SCB3 TX トリガ		
83	SCB_RX_TR_OUT[3]	SCB3 RX トリガ		
84	SCB_I2C_SCL_TR_OUT[3]	SCB3 I2C トリガ		
85	SCB_TX_TR_OUT[4]	SCB4 TX トリガ		
86	SCB_RX_TR_OUT[4]	SCB4 RX トリガ		
87	SCB_I2C_SCL_TR_OUT[4]	SCB4 I2C トリガ		
88	SCB_TX_TR_OUT[5]	SCB5 TX トリガ		
89	SCB_RX_TR_OUT[5]	SCB5 RX トリガ		
90	SCB_I2C_SCL_TR_OUT[5]	SCB5 I2C トリガ		
91	SCB_TX_TR_OUT[6]	SCB6 TX トリガ		



### トリガマルチプレクサの概要

出力(「j」)	トリガラベル	説明
MUX グループ 5: TCPWM_IN (TC	PWM0 トリガマルチプレクサ)	
92	SCB_RX_TR_OUT[6]	SCB6 RX トリガ
93	SCB_I2C_SCL_TR_OUT[6]	SCB612C トリガ
94	SCB_TX_TR_OUT[7]	SCB7 TX トリガ
95	SCB_RX_TR_OUT[7]	SCB7 RX トリガ
96	SCB_I2C_SCL_TR_OUT[7]	SCB7 I2C トリガ
97:99	CAN0_DBG_TR_OUT[0:2]	CANO M-DMAO イベント
100:102	CAN0_FIFO0_TR_OUT[0:2]	CAN0 FIFO0 イベント
103:105	CAN0_FIFO1_TR_OUT[0:2]	CAN0 FIFO1 イベント
106:108	CAN1_DBG_TR_OUT[0:2]	CAN1 M-DMA0 イベント
109:111	CAN1_FIFO0_TR_OUT[0:2]	CAN1 FIFO0 イベント
112:114	CAN1_FIFO1_TR_OUT[0:2]	CAN1 FIFO1 イベント
115:122	EVTGEN_TR_OUT[3:10]	EVTGEN トリガ

Figure 3 に入力トリガと出力トリガの構造を示します。




Figure 3 CYT2B7 シリーズの 16 ビット TCPWM と SCB0 RX 間のトリガ接続

次に、SCBORXと16ビットTCPWMチャネル0を接続する方法について説明します。

1. 設定レジスタの選択 MUX グループ 5 (i=5)



### トリガマルチプレクサの概要

出力トリガ TCPWM\_ALL\_CNT\_TR\_IN[16] (k=0) したがって、レジスタは PERI\_TR\_GR**5**\_TR\_CTL**0** として指定されます。

2. 入力トリガの選択 入力トリガ SCB\_RX\_TR\_OUT[0] (j=74)

構成は PERI\_TR\_GR5\_TR\_CTL0.TR\_SEL = 74 になります。

### 例 2:

ADC チャネルでの SAR ADC ユニットのアクティブ化は、イベントジェネレータによってトリガできま す。汎用トリガ入力は ADC チャネル間で共有されます。5 つの汎用トリガの中で 1 つを任意の ADC チャ ネルに接続できます。 SAR ADC のグループトリガは、通常、複数の SAR ADC ユニットのトリガ制御を行 います。SAR ADC の 1-to-1 トリガは、通常、SAR ADC ユニット内の ADC 論理チャネルのトリガ制御に役 立ちます。SAR ADC 汎用トリガ入力の詳細については、アーキテクチャ TRM の「SAR ADC」章を参照し てください。

例えば、CYT2B7 シリーズでは、入力トリガイベントジェネレータ 0 が SAR の汎用トリガ 0 に接続され ます。このトリガ接続は、MUX グループ 6 に含まれます。この例は、Table 4 および Table 5 に基づいて います。これらは、トリガグループ、入力トリガ、および出力トリガを提供する CYT2B7 シリーズのデー タシートからの抜粋です。

CYT2B7 シリーズの MUX グループ 6 のトリガ出力 Table 4

出力(「k」)	トリガラベル	説明		
MUX グループ 6: PASS (PASS SAR トリガマルチプレクサ)				
0:11	PASS_GEN_TR_IN[0:11]	SAR ADC への汎用トリガ		

CYT2B7 シリーズの MUX グループ 6 のトリガ入力 Table 5


出力(「j」)	トリガラベル	説明
MUX グループ 6: PASS (PASS SAR	- - リガマルチプレクサ)	
1:16	PDMA0_TR_OUT[0:15]	汎用 P-DMA0 トリガ
17:18	CTI_TR_OUT[0:1]	トレースイベント
19:22	FAULT_TR_OUT[0:3]	フォルトイベント
23:25	EVTGEN_TR_OUT[0:2]	EVTGEN トリガ
26:31	PASS_GEN_TR_OUT[0:5]	PASS SAR 完了信号
32:63	HSIOM_IO_INPUT[0:31]	1/0 入力
64:67	TCPWM_32_TR_OUT1[0:3]	32 ビット TCPWM0 カウンタ
68:79	TCPWM_16M_TR_OUT1[0:11]	16 ビットモータ拡張 TCPWM0 カウンタ

各シリーズのトリガグループ入力およびトリガグループ出力の表については、デバイスの**データシート** を参照してください。



### トリガマルチプレクサの概要

Figure 4 に、入力トリガと出力トリガの構造を示します。



CYT2B7 シリーズの ADC における TCPWM 16 ビットモータと汎用トリガ 2 間のトリガ接続 Figure 4

次に、トリガソースのイベントジェネレータ 0 が SARO の汎用トリガ 0 に接続する方法を説明します。

- 1. 設定レジスタの選択
  - MUX グループ 6 (i=6)
  - 出力トリガ PASS\_GEN\_TR\_IN[0] (k=0)

したがって、レジスタは PERI\_TR\_GR**6**\_TR\_CTL**0** として指定されます。

- 2. 入力トリガの選択
  - 入力トリガ EVTGEN\_TR\_OUT[0] (j=23)

設定は PERI\_TR\_GR6\_TR\_CTL0.TR\_SEL=23 になります。

- 3. 汎用トリガの選択
  - 汎用トリガ SAR\_TR\_IN\_SELO.INO\_SEL=0。

Table 6 に、反転出力トリガとレベルまたはエッジセンシティブトリガを説明するグループトリガのビ ットレジスタを示します。 詳細については、レジスタ TRM を参照してください。

Table 6 グループトリガ制御ビットレジスタ

ビットレジスタ	説明
PERI_TR_GR[i]_TR_CTL[k].TR_INV	出力トリガを反転するかどうかを指定します。 '0':反転しない '1':反転する
PERI_TR_GR[i]_TR_CTL[k].TR_EDGE	(反転) 出力トリガをレベルセンシティブトリガまたはエッジセンシティブトリガとして扱うかどうかを指定します。 '0':レベルセンシティブ '1':エッジセンシティブトリガ



### トリガマルチプレクサの概要

#### 1-to-1 トリガ 2.2

1-to-1 のトリガの場合、入力トリガ TRIG\_IN\_1TO1\_x が出力トリガ TRIG\_OUT\_1TO1\_x に接続されます。 1-to-1 のグループには、入力トリガを無効にする AND ゲート機能があります。Figure 5 に、1-to-1 のト リガのブロックダイヤグラムを示します。




Figure 5 1-to-1 トリガ

1-to-1 のグループトリガは、PERI TR 1TO1 GR[i] TR CTL[k]レジスタで指定できます。ここで、サフィッ クス「i」と「k」は、それぞれトリガグループ番号と出力トリガ番号を示します。

PERI\_TR\_1TO1\_GR[i]\_TR\_CTL[k].TR\_SEL は、入力トリガの有効化/無効化を制御するために使用されま す。「1」に設定すると、入力トリガが有効になります。「0」に設定すると、入力トリガが無効にな り、一定の信号レベル「0」に設定されます。

ここでは、1-to-1 トリガの例について説明します。

### 例:

これは、SCB UART チャネル 3 によって P-DMA1 チャネル 15 でデータ送信を起動する例です。このトリ ガ接続は、MUX グループ 8 に含まれます。この例は、トリガグループと入力トリガを提供する CYT2B7 シリーズのデータシートから抜粋した Table 7 に基づいています。

CYT2B7 シリーズの 1-to-1 MUX グループ 8 のトリガ Table 7

入力トリガ(「k」)	トリガ入力	トリガ出力			
MUX グループ 8: SCB から P-DMA1	<b>MUX グループ 8:</b> SCB から P-DMA1 へのトリガ				
0	SCB0_TX_TR_OUT	PDMA1_TR_IN[8]			
1	SCB0_RX_TR_OUT	PDMA1_TR_IN[9]			
2	SCB1_TX_TR_OUT	PDMA1_TR_IN[10]			
3	SCB1_RX_TR_OUT	PDMA1_TR_IN[11]			
4	SCB2_TX_TR_OUT	PDMA1_TR_IN[12]			
5	SCB2_RX_TR_OUT	PDMA1_TR_IN13]			
6	SCB3_TX_TR_OUT	PDMA1_TR_IN[14]			
7	SCB3_RX_TR_OUT	PDMA1_TR_IN[15]			
8	SCB4_TX_TR_OUT	PDMA1_TR_IN[16]			
9	SCB4_RX_TR_OUT	PDMA1_TR_IN[17]			
_10	SCB5_TX_TR_OUT	PDMA1_TR_IN[18]			
_11	SCB5_RX_TR_OUT	PDMA1_TR_IN[19]			
12	SCB6_TX_TR_OUT	PDMA1_TR_IN[20]			
13	SCB6_RX_TR_OUT	PDMA1_TR_IN[21]			



### トリガマルチプレクサの概要

入力トリガ(「k」)	トリガ入力	トリガ出力
14	SCB7_TX_TR_OUT	PDMA1_TR_IN[22]
15	SCB7_RX_TR_OUT	PDMA1_TR_IN[23]

各シリーズのトリガ 1-to-1 の表については、デバイスのデータシートを参照してください。

以下では、SCB チャネル 3 を P-DMA1 チャネル 15 に接続する方法について説明します。1-to-1 のグルー プトリガでは、1つの入力トリガが特定の出力トリガに直接接続されます。したがって、出力トリガを 示すには、入力トリガ番号のみを指定するだけで十分です。

### 1. 設定レジスタの選択

- MUX グループ 8 (i=8)

入力トリガ SCB3\_RX\_TR\_OUT が出力トリガ PDMA1\_TR\_IN[15] (k=7) に直接接続します。

したがって、レジスタは PERI\_TR\_1TO1\_GR**8**\_TR\_CTL**7** として指定されます。

### 2. 入力トリガの設定

通常は 1-to-1 トリガの入力トリガが有効になります。

設定は PERI\_TR\_1TO1\_GR8\_TR\_CTL7.TR\_SEL = 1 になります。

Table 8 に、反転出力トリガとレベルまたはエッジセンシティブトリガを説明する 1-to-1 トリガのビッ トレジスタを示します。詳細については、レジスタ TRM を参照してください。

1-to-1 トリガ制御ビットレジスタ Table 8


ビットレジスタ	説明
PERI_TR_1TO1_GR[i]_TR_CTL[k].TR_INV	出力トリガを反転するかどうかを指定します。 '0':反転しない '1':反転する
PERI_TR_1TO1_GR[i]_TR_CTL[k].TR_EDGE	(反転)出力トリガをレベルセンシティブトリガまたは エッジセンシティブトリガとして扱うかどうかを指定し ます。 '0':レベルセンシティブ '1':エッジセンシティブトリガ




### トリガマルチプレクサの概要

#### ソフトウェアトリガ 2.3

各グループはソフトウェアトリガをサポートします。グループトリガの場合、SW トリガには入力トリ ガまたは出力トリガのいずれかを選択できます。1-to-1 のトリガの場合、SW トリガとして出力トリガを 選択できます。Figure 6 に、SW トリガを使用したグループトリガのブロックダイヤグラムを示します。 Figure 7 に、1-to-1 トリガと SW トリガのブロックダイヤグラムを示します。



グループトリガの SW トリガ Figure 6



1-to-1 の SW トリガ Figure 7

ソフトウェアによるトリガのアクティブ化は、PERI TR CMD を介して行えます。このレジスタは、SW によるトリガやデバッグに便利です。グループトリガの場合、アクティブ化されたトリガを入力トリガ (=i) または出力トリガ (=k) として指定するには、PERL TR\_CMD.OUT\_SEL を構成します。「0」に設定す ると、入力トリガが選択されます。「1」に設定すると、出力トリガが選択されます。この構成は 1-to-1 のトリガには使用できないことに注意してください。起動されるトリガ番号は、PERI TR CMD.TR SEL=i または k で指定できます。トリガグループ番号は、PERI\_TR\_CMD.GROUP\_SEL=i で指定できます。アクテ ィブ化されたトリガのレベルまたはエッジセンシティブトリガは、PERI\_TR\_CMD.TR\_EDGE で指定できま す。PERI\_TR\_CMD.ACTIVATE を「1」に設定すると、トリガをアクティブ化できます。PERI\_TR\_CMD. は、 他の PERI\_TR\_CMD フィールドと一緒に設定できません。ここでは、ソフトウェアトリガの例について 説明します。

### 例:

これは、P-DMA0 チャネル 0 でデータ転送を起動する例です。このトリガ接続は、グループトリガの MUX グループ 0 に含まれ、アクティブ化されたトリガとして出力トリガを指定します。Table 9 に PERI\_TR\_CMD.GROUP\_SEL (=i) および PERI\_TR\_CMD.TR\_SEL (=k) に設定する必要がある値を示します。 CYT2B7 シリーズのデータシートから抜粋した Table 9 に、トリガグループと出力トリガを示します。




### トリガマルチプレクサの概要

CYT2B7 シリーズの MUX グループ 0 のトリガ出力 Table 9

出力(「k」)	トリガラベル	説明
<b>MUX グループ 0:</b> PDMA0_TR (P-DMA0 トリガマルチプレクサ)		
0:7	PDMA0_TR_IN[0:7]	P-DMA0[0:7]へのトリガ

各シリーズのトリガグループ出力の表については、デバイスのデータシートを参照してください。

Figure 8 に、SW による P-DMAO でのデータ転送のトリガを示します。



SW による P-DMA0 データ転送の開始 Figure 8

次に、P-DMA0 でデータ転送を開始する方法について説明します。

- 1. アクティブ化されたトリガの選択
  - PERI\_TR\_CMD.TR\_SEL=**0**: 出力トリガ PDMA0\_TR\_IN[0] (k=0)

PERI TR CMD.GROUP SEL=**0**: グループトリガの MUX グループ 0 (i=0)

PERI\_TR\_CMD.TR\_EDGE=1: エッジセンシティブトリガ

- 2. アクティブ化されたトリガの指定 PERI\_TR\_CMD.OUT\_SEL=1: 出力トリガ
- 3. SW トリガをアクティブ化します PERI\_TR\_CMD.ACTIVATE=1

各シリーズのトリガグループ入力およびトリガグループ出力の詳細については、デバイスの**データシー** トを参照してください。



アプリケーション

## 3 アプリケーション

ここでは、グループトリガ, 1-to-1 トリガ, および SW トリガの使用例について説明します。

- TCPWM タイマによる P-DMA 転送のトリガ: グループトリガの使用例
- **単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換**: グループトリガの使用例
- TCPWM タイマによる ADC 変換のトリガ: 1-to-1 の使用例
- SW トリガによる TCPWM タイマの同時開始: SW トリガの使用例

## 3.1 TCPWM タイマによる P-DMA 転送のトリガ

ここでは、グループトリガの入力トリガが P-DMA0 チャネルのデータ転送を開始する方法について説明します。

## 3.1.1 TCPWM タイマによる P-DMA 転送のトリガの使用例の説明

**Figure 9** に、CYT2B7 シリーズのグループトリガのアプリケーション例を示します。P-DMA0 チャネル 9 のデータ転送は、グループトリガマルチプレクサグループ 3 の TCPWM 16 ビットチャネル 0 によってトリガされます。TCPWM カウンタのオーバーフローイベントは、P-DMA0 チャネル 9 をトリガして、SRAM のソースバッファから SRAM のデスティネーションバッファへのデータ転送を開始します。**Figure 10** に動作を示します。TCPWM および DMA コンポーネントの詳細については、**アーキテクチャ TRM** の「TCPWM」および「Direct Memory Access」章を参照してください。




Figure 9 CYT2B7 シリーズのグループトリガの例




Figure 10 動作例: TCPWM カウンタのオーバーフローによる P-DMA 転送のトリガ



### アプリケーション

このアプリケーションを実装には、トリガを設定する必要があります。Figure 11 に、トリガの設定手順 を示します。Figure 11 は、TCPWM カウンタと P-DMA0 チャネルの設定も示します。




Figure 11 CYT2B7 シリーズのグループトリガの設定例

ステップィのグループトリガの出力トリガと入力トリガの構成は次のとおりです。

### トリガマルチプレクサの設定

Table 10 と Table 11 に、設定する値を示します。これらの表は、トリガグループ, 入力トリガ, および出 カトリガを提供する CYT2B7 シリーズデータシートからの抜粋です。



### アプリケーション


CYT2B7 シリーズの MUX グループ 3 のトリガ出力 Table 10

出力(「k」)	トリガラベル	説明
<b>MUX グループ 3:</b> TCPWM_TO_PDMA0 (TCPWM0 から P-DMA0 へのトリガマルチプレクサ)		
0:7	PDMA0_TR_IN[8:15]	P-DMA0[8:15]へのトリガ

CYT2B7 シリーズの MUX グループ 3 のトリガ入力 Table 11

入力(「j」)	トリガラベル	説明
MUX グループ 3: TCPWM_TO_PDMA0 (TCPWM0 から P-DMA0 へのトリガマルチプレクサ)		
1:4	TCPWM_32_TR_OUT0[0:3]	32 ビット TCPWM0 カウンタ
5:16	TCPWM_16M_TR_OUT0[0:11]	16 ビットモータ拡張 TCPWM0 カウンタ
17:79	TCPWM_16_TR_OUT0[0:62]	16 ビット TCPWM0 カウンタ
80:82	CAN0_TT_TR_OUT[0:2]	CANO TT 同期出力
83:85	CAN1_TT_TR_OUT[0:2]	CAN1 TT 同期出力

Figure 12 に、入力トリガと出力トリガの構造を示します。



CYT2B7 シリーズの 16 ビット TCPWM と P-DMA0 間のトリガ接続

次に、P-DMA0 チャネル 9 と 16 ビット TCPWM チャネル 0 を接続する方法について説明します。

1. 設定レジスタの選択 MUX グループ 3 (i=3) 出力トリガ PDMA0\_TR\_IN[9] (k=1)

したがって、レジスタは PERI\_TR\_GR3\_TR\_CTL1 として指定されます。

2. 入力トリガの選択 入力トリガ TCPWM\_16\_TR\_OUT0[0] (j=17)

構成は PERI\_TR\_GR3\_TR\_CTL1.TR\_SEL=17 になります。各シリーズのトリガマルチプレクサ図を参照す る必要があります。これは、正しいマルチプレクサグループと正確な入力および出力トリガが選択され ていることを確認するためです。他の MUX グループおよび他のシリーズのグループトリガのトリガの設 定については、デバイスの**データシート**を参照してください。

## 3.1.2 TCPWM タイマによる P-DMA 転送のトリガのサンプルプログラム

**Code Listing 1** は、**Figure 11** のサンプルプログラムを示します。このアプリケーションノートのプログラムコードは、サンプルドライバライブラリ (SDL) の一部です。SDL については、**その他の参考資料**を参照してください。

### Code Listing 1 TCPWM タイマによる P-DMA 転送のトリガの例

```
void Cy_PDMA_Disable(volatile stc_DW_t *pstcPDMA)
                                                                           (1) P-DMA0 無効
   pstcPDMA->unCTL.stcField.u1ENABLED =
cy en pdma status t Cy PDMA Descr Init(cy stc pdma descr t* descriptor, const cy stc pdma descr config t* config)
   cy_en_pdma_status_t retVal = CY_PDMA_ERR_UNC;
                                                                         (2) ディスクリプタ設定
   if ((descriptor != NULL) && (config != NULL))
       descriptor->unPDMA DESCR CTL.stcField.u2WAIT FOR DEACT
                                                                               config->deact;
       descriptor->unPDMA DESCR CTL.stcField.u2INTR TYPE
                                                                               config->intrType;
       descriptor->unPDMA_DESCR_CTL.stcField.u2TR_OUT_TYPE
                                                                               config->trigoutType;
       descriptor->unPDMA_DESCR_CTL.stcField.u2TR_IN_TYPE
                                                                               config->triginType;
       descriptor->unPDMA DESCR CTL.stcField.u1SRC TRANSFER SIZE
                                                                               config->srcTxfrSize;
                                                                               config->destTxfrSize;
       descriptor->unPDMA_DESCR_CTL.stcField.u1DST_TRANSFER_SIZE
       descriptor->unPDMA_DESCR_CTL.stcField.u1CH_DISABLE
                                                                               config->chStateAtCmplt;
       descriptor->unPDMA_DESCR_CTL.stcField.u2DATA_SIZE
                                                                               config->dataSize;
       descriptor->unPDMA_DESCR_CTL.stcField.u2DESCR_TYPE
                                                                               config->descrType;
       descriptor->u32PDMA_DESCR_SRC
                                                                               (uint32_t)config->srcAddr;
       descriptor->u32PDMA_DESCR_DST
                                                                                (uint32_t)config->destAddr;
```



switch(config->descrType)



```
/* Set channel priority */
       pstcPDMA->CH_STRUCT[chNum].unCH_CTL.stcField.u2PRIO
                                                                     = chnlConfig->priority;
       /* Set enabled status */
       pstcPDMA->CH_STRUCT[chNum].unCH_CTL.stcField.u1ENABLED
                                                                     = chnlConfig->enable;
       retVal = CY_PDMA_SUCCESS;
   return (retVal);
void Cy_PDMA_Enable(volatile stc_DW_t *pstcPDMA)
                                                                       (4) P-DMA0 有効
   pstcPDMA->unCTL.stcField.u1ENABLED =
void Cy_Tcpwm_Counter_Disable(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM)
   ptscTCPWM->unCTRL.stcField.u1ENABLED = 0 \times 00;
                                                                 (5) TCPWM#0 (16 ビット) 無効
uint32_t Cy_Tcpwm_Counter_Init(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, cy_stc_tcpwm_counter_config_t const *config)
   uint32_t status = CY_RET_BAD_PARAM;
   if ((NULL != ptscTCPWM) && (NULL != config))
                                                                              (6) TCPWM#0 (16 ビット) のタイマモード設定
       ptscTCPWM->unCTRL.stcField.u1ONE_SHOT = config->runMode;
       ptscTCPWM->unCTRL.stcField.u2UP_DOWN_MODE = config-> countDirection;
```



22

## Code Listing 1 TCPWM タイマによる P-DMA 転送のトリガの例

```
ptscTCPWM->unCTRL.stcField.u3MODE = config->CompareOrCapture;
ptscTCPWM->unCTRL.stcField.u1DBG FREEZE EN = config->debug pause;
ptscTCPWM->unCTRL.stcField.u1AUTO_RELOAD_CC0 = config->enableCompare0Swap;
ptscTCPWM->unDT.stcField.u8DT_LINE_OUT_L = config->clockPrescaler;
if (CY_TCPWM_COUNTER_COUNT_UP == config->runMode)
   ptscTCPWM->unCOUNTER.u32Reqister = CY_TCPWM_CNT_UP_INIT_VAL;
ptscTCPWM->unCC0.u32Register = config->compare0;
ptscTCPWM->unCC0_BUFF.u32Register = config->compare0_buff;
ptscTCPWM->unPERIOD.u32Register = config->period;
ptscTCPWM->unTR IN SEL0.stcField.u8CAPTURE0 SEL = config->capture0Input;
ptscTCPWM->unTR_IN_SEL0.stcField.u8RELOAD_SEL = config->reloadInput;
ptscTCPWM->unTR_IN_SEL0.stcField.u8STOP_SEL = config->stopInput;
ptscTCPWM->unTR_IN_SEL0.stcField.u8COUNT_SEL = config->countInput;
ptscTCPWM->unTR_IN_SEL1.stcField.u8START_SEL = config->startInput;
ptscTCPWM->unTR IN EDGE SEL.stcField.u2CAPTURE0 EDGE = config->capture0InputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2RELOAD_EDGE = config->reloadInputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2START_EDGE = config->startInputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2STOP_EDGE = config->stopInputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2COUNT_EDGE = config->countInputMode;
ptscTCPWM->unTR_OUT_SEL.stcField.u3OUT0 = config->trigger1;
ptscTCPWM->unTR_OUT_SEL.stcField.u3OUT1 = config->trigger2;
ptscTCPWM->unINTR_MASK.u32Register = config->interruptSources;
```



```
アプリケーション
```

```
ptscTCPWM->unCTRL.stcField.ulAUTO_RELOAD_CCl = config->enableCompare1Swap;
       ptscTCPWM->unCC1.u32Register = config->compare1;
       ptscTCPWM->unCC1_BUFF.u32Register = config->compare1_buff;
       ptscTCPWM->unTR_IN_SEL1.stcField.u8CAPTURE1_SEL = config->capture1Input;
       ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2CAPTURE1_EDGE = config->capture1InputMode;
       status = CY_RET_SUCCESS;
   return(status);
cy_en_trigmux_status_t Cy_TrigMux_Connect(uint32_t inTrig, uint32_t outTrig, uint32_t invert, en_trig_type_t trigType, uint32_t
dbg_frz_en)
                                                                                      (7) グループトリガ設定
   volatile stc_PERI_TR_GR_TR_CTL_field_t* pTR_CTL;
               cy_en_trigmux_status_t
                                              retVal = CY_TRIGMUX_BAD_PARAM;
   if ((inTrig & CY_TR_GROUP_MASK) == (outTrig & CY_TR_GROUP_MASK))
                               &(PERI->TR_GR[(outTrig & CY_TR_GROUP_MASK) >> CY_TR_GROUP_SHIFT].unTR_CTL[outTrig &
       pTR_CTL
CY_TR_MASK].stcField); //Select output trigger TRIG_OUT_MUX_3_PDMAO_TR_IN9
       pTR_CTL->u8TR_SEL =
                               inTrig; //Select input trigger TRIG_IN_MUX_3_TCPWM_16_TR_OUT00
       pTR_CTL->u1TR_INV = invert; //Invert input trigger
       pTR_CTL->u1TR_EDGE = trigType; //Select edge sensitive trigger as output trigger type
       retVal
                           = CY TRIGMUX SUCCESS;
   return retVal;
```



ptscTCPWM->unCTRL.stcField.u1ENABLED = 0x1;

ptscTCPWM->unTR\_CMD.stcField.u1START = 0x01;

void Cy\_Tcpwm\_Counter\_Enable(volatile stc\_TCPWM\_GRP\_CNT\_t \*ptscTCPWM)

void Cy\_Tcpwm\_TriggerStart(volatile stc\_TCPWM\_GRP\_CNT\_t \*ptscTCPWM)

```
プリケーション
```

Note: プログラムコードのグレーアウトされたセクションは、このアプリケーションノートでは説明されません。詳細については、アーキテクチャ TRM を参照してください。

(8) TCPWM#0 (16 ビット) 有効

(9) SW トリガによる TCPWM#0 (16 ビット) のスタート





アプリケーション

## 3.2 単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換

ここでは、グループトリガの入力トリガが 3 つの SAR ユニットで ADC チャネル変換を開始する方法について説明します。

## 3.2.1 単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換のユース ケースの説明

ADC チャネルでの複数の SAR ADC ユニットのアクティブ化は、単一の TCPWM タイマによって同時にトリガできます。汎用トリガ入力は ADC チャネル間で共有されます。5 つの汎用トリガの 1 つを任意の ADC チャネルに接続できます。**Figure 13** に、アプリケーションの例を示します。SAR0, SAR1, および SAR2 の ADC チャネル変換は、グループトリガのマルチプレクサグループ 6 の TCPWM 16 ビットモータ 制御カウンタによってトリガされます。TCPWM カウンタのコンペアマッチ 0 は、汎用トリガに接続されている SAR ADC へのトリガを生成します。汎用トリガは、SAR0, SAR1, および SAR2 の ADC チャネル 3 に接続され、同時変換を開始します。

**Figure 14** に動作を示します。TCPWM および SAR ADC の詳細については、**アーキテクチャ TRM** の「TCPWM」および「SAR ADC」章を参照してください。




Figure 13 CYT2B7 シリーズのグループトリガおよび ADC 汎用トリガ入力の例





Figure 14 動作例: 単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換



### アプリケーション

このアプリケーションを実装するには、トリガを設定する必要があります。Figure 15 に、トリガの設定 手順を示します。



CYT2B7 シリーズの ADC 汎用トリガ入力とグループトリガの設定 Figure 15



### アプリケーション

ステップ(4)のグループトリガの出力トリガと入力トリガの設定は以下のとおりです。

### トリガマルチプレクサの設定

Table 12 と Table 13 に、設定する値を示します。これらの表は、トリガグループ, 入力トリガ, および出 カトリガを提供する CYT2B7 シリーズデータシートからの抜粋です。

CYT2B7 シリーズの MUX グループ 6 のトリガ出力 Table 12

出力(「k」)	トリガレベル	説明
MUX グループ 6: PASS (PASS SAR トリガマルチプレクサ)		
0:11	PASS_GEN_TR_IN[0:11]	SAR ADC への汎用トリガ

Table 13 CYT2B7 シリーズの MUX グループ 6 のトリガ入力

トリガレブル	説明	
MUX グループ 6: PASS (PASS SAR トリガマルチプレクサ)		
PDMA0_TR_OUT[0:15]	汎用 P-DMA0 トリガ	
CTI_TR_OUT[0:1]	トレースイベント	
FAULT_TR_OUT[0:3]	フォルトイベント	
EVTGEN_TR_OUT[0:2]	EVTGEN トリガ	
PASS_GEN_TR_OUT[0:5]	PASS SAR 完了信号	
HSIOM_IO_INPUT[0:31]	I/O 入力	
TCPWM_32_TR_OUT1[0:3]	32 ビット TCPWM0 カウンタ	
TCPWM_16M_TR_OUT1[0:11]	16 ビットモータ拡張 TCPWM0 カウンタ	
	PDMA0_TR_OUT[0:15] CTI_TR_OUT[0:1] FAULT_TR_OUT[0:3] EVTGEN_TR_OUT[0:2] PASS_GEN_TR_OUT[0:5] HSIOM_IO_INPUT[0:31] TCPWM_32_TR_OUT1[0:3]	

各シリーズのトリガグループ入力およびトリガグループ出力の表については、デバイスのデータシート を参照してください。

Figure 16 に、入力トリガと出力トリガの構造を示します。



### アプリケーション




Figure 16 TCPWM 16 ビットモータと CYT2B7 シリーズ SAR0 ユニットの汎用トリガ 2 間のトリガ接続

次に、トリガソース TCPWM 16 ビットモータ制御カウンタが各 SAR の汎用トリガ 2 に接続する方法を説明します。

- 設定レジスタの選択
   MUX グループ 6 (i=6)
   出力トリガ、汎用トリガ 8 または PASS\_GEN\_TR\_IN[8] (k=8)
   したがって、レジスタは PERI\_TR\_GR**6**\_TR\_CTL**8** として指定されます。
- 2. 入力トリガの選択 入力トリガ TCPWM\_16M\_TR\_OUT1[1] (j=69) 構成は PERI\_TR\_GR6\_TR\_CTL8.TR\_SEL = **69** になります。
- 3. 汎用トリガ8は、対応する SAR ユニットの SAR 汎用トリガ入力2、IN2 に転送されます。
- SARO の場合、構成は
  - SAR\_TR\_IN\_SEL0.IN2\_SEL = 8
- SAR1 の場合、構成は
  - SAR\_TR\_IN\_SEL1.IN2\_SEL = 8
- SAR2 の場合、構成は
  - SAR\_TR\_IN\_SEL2.IN2\_SEL = 8
- 4. IN2 は、対応する SAR ユニットのチャネル 3 をトリガします
- SARO の場合、SAR トリガ選択の構成は
  - PASSO\_SARO\_CH3\_TR\_CTL.SEL = 4 (この値は SAR 汎用トリガ入力 2 を表します)
- SAR1 の場合、SAR トリガ選択の構成は
  - PASS0\_SAR1\_CH3\_TR\_CTL.SEL = 4
- SAR2 の場合、SAR トリガ選択の構成は
  - PASS0\_SAR2\_CH3\_TR\_CTL.SEL = 4

グループトリガのトリガ設定については、デバイスのデータシートを参照してください。

## 3.2.2 単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換のサンプルプログラム

Code Listing 2 に、Figure 15 のプログラム例を示します。

```
void Cy Tcpwm Counter Disable (volatile stc TCPWM GRP CNT t *ptscTCPWM)
                                                                          (1) TCPWM#1 (16 ビットモータ)無効
   ptscTCPWM->unCTRL.stcField.u1ENABLED = 0 \times 00;
cy_en_adc_status_t Cy_Adc_Init(volatile stc_PASS_SAR_t * base, const cy_stc_adc_config_t * config)
   cy_en_adc_status_t ret = CY_ADC_SUCCESS;
   un_PASS_SAR_CTL_t unSarCtl = { 0 };
   if (NULL != config)
                                                                                    (2) SAR0, SAR1, SAR2 構造設定
       /* CTL register setting */
       base->unPRECOND_CTL.stcField.u4PRECOND_TIME = config->preconditionTime;
       /* CTL register setting */
       unSarCtl.stcField.u8PWRUP_TIME = config->powerupTime;
       unSarCtl.stcField.u1IDLE_PWRDWN = config->enableIdlePowerDown ? 1u : 0;
       unSarCtl.stcField.ulMSB STRETCH = config->msbStretchMode;
       unSarCtl.stcField.ulHALF_LSB = config->enableHalfLsbConv ? 1u : 0;
       unSarCtl.stcField.ulSARMUX_EN = config->sarMuxEnable ? lu : 0;
       unSarCtl.stcField.u1ADC_EN = config->adcEnable ? 1u : 0;
       unSarCtl.stcField.u1ENABLED = config->sarIpEnable ? 1u : 0;
       base->unCTL.u32Register = unSarCtl.u32Register;
```





アプリケーション

```
cy_en_trigmux_status_t
                                               retVal = CY_TRIGMUX_BAD_PARAM;
   if ((inTrig & CY_TR_GROUP_MASK) == (outTrig & CY_TR_GROUP_MASK))
                           = &(PERI->TR GR[(outTrig & CY TR GROUP MASK) >> CY TR GROUP SHIFT].unTR CTL[outTrig &
       pTR_CTL
CY_TR_MASK].stcField); //Select output trigger TRIG_OUT_MUX_6_PASS_GEN_TR_IN8
       pTR_CTL->u8TR_SEL = inTrig; //Select input trigger TRIG_IN_MUX_6_TCPWM_16M_TR_OUT11
       pTR_CTL->u1TR_INV = invert; //Invert input trigger
       pTR_CTL->ulTR_EDGE = trigType; // Select edge sensitive trigger as output trigger type
       retVal
                              CY TRIGMUX SUCCESS;
   return retVal;
cy en adc status t Cy Adc Channel Init(volatile stc PASS SAR CH t * base, const cy stc adc channel config t * config)
   cy_en_adc_status_t ret = CY_ADC_SUCCESS;
                                                                 (5) SAR0,1,2 の ch#3 設定
   un_PASS_SAR_CH_TR_CTL_t unTrCtl = { 0 };
   un_PASS_SAR_CH_SAMPLE_CTL_t unSampleCtl = { 0 };
   un_PASS_SAR_CH_POST_CTL_t unPostCtl = { 0 };
   un_PASS_SAR_CH_RANGE_CTL_t unRangeCtl = { 0 };
   un_PASS_SAR_CH_INTR_t unIntr = { 0 };
   if (NULL != config)
       /* At first disable the channel */
           base->unENABLE.stcField.ulCHAN_EN = Ou;
```



アプリケーショ

```
/* Clear whole interrupt flags */
unIntr.stcField.u1CH_OVERFLOW = 1u;
unIntr.stcField.u1CH_PULSE = 1u;
unIntr.stcField.u1CH_RANGE = 1u;
unIntr.stcField.u1GRP_CANCELLED = 1u;
unIntr.stcField.u1GRP DONE = 1u;
unIntr.stcField.u1GRP_OVERFLOW = 1u;
base->unINTR.u32Register = unIntr.u32Register;
unTrCtl.stcField.u3SEL = config->triggerSelection;
unTrCtl.stcField.u3PRIO = config->channelPriority;
unTrCtl.stcField.u2PREEMPT_TYPE = config->preenptionType;
unTrCtl.stcField.u1GROUP_END = config->isGroupEnd ? 1u : 0u;
unTrCtl.stcField.u1DONE_LEVEL = config->doneLevel ? 1u : 0u;
base->unTR_CTL.u32Register = unTrCtl.u32Register;
unSampleCtl.stcField.u6PIN_ADDR = config->pinAddress;
unSampleCtl.stcField.u2PORT_ADDR = config->portAddress;
unSampleCtl.stcField.u3EXT_MUX_SEL = config->extMuxSelect;
unSampleCtl.stcField.u1EXT_MUX_EN = config->extMuxEnable ? 1u : 0u;
unSampleCtl.stcField.u2PRECOND_MODE = config->preconditionMode;
unSampleCtl.stcField.u2OVERLAP_DIAG = config->overlapDiagMode;
unSampleCtl.stcField.u12SAMPLE_TIME = config->sampleTime;
unSampleCtl.stcField.ulALT_CAL = config->calibrationValueSelect;
base->unSAMPLE_CTL.u32Register = unSampleCtl.u32Register;
```



アプリケーショ

```
unPostCtl.stcField.u3POST_PROC = config->postProcessingMode;
unPostCtl.stcField.ulLEFT_ALIGN = config->resultAlignment;
unPostCtl.stcField.ulSIGN_EXT = config->signExtention;
unPostCtl.stcField.u8AVG_CNT = config->averageCount;
unPostCtl.stcField.u5SHIFT_R = config->rightShift;
unPostCtl.stcField.u2RANGE_MODE = config->rangeDetectionMode;
base->unPOST_CTL.u32Register = unPostCtl.u32Register;
unRangeCtl.stcField.u16RANGE_LO = config->rangeDetectionLoThreshold;
unRangeCtl.stcField.ul6RANGE_HI = config->rangeDetectionHiThreshold;
base->unRANGE_CTL.u32Register = unRangeCtl.u32Register;
cy_en_adc_status_t ret = CY_ADC_SUCCESS;
un_PASS_SAR_CH_INTR_MASK_t unMask = { 0 };
if (NULL != mask)
    unMask.stcField.u1CH_OVERFLOW_MASK = mask->chOverflow ? 1u : 0u;
    unMask.stcField.u1CH PULSE MASK = mask->chPulse ? 1u : 0u;
    unMask.stcField.u1CH_RANGE_MASK = mask->chRange ? 1u : 0u;
    unMask.stcField.u1GRP_CANCELLED_MASK = mask->grpCancelled ? 1u : 0u;
    unMask.stcField.u1GRP_DONE_MASK = mask->grpDone ? 1u : 0u;
    unMask.stcField.u1GRP_OVERFLOW_MASK = mask->grpOverflow ? 1u : 0u;
   base->unINTR_MASK.u32Register = unMask.u32Register;
return ret;
```



アプリケーション

```
return ret;
void Cy Adc Channel Enable(volatile stc PASS SAR CH t * base)
                                                                      (6) SAR0,1,2 の ch#3 有効
   base->unENABLE.stcField.u1CHAN_EN = 1u;
uint32_t Cy_Tcpwm_Counter_Init(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, cy_stc_tcpwm_counter_config_t const *config)
   uint32_t status = CY_RET_BAD_PARAM;
                                                                   (7) TCPWM#1 (16 ビットモータ) のタイマモード設定
   if (config->trigger1 > 0x04 || config->trigger2 > 0x04)
       return status;
   if ((NULL != ptscTCPWM) && (NULL != config))
       ptscTCPWM->unCTRL.stcField.u1ONE_SHOT = config->runMode;
       ptscTCPWM->unCTRL.stcField.u2UP DOWN MODE = config-> countDirection;
       ptscTCPWM->unCTRL.stcField.u3MODE = config->CompareOrCapture;
       ptscTCPWM->unCTRL.stcField.ulDBG_FREEZE_EN = config->debug_pause;
       ptscTCPWM->unCTRL.stcField.u1AUTO_RELOAD_CC0 = config->enableCompare0Swap;
       ptscTCPWM->unDT.stcField.u8DT_LINE_OUT_L = config->clockPrescaler;
```



アプリケーション

```
if (CY_TCPWM_COUNTER_COUNT_UP == config->runMode)
   ptscTCPWM->unCOUNTER.u32Reqister = CY_TCPWM_CNT_UP_INIT_VAL;
else if (CY_TCPWM_COUNTER_COUNT_DOWN == config->runMode)
   ptscTCPWM->unCOUNTER.u32Register = config->period;
else
   ptscTCPWM->unCOUNTER.u32Register = CY_TCPWM_CNT_UP_DOWN_INIT_VAL;
ptscTCPWM->unCC0.u32Register = config->compare0;
ptscTCPWM->unCC0_BUFF.u32Register = config->compare0_buff;
ptscTCPWM->unPERIOD.u32Register = config->period;
ptscTCPWM->unTR_IN_SEL0.stcField.u8CAPTURE0_SEL = config->capture0Input;
ptscTCPWM->unTR_IN_SEL0.stcField.u8RELOAD_SEL = config->reloadInput;
ptscTCPWM->unTR_IN_SEL0.stcField.u8STOP_SEL = config->stopInput;
ptscTCPWM->unTR_IN_SEL0.stcField.u8COUNT_SEL = config->countInput;
ptscTCPWM->unTR_IN_SEL1.stcField.u8START_SEL = config->startInput;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2CAPTURE0_EDGE = config->capture0InputMode;
ptscTCPWM->unTR IN EDGE SEL.stcField.u2RELOAD EDGE = config->reloadInputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2START_EDGE = config->startInputMode;
ptscTCPWM->unTR IN EDGE SEL.stcField.u2STOP EDGE = config->stopInputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2COUNT_EDGE = config->countInputMode;
```



アプリケーシ

ш

```
ptscTCPWM->unTR_OUT_SEL.stcField.u3OUT0 = config->trigger1;
       ptscTCPWM->unTR_OUT_SEL.stcField.u3OUT1 = config->trigger2;
       ptscTCPWM->unINTR MASK.u32Register = config->interruptSources;
       ptscTCPWM->unCTRL.stcField.ulAUTO_RELOAD_CC1 = config->enableCompare1Swap;
       ptscTCPWM->unCC1.u32Register = config->compare1;
       ptscTCPWM->unCC1_BUFF.u32Register = config->compare1_buff;
       ptscTCPWM->unTR_IN_SEL1.stcField.u8CAPTURE1_SEL = config->capture1Input;
       ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2CAPTURE1_EDGE = config->capture1InputMode;
       status = CY_RET_SUCCESS;
   return(status);
                                                                   (8) TCPWM#1 (16 ビットモータ) の出力トリガ選択の設定
   TCPWM0_GRP1_CNT1->unTR_OUT_SEL.stcField.u3OUT1 = CY_TCPWM_COUNTER_CC0_MATCH;
void Cy_Tcpwm_Counter_SetCompare0(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, uint32_t compare0)
   ptscTCPWM->unCC0.u32Register = compare0;
                                                            (9) TCPWM#1 (16 ビットモータ) の Compare0 のコンペア値を設定
void Cy_Tcpwm_Counter_SetCompare0_Buff(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, uint32_t compare1)
   ptscTCPWM->unCC0_BUFF.u32Register = compare1;
                                                            (10) TCPWM#1 (16 ビットモータ) の Compare0 の CC0_BUFF を設定
```



アプリケーション

### Code Listing 2 単一の TCPWM タイマによる 3 つの SAR での同時 ADC 変換の例

```
void Cy_Tcpwm_Counter_Enable(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM)
                                                                         (11) TCPWM#1 (16 ビットモータ) 有効
   ptscTCPWM->unCTRL.stcField.u1ENABLED = 0x1;
void Cy_Tcpwm_TriggerStart(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM)
                                                                (12) SW トリガによる TCPWM#1 (16 ビットモータ)のスタート
   ptscTCPWM->unTR_CMD.stcField.u1START = 0x01;
```

Note: プログラムコードのグレーアウトされたセクションは、このアプリケーションノートでは説明されません。 詳細については、アーキテク チャ TRM を参照してください。




アプリケーション

#### TCPWM タイマによる ADC 変換のトリガ 3.3


ここでは、1-to-1 のグループトリガの入力トリガが ADC 変換を開始する方法について説明します。

#### TCPWM タイマによる ADC 変換のトリガのユースケースの説明 3.3.1

Figure 17 に、CYT2B7 シリーズでの 1-to-1 トリガのアプリケーションの例を示します。SAR0 の ADC 変換 は、1-to-1 トリガのマルチプレクサグループ 1 の TCPWM 16 ビットカウンタによってトリガされます。 TCPWM カウンタのチャネル 0 とチャネル 1 のコンペアマッチは、それぞれ SAR0 のチャネル 4 と 5 で変 換をトリガします。Figure 18 に動作を示します。TCPWM および SAR ADC の詳細については、アーキテ クチャ TRM の「TCPWM」および「SAR ADC」章を参照してください。



CYT2B7 シリーズの 1-to-1 トリガの例 Figure 17



動作例: TCPWM タイマによる ADC 変換のトリガ Figure 18



### アプリケーション

このアプリケーションを実装するには、トリガを設定する必要があります。**Figure 19** に、トリガの設定手順を示します。**Figure 19** に、TCPWM カウンタと SARO 構造の設定も示します。




Figure 19 CYT2B7 シリーズの 1-to-1 トリガの設定

ステップ(4)の 1-to-1トリガの出力トリガと入力トリガの構成は次のとおりです。



#### アプリケーション

### トリガマルチプレクサの設定

**Table 14** に設定する値を示します。この表は、トリガグループと入力トリガを提供する CYT2B7 シリーズデータシートからの抜粋です。

Table 14 CYT2B7 シリーズの 1-to-1 トリガの MUX グループ 1

 入力トリガ k	トリガ入力	トリガ出力	
MUX グループ 1: TCPWM0 から PASS SARx への直接接続			
0	TCPWM0_16M_TR_OUT1[0]	PASS0_CH_TR_IN[0]	
1	TCPWM0_16M_TR_OUT1[1]	PASS0_CH_TR_IN[1]	
2	TCPWM0_16M_TR_OUT1[2]	PASS0_CH_TR_IN[2]	
3	TCPWM0_16M_TR_OUT1[3]	PASS0_CH_TR_IN[3]	
4:23	TCPWM0_16_TR_OUT1[0:19]	PASS0_CH_TR_IN[4:23]	
24	TCPWM0_16M_TR_OUT1[4]	PASS0_CH_TR_IN[32]	
25	TCPWM0_16M_TR_OUT1[5]	PASS0_CH_TR_IN[33]	
26	TCPWM0_16M_TR_OUT1[6]	PASS0_CH_TR_IN[34]	
27	TCPWM0_16M_TR_OUT1[7]	PASS0_CH_TR_IN[35]	
28:55	TCPWM0_16_TR_OUT1[20:47]	PASS0_CH_TR_IN[36:63]	
56	TCPWM0_16M_TR_OUT1[8]	PASS0_CH_TR_IN[64]	
57	TCPWM0_16M_TR_OUT1[9]	PASS0_CH_TR_IN[65]	
58	TCPWM0_16M_TR_OUT1[10]	PASS0_CH_TR_IN[66]	
59	TCPWM0_16M_TR_OUT1[11]	PASS0_CH_TR_IN[67]	
60:63	TCPWM0_16_TR_OUT1[48:51]	PASS0_CH_TR_IN[68:71]	

次に、SAR0 チャネル 4 およびチャネル 5 を 16 ビット TCPWM チャネル 0 に接続する方法について説明します。1-to-1 のグループトリガでは、1 つの入力トリガが特定の出力トリガに直接接続されます。したがって、出力トリガを示すには、入力トリガ番号のみを指定するだけで十分です。

### 1. 設定レジスタの選択

MUX グループ 1 (i=1)

入力トリガ TCPWM0\_16\_TR\_OUT1[0]は、直接出力トリガ PASS0\_CH\_TR\_IN[4] (k=4) に接続します。 入力トリガ TCPWM0\_16\_TR\_OUT1[1] は、直接出力トリガ PASS0\_CH\_TR\_IN[5] (k=5) に接続します。 したがって、レジスタはそれぞれ PERI\_TR\_1TO1\_GR**1**\_TR\_CTL**4** および PERI\_TR\_1TO1\_GR**1**\_TR\_CTL**5** として指定されます。

#### 2. 入力トリガの設定

基本的に、1-to-1 トリガの入力トリガが有効になります。

構成は PERI\_TR\_1TO1\_GR1\_TR\_CTL4.TR\_SEL = 1 および PERI\_TR\_1TO1\_GR1\_TR\_CTL5.TR\_SEL = 1 になります。

トリガ入力とトリガ出力の詳細については、デバイスのデータシートを参照してください。

### 3.3.2 TCPWM タイマによる ADC 変換をトリガするプログラム例

**Code Listing 3** は、**Figure 19** のプログラム例を示します。

```
cy_en_adc_status_t Cy_Adc_Init(volatile stc_PASS_SAR_t * base, const cy_stc_adc_config_t * config)
   cy_en_adc_status_t ret = CY_ADC_SUCCESS;
                                                                    (1) SARO 構造の設定
   un_PASS_SAR_CTL_t unSarCtl = { 0 };
   if (NULL != config)
        /* CTL register setting */
        base->unPRECOND_CTL.stcField.u4PRECOND_TIME = config->preconditionTime;
        /* CTL register setting */
       unSarCtl.stcField.u8PWRUP_TIME = config->powerupTime;
        unSarCtl.stcField.ulIDLE PWRDWN = config->enableIdlePowerDown ? 1u : 0;
        unSarCtl.stcField.u1MSB_STRETCH = config->msbStretchMode;
        unSarCtl.stcField.ulHALF_LSB = config->enableHalfLsbConv ? 1u : 0;
        unSarCtl.stcField.u1SARMUX_EN = config->sarMuxEnable ? 1u : 0;
        unSarCtl.stcField.ulADC_EN = config->adcEnable ? 1u : 0;
        unSarCtl.stcField.u1ENABLED = config->sarIpEnable ? 1u : 0;
       base->unCTL.u32Register = unSarCtl.u32Register;
   return ret;
cy_en_adc_status_t Cy_Adc_Channel_Init(volatile stc_PASS_SAR_CH_t * base, const cy_stc_adc_channel_config_t * config)
```



アプリケーショ

```
cy_en_adc_status_t ret = CY_ADC_SUCCESS;
                                                                    (2) SAR0 チャネル 4,5 設定
un_PASS_SAR_CH_TR_CTL_t unTrCtl = { 0 };
un_PASS_SAR_CH_SAMPLE_CTL_t unSampleCtl = { 0 };
un_PASS_SAR_CH_POST_CTL_t unPostCtl = { 0 };
un_PASS_SAR_CH_RANGE_CTL_t unRangeCtl = { 0 };
un_PASS_SAR_CH_INTR_t unIntr = { 0 };
if (NULL != config)
    /* At first disable the channel */
    base->unENABLE.stcField.u1CHAN_EN = Ou;
    /* Clear whole interrupt flags */
    unIntr.stcField.u1CH_OVERFLOW = 1u;
    unIntr.stcField.u1CH_PULSE = 1u;
    unIntr.stcField.u1CH_RANGE = 1u;
    unIntr.stcField.u1GRP_CANCELLED = 1u;
    unIntr.stcField.u1GRP_DONE = 1u;
    unIntr.stcField.u1GRP_OVERFLOW = 1u;
    base->unINTR.u32Register = unIntr.u32Register;
    unTrCtl.stcField.u3SEL = config->triggerSelection;
    unTrCtl.stcField.u3PRIO = config->channelPriority;
    unTrCtl.stcField.u2PREEMPT_TYPE = config->preenptionType;
    unTrCtl.stcField.u1GROUP_END = config->isGroupEnd ? 1u : 0u;
    unTrCtl.stcField.u1DONE_LEVEL = config->doneLevel ? 1u : 0u;
    base->unTR_CTL.u32Register = unTrCtl.u32Register;
```



アプリケーショ

```
unSampleCtl.stcField.u6PIN_ADDR = config->pinAddress;
unSampleCtl.stcField.u2PORT_ADDR = config->portAddress;
unSampleCtl.stcField.u3EXT_MUX_SEL = config->extMuxSelect;
unSampleCtl.stcField.u1EXT_MUX_EN = config->extMuxEnable ? 1u : 0u;
unSampleCtl.stcField.u2PRECOND MODE = config->preconditionMode;
unSampleCtl.stcField.u2OVERLAP_DIAG = config->overlapDiagMode;
unSampleCtl.stcField.u12SAMPLE_TIME = config->sampleTime;
unSampleCtl.stcField.ulALT_CAL = config->calibrationValueSelect;
base->unSAMPLE_CTL.u32Register = unSampleCtl.u32Register;
unPostCtl.stcField.u3POST_PROC = config->postProcessingMode;
unPostCtl.stcField.ulLEFT_ALIGN = config->resultAlignment;
unPostCtl.stcField.ulSIGN_EXT = config->signExtention;
unPostCtl.stcField.u8AVG_CNT = config->averageCount;
unPostCtl.stcField.u5SHIFT_R = config->rightShift;
unPostCtl.stcField.u2RANGE_MODE = config->rangeDetectionMode;
base->unPOST_CTL.u32Register = unPostCtl.u32Register;
unRangeCtl.stcField.ul6RANGE LO = config->rangeDetectionLoThreshold;
unRangeCtl.stcField.ul6RANGE_HI = config->rangeDetectionHiThreshold;
base->unRANGE_CTL.u32Register = unRangeCtl.u32Register;
cy_en_adc_status_t ret = CY_ADC_SUCCESS;
un_PASS_SAR_CH_INTR_MASK_t unMask = { 0 };
if (NULL != mask)
```



アプリケーシ

ш

```
unMask.stcField.u1CH_OVERFLOW_MASK = mask->chOverflow ? 1u : 0u;
           unMask.stcField.ulCH_PULSE_MASK = mask->chPulse ? 1u : 0u;
           unMask.stcField.ulCH_RANGE_MASK = mask->chRange ? 1u : 0u;
           unMask.stcField.u1GRP_CANCELLED_MASK = mask->grpCancelled ? 1u : 0u;
           unMask.stcField.ulGRP_DONE_MASK = mask->grpDone ? 1u : 0u;
           unMask.stcField.u1GRP_OVERFLOW_MASK = mask->qrpOverflow ? 1u : 0u;
           base->unINTR_MASK.u32Register = unMask.u32Register;
       return ret;
   return ret;
void Cy_Adc_Channel_Enable(volatile stc_PASS_SAR_CH_t * base)
                                                                             (3) SAR0 チャネル 4,5 有効
   base->unENABLE.stcField.u1CHAN EN = 1u;
void Cy_TrigMux_Connect1To1T(uint32_t outTrig, uint32_t invert, en_trig_type_t trigType, uint32_t dbg_frz_en)
   volatile
               stc_PERI_TR_1T01_GR_TR_CTL_field_t* pTR_CTL;
       pTR_CTL
                               &(PERI->TR_1T01_GR[(outTrig & CY_TR_GROUP_MASK) >> CY_TR_GROUP_SHIFT].unTR_CTL[outTrig &
CY_TR_MASK].stcField); //Select output trigger TRIG_OUT_1TO1 1_TCPWM_TO_PASS_CH_TR4
       pTR_CTL->u1TR_SEL = 1; //Set input trigger as true
                                                                                               (4) 1-to-1 トリガの設定
       pTR CTL->u1TR INV = invert; //Invert input trigger
       pTR_CTL->ulTR_EDGE = triqType; //Select edge sensitive as trigger type
void Cy_Tcpwm_Counter_Disable(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM)
```



```
ptscTCPWM->unCTRL.stcField.u1ENABLED = 0 \times 00;
                                                                     (5) TCPWM#0,1 (16 ビット) 無効
uint32_t Cy_Tcpwm_Counter_Init(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, cy_stc_tcpwm_counter_config_t const *config)
   uint32 t status = CY RET BAD PARAM;
                                                                            (6) TCPWM#0,1 (16 ビット) のタイマモード設定
   if ((NULL != ptscTCPWM) && (NULL != config))
       ptscTCPWM->unCTRL.stcField.u1ONE_SHOT = config->runMode;
       ptscTCPWM->unCTRL.stcField.u2UP_DOWN_MODE = config-> countDirection;
       ptscTCPWM->unCTRL.stcField.u3MODE = config->CompareOrCapture;
       ptscTCPWM->unCTRL.stcField.u1DBG FREEZE EN = config->debug pause;
       ptscTCPWM->unCTRL.stcField.u1AUTO_RELOAD_CC0 = config->enableCompare0Swap;
       ptscTCPWM->unDT.stcField.u8DT_LINE_OUT_L = config->clockPrescaler;
       if (CY_TCPWM_COUNTER_COUNT_UP == config->runMode)
           ptscTCPWM->unCOUNTER.u32Register = CY_TCPWM_CNT_UP_INIT_VAL;
       ptscTCPWM->unCC0.u32Register = config->compare0;
       ptscTCPWM->unCC0_BUFF.u32Register = config->compare0_buff;
       ptscTCPWM->unPERIOD.u32Register = config->period;
       ptscTCPWM->unTR_IN_SEL0.stcField.u8CAPTURE0_SEL = config->capture0Input;
       ptscTCPWM->unTR_IN_SEL0.stcField.u8RELOAD_SEL = config->reloadInput;
       ptscTCPWM->unTR_IN_SEL0.stcField.u8STOP_SEL = config->stopInput;
       ptscTCPWM->unTR_IN_SEL0.stcField.u8COUNT_SEL = config->countInput;
       ptscTCPWM->unTR_IN_SEL1.stcField.u8START_SEL = config->startInput;
```



```
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2CAPTURE0_EDGE = confiq->capture0InputMode;
       ptscTCPWM->unTR IN EDGE SEL.stcField.u2RELOAD EDGE = config->reloadInputMode;
       ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2START_EDGE = config->startInputMode;
       ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2STOP_EDGE = config->stopInputMode;
       ptscTCPWM->unTR IN EDGE SEL.stcField.u2COUNT EDGE = config->countInputMode;
       ptscTCPWM->unTR_OUT_SEL.stcField.u3OUT0 = config->trigger1;
       ptscTCPWM->unTR_OUT_SEL.stcField.u3OUT1 = config->trigger2;
       ptscTCPWM->unINTR MASK.u32Register = config->interruptSources;
       ptscTCPWM->unCTRL.stcField.u1AUTO_RELOAD_CC1 = config->enableCompare1Swap;
       ptscTCPWM->unCC1.u32Register = config->compare1;
       ptscTCPWM->unCC1_BUFF.u32Register = config->compare1_buff;
       ptscTCPWM->unTR_IN_SEL1.stcField.u8CAPTURE1_SEL = config->capture1Input;
       ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2CAPTURE1_EDGE = config->capture1InputMode;
       status = CY RET SUCCESS;
   return(status);
void Cy_Tcpwm_Counter_SetTROUT(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM)
   ptscTCPWM->unTR_OUT_SEL.stcField.u3OUT0 = 2;
                                                                     (7) TCPWM#0,1 (16 ビット) の出力トリガ選択の設定
   ptscTCPWM->unTR_OUT_SEL.stcField.u3OUT1 = 3;
void Cy_Tcpwm_Counter_SetCompare0(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, uint32_t compare0)
   ptscTCPWM->unCC0.u32Register = compare0;
                                                                   (8) TCPWM#0,1 (16 ビット) の Compare0 のコンペア値設定
```



アプリケーシ

### Code Listing 3 TCPWM タイマによる ADC 変換のトリガの例

```
void Cy Tcpwm Counter Enable (volatile stc TCPWM GRP CNT t *ptscTCPWM)
   ptscTCPWM->unCTRL.stcField.u1ENABLED = 0x1;
                                                                              (9) TCPWM#0,1 (16 ビット) 有効
cy_en_trigmux_status_t Cy_TrigMux_SwTrigger(uint32_t trigLine, en_trig_type_t trigType, uint32_t outSel)
   cy_en_trigmux_status_t retVal = CY_TRIGMUX_INVALID_STATE;
   if (PERI->unTR_CMD.stcField.ulACTIVATE == 0)
       PERI->unTR_CMD.stcField.u8TR_SEL
                                            = (triqLine & CY_TR_MASK) >> CY_TR_SHIFT; // Select activated trigger (0)
       PERI->untr_CMD.stcField.u5GROUP_SEL = (trigLine & CY_TR_GROUP_MASK) >> CY_TR_GROUP_SHIFT; // Select trigger group (4)
       PERI->unTR_CMD.stcField.ulTR_EDGE
                                           = trigType; // Select edge sensitive trigger as trigger type
       PERI->unTR_CMD.stcField.u1OUT_SEL
                                            = outSel; // Select activated trigger as output trigger
       PERI->unTR_CMD.stcField.ulACTIVATE = 1; // Activate trigger
       retVal = CY_TRIGMUX_SUCCESS;
                                                               (10) TCPWM#0,1 (16 ビット) で SW トリガを構成してアクティブ化
   return retVal;
```

Note: プログラムコードのグレーアウトされたセクションは、このアプリケーションノートでは説明されません。 詳細については、アーキテクチャ TRM を参照してください。





アプリケーション

### 3.4 SW トリガによる TCPWM タイマの同時開始

ここでは、SW トリガが複数の TCPWM カウンタを同時に開始する方法について説明します。

### 3.4.1 SW トリガによる TCPWM タイマの同時開始のユースケースの説明

**Figure 20** に、CYT2B7 シリーズでの SW トリガの適用例を示します。120 度整流制御では、3 つの TCPWM 16 ビットモータ制御カウンタ cc チャネル 0, 1, および 2 が SW によって同時にトリガされます。

この場合、チャネル 0, チャネル 1, およびチャネル 2 は、それぞれ U 相, V 相, および W 相を表します。 Figure 21 に動作を示します。 トリガ MUX グループ 4 と TCPWM 16 ビットモータ制御カウンタ間の接続を Figure 22 に示します。 TCPWM の詳細については、 $\mathbf{P-+F}$ クチャ TRM の「TCPWM」の章を参照してください。




Figure 20 CYT2B7 シリーズの SW トリガの例




Figure 21 動作例: SW トリガによる TCPWM タイマの同時開始



### アプリケーション




Figure 22 MUX グループ 4 と TCPWM 16 ビットモータ制御カウンタ間の接続

このアプリケーションを実装するには、トリガを設定する必要があります。Figure 23 にトリガの設定手 順を示します。



### アプリケーション




Figure 23 CYT2B7 シリーズの 1-to-1 トリガの設定

ステップ(8)の SW トリガの設定は以下のとおりです。



#### アプリケーション

#### トリガマルチプレクサの設定

**Table 15** に、PERI\_TR\_CMD.GROUP\_SEL (=i) および PERI\_TR\_CMD.TR\_SEL (=k) に設定する値を示します。 この表は、トリガグループと出力トリガを提供する CYT2B7 シリーズデータシートからの抜粋です。

Table 15 CYT2B7 シリーズの MUX グループ 4 のトリガ出力

出力(「k」)	トリガラベル	説明
<b>MUX グループ 4:</b> TCPWM_OUT (TCPWM0 から P-DMA0 へのトリガマルチプレクサ)		
0:15	TCPWM_ALL_CNT_TR_IN[0:15]	全カウンタのトリガ入力

各シリーズのトリガグループ出力の表については、デバイスのデータシートを参照してください。

Figure 24 に、TCPWM カウンタをトリガする SW を示します。




Figure 24 TCPWM カウンタをトリガする SW

次に、TCPWM カウンタのタイマを開始する方法について説明します。

- 1. アクティブ化されたトリガの選択
  - PERI\_TR\_CMD.TR\_SEL=0: TCPWM\_ALL\_CNT\_TR\_IN[0] (k=0)
  - PERI\_TR\_CMD.GROUP\_SEL=**4**: グループトリガの MUX グループ 4 (i=4)
  - PERI\_TR\_CMD.TR\_EDGE=1:エッジセンシティブトリガ
- 2. アクティブ化されたトリガの指定
  - PERI\_TR\_CMD.OUT\_SEL=1:出力トリガ
- 3. SW トリガをアクティブ化します。
  - PERI\_TR\_CMD.ACTIVATE=1

### 3.4.2 SW トリガによる TCPWM タイマの同時開始のサンプルプログラム

Code Listing 4 は、Figure 23 のプログラム例を示します。

### Code Listing 4 SW トリガによる TCPWM タイマの同時開始の例

```
void Cy_Tcpwm_Counter_Disable(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM)
   ptscTCPWM->unCTRL.stcField.u1ENABLED = 0 \times 00;
                                                                             (1) TCPWM#0,1,2 (16 ビットモータ) 無効
uint32_t Cy_Tcpwm_Pwm_Init(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, cy_stc_tcpwm_pwm_config_t const *config)
   uint32_t status = CY_RET_BAD_PARAM;
   if ((NULL != ptscTCPWM) && (NULL != config))
                                                                      (2) TCPWM#0,1,2 (16 ビットモータ) の PWM モード設定
       ptscTCPWM->unCTRL.stcField.ulONE_SHOT = config->runMode;
       ptscTCPWM->unCTRL.stcField.u2UP_DOWN_MODE = config-> countDirection;
       ptscTCPWM->unCTRL.stcField.u3MODE = config->pwmMode;
       ptscTCPWM->unCTRL.stcField.u1DBG_FREEZE_EN = config->debug_pause;
       ptscTCPWM->unCTRL.stcField.u1AUTO_RELOAD_CC0 = config->enableCompare0Swap;
       ptscTCPWM->unCTRL.stcField.ulAUTO_RELOAD_PERIOD = config->enablePeriodSwap;
       ptscTCPWM->unCTRL.stcField.u1AUTO RELOAD LINE SEL = config->enableLineSelSwap;
       ptscTCPWM->unCTRL.stcField.u1PWM SYNC_KILL = config->killMode;
       ptscTCPWM->unCTRL.stcField.u1PWM_STOP_ON_KILL = (config->killMode >> 1);
       if(config->pwmMode == CY TCPWM PWM MODE DEADTIME)
```



アプリケーショ

## Code Listing 4 SW トリガによる TCPWM タイマの同時開始の例

```
ptscTCPWM->unDT.stcField.u8DT_LINE_OUT_L = config->deadTime;
if (CY_TCPWM_COUNTER_COUNT_UP == config->runMode)
    ptscTCPWM->unCOUNTER.u32Register = CY_TCPWM_CNT_UP_INIT_VAL;
ptscTCPWM->unCC0.u32Register = config->compare0;
ptscTCPWM->unCC0_BUFF.u32Register = config->compare0_buff;
ptscTCPWM->unPERIOD.u32Register = config->period;
ptscTCPWM->unPERIOD_BUFF.u32Register = config->period_buff;
ptscTCPWM->unTR_IN_SEL0.stcField.u8CAPTURE0_SEL = config->switchInput;
ptscTCPWM->unTR_IN_SEL0.stcField.u8RELOAD_SEL = config->reloadInput;
ptscTCPWM->unTR_IN_SEL0.stcField.u8STOP_SEL = config->kill0Input;
ptscTCPWM->unTR_IN_SEL0.stcField.u8COUNT_SEL = config->countInput;
ptscTCPWM->unTR_IN_SEL1.stcField.u8START_SEL = config->startInput;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2CAPTURE0_EDGE = config->switchInputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2RELOAD_EDGE = config->reloadInputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2START_EDGE = config->startInputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2STOP_EDGE = config->kill0InputMode;
ptscTCPWM->unTR_IN_EDGE_SEL.stcField.u2COUNT_EDGE = config->countInputMode;
```



アプリケーシ

### Code Listing 4 SW トリガによる TCPWM タイマの同時開始の例

```
ptscTCPWM->unINTR_MASK.u32Register = config->interruptSources;
      ptscTCPWM->unTR_PWM_CTRL.stcField.u2CC0_MATCH_MODE = config->Cc0MatchMode;
      ptscTCPWM->unTR_PWM_CTRL.stcField.u2OVERFLOW_MODE = config->OverflowMode;
      ptscTCPWM->unTR_PWM_CTRL.stcField.u2UNDERFLOW_MODE = config->UnderflowMode;
#if defined (tviibe1m) || defined (tviibe2m) || defined (tviibh4m)
      if( (ptscTCPWM == TCPWM0_GRP1_CNT0) || (ptscTCPWM == TCPWM0_GRP1_CNT1) || (ptscTCPWM == TCPWM0_GRP1_CNT2) ||
          (ptscTCPWM == TCPWM0_GRP1_CNT9) | (ptscTCPWM == TCPWM0_GRP1_CNT10) | (ptscTCPWM == TCPWM0_GRP1_CNT11) )
      ptscTCPWM->unCTRL.stcField.ulAUTO_RELOAD_CC1 = config->enableCompare1Swap;
      ptscTCPWM->unTR IN SEL1.stcField.u8CAPTURE1 SEL = config->kill1Input;
      ptscTCPWM->unTR IN EDGE SEL.stcField.u2CAPTURE1 EDGE = config->kill1InputMode;
      ptscTCPWM->unTR_PWM_CTRL.stcField.u2CC1_MATCH_MODE = config->Cc1MatchMode;
      ptscTCPWM->unDT.stcField.u16DT LINE COMPL OUT = config->deadTimeComp;
      ptscTCPWM->unDT.stcField.u8DT_LINE_OUT_H = (config->deadTime >> 8);
      status = CY RET SUCCESS;
                                               (3) TCPWM#0, 1, 2 (16 ビットモータ) の Compare0 のコンペア値を設定
   return(status);
void Cy_Tcpwm_Counter_SetCompare0(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, uint32_t compare0)
```



アプリケーショ

```
ptscTCPWM->unCC0.u32Register = compare0;
void Cy_Tcpwm_Counter_SetCompare0_Buff(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, uint32_t compare1)
                                                       (4) TCPWM#0, 1, 2 (16 ビットモータ) の Compare0 の CC0_BUFF を設定
   ptscTCPWM->unCC0_BUFF.u32Register = compare1;
void Cy_Tcpwm_Counter_SetCompare1(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, uint32_t compare0)
                                                       (5) TCPWM#0, 1, 2 (16 ビットモータ) の Compare1 のコンペア値を設定
   ptscTCPWM->unCC1.u32Register = compare0;
void Cy_Tcpwm_Counter_SetCompare1_Buff(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM, uint32_t compare1)
   ptscTCPWM->unCC1_BUFF.u32Register = compare1;
                                                       (6) TCPWM#0, 1, 2 (16 ビットモータ) の Compare0 の CC1_BUFF を設定
void Cy_Tcpwm_Pwm_Enable(volatile stc_TCPWM_GRP_CNT_t *ptscTCPWM)
   ptscTCPWM->unCTRL.stcField.u1ENABLED = 0x1;
                                                              (7) TCPWM#0,1,2 (16 ビットモータ) 無効
cy_en_trigmux_status_t Cy_TrigMux_SwTrigger(uint32_t trigLine, en_trig_type_t trigType, uint32_t outSel)
   cy_en_triqmux_status_t retVal = CY_TRIGMUX_INVALID_STATE;
   if (PERI->unTR_CMD.stcField.ulACTIVATE == 0)
```



アプリケーシ

· 当 ソ

#### SW トリガによる TCPWM タイマの同時開始の例 Code Listing 4

```
PERI->unTR_CMD.stcField.u8TR_SEL
                                        = (trigLine & CY_TR_MASK) >> CY_TR_SHIFT; // Select activated trigger (0)
   PERI->unTR_CMD.stcField.u5GROUP_SEL = (trigLine & CY_TR_GROUP_MASK) >> CY_TR_GROUP_SHIFT; // Select trigger group (4)
                                        = trigType; // Select edge sensitive trigger as trigger type
   PERI->unTR_CMD.stcField.u1TR_EDGE
                                        = outSel; // Select activated trigger as output trigger
   PERI->unTR_CMD.stcField.u1OUT_SEL
   PERI->unTR_CMD.stcField.ulACTIVATE
                                        = 1; // Activate trigger
                                                                                 (8) SW トリガの設定
   retVal = CY_TRIGMUX_SUCCESS;
return retVal;
```

Note: プログラムコードのグレーアウトされたセクションは、このアプリケーションノートでは説明されません。詳細については、アーキテク チャ TRM を参照してください。





用語集

# 4 用語集

### Table 16 用語集

用語	説明
MUX	Multiplexer (マルチプレクサ)
OV	Overflow (オーバーフロー)
P-DMA	Peripheral Direct Memory Access (ペリフェラルダイレクトメモリアクセス)
SAR ADC	Successive Approximation Register Analog-to-Digital Converter (逐次比較型アナログ デジタル コンバータ)
SCB	Serial Communications Block (シリアル通信ブロック)
SW	Software (ソフトウェア)
TCPWM	Timer, Counter, and Pulse Width Modulator (タイマ, カウンタ, パルス幅モジュレータ)
UH	U-phase PWM waveform output (U 相 PWM 波形出力)
UL	U-phase PWM complementary waveform output (U 相 PWM 相補波形出力)
VH	V-phase PWM waveform output (V 相 PWM 波形出力)
VL	V-phase PWM complementary waveform output (V 相 PWM 相補波形出力)
WH	W-phase PWM waveform output (W 相 PWM 波形出力)
WL	W-phase PWM complementary waveform output (W 相 PWM 相補波形出力)



#### 関連ドキュメント

#### 関連ドキュメント 5

以下は TRAVEO™ T2G ファミリのデータシートおよびテクニカル リファレンス マニュアルです。これら ドキュメントの入手についてはテクニカルサポートに連絡してください。

- デバイスデータシート
  - CYT2B7 datasheet 32-bit Arm® Cortex®-M4F microcontroller TRAVEO™ T2G family
  - CYT2B9 datasheet 32-bit Arm® Cortex®-M4F microcontroller TRAVEO™ T2G family
  - CYT4BF datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family
  - CYT6BJ datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family (Doc No. 002-33466)
  - CYT4DN datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family (Doc No. 002-24601)
  - CYT3BB/4BB datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family
  - CYT3DL datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family (Doc No. 002-27763)
  - CYT4EN datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family (Doc No. 002-30842)
  - CYT2CL datasheet 32-bit Arm® Cortex®-M4F microcontroller TRAVEO™ T2G family (Doc No. 002- 32508)
- Body controller entry ファミリ
  - TRAVEO™ T2G automotive body controller entry family architecture technical reference manual (TRM)
  - TRAVEO™ T2G automotive body controller entry registers technical reference manual (TRM) for
  - TRAVEO™ T2G automotive body controller entry registers technical reference manual (TRM) for CYT2B9
- Body controller high ファミリ
  - TRAVEO™ T2G automotive body controller high family architecture technical reference manual
  - TRAVEO™ T2G Automotive body controller high registers technical reference manual (TRM) for
  - TRAVEO™ T2G automotive body controller high registers technical reference manual (TRM) for CYT3BB/4BB
  - TRAVEO™ T2G automotive body controller high registers technical reference manual (TRM) for CYT6BJ (Doc No. 002-36068)
- Cluster 2D ファミリ
  - TRAVEO™ T2G automotive cluster 2D family architecture technical reference manual (TRM) (Doc No. 002-
  - TRAVEO™ T2G automotive cluster 2D registers technical reference manual (TRM) for CYT4DN (Doc No. 002-25923)
  - TRAVEO™ T2G automotive cluster 2D registers technical reference manual (TRM) for CYT3DL (Doc No. 002-29584)
- Cluster entry ファミリ
  - TRAVEO™ T2G automotive cluster entry family architecture technical reference manual (TRM) (Doc No. 002-33175)
  - TRAVEO™ T2G automotive cluster entry registers technical reference manual (TRM) (Doc No. 002-33404)



#### その他の参考資料

#### その他の参考資料 6

インフィニオンは、さまざまな周辺機器にアクセスするためのサンプルソフトウェアとして、スタート アップを含むサンプルドライバライブラリ (SDL) を提供します。SDL は、公式の AUTOSAR 製品でカバー されていないドライバーのために、顧客へのリファレンスとしても機能します。SDL は、自動車用 SW 開発プロセスを使用して開発されていないため、生産目的では使用できません。このアプリケーション ノートのプログラムコードは SDL の一部です。SDL を入手するには、テクニカルサポートに連絡してく ださい。



## 改訂履歴

# 改訂履歴

版数	発行日	変更内容
**	2020-09-23	このドキュメントは英語版 002-28104 Rev. **を翻訳した日本語版 002-31033 Rev.**です。
*A	2023-07-25	このドキュメントは英語版 002-28104 Rev. *C を翻訳した日本語版 002-31033 Rev.*A です。

### **Trademarks**

All referenced product or service names and trademarks are the property of their respective owners.

Edition 2023-07-25 **Published by** Infineon Technologies AG 81726 Munich, Germany

© 2023 Infineon Technologies AG. All Rights Reserved.

Do you have a question about this document?

Go to www.infineon.com/support

**Document reference** 002-31033 Rev. \*A

#### 重要事項

本手引書に記載された本製品の使用に関する手 引きとして提供されるものであり、いかなる場 合も、本製品における特定の機能性能や品質に ついて保証するものではありません。本製品の 使用の前に、当該手引書の受領者は実際の使用環境の下であらゆる本製品の機能及びその他本 手引書に記された一切の技術的情報について確 認する義務が有ります。インフィニオンテクノ ロジーズはここに当該手引書内で記される情報 につき、第三者の知的所有権の不侵害の保証を 含むがこれに限らず、あらゆる種類の一切の保 証および責任を否定いたします。

本文書に含まれるデータは、技術的訓練を受け た従業員のみを対象としています。本製品の対象用途への適合性、およびこれら用途に関連して本文書に記載された製品情報の完全性につい ての評価は、お客様の技術部門の責任にて実施 してください。

#### 警告事項

音音 現技術的要件に伴い、製品には危険物質が含まれてる可能性があります。当該種別の詳細につおいては、インフィニオンの最寄りの営業所までお問い合かせてさい。正式代表者が署名した書面をインフィニオンの正式代表者が署名した書面を記述した。場合を除き、インフィーに関する一切の表記はの一切の用途に使用することはできないこと予めご了承ください。