

About this document

Scope and purpose

AN226071 は TRAVEO™ T2G ファミリ CYT4D シリーズの MCU における様々なクロックソースの設定方法を説明し、PLL/FLL の設定例および ILO の校正方法を提供します。

関連製品ファミリ

TRAVEO™ T2G ファミリ CYT4D シリーズ自動車用マイクロコントローラ

Intended audience

本書は、TRAVEO™ T2G ファミリ CYT4D シリーズ MCU のクロック設定を使用するユーザーを対象とします。

Table of contents

Abou	About this document 1		
Table	e of contents	1	
1	はじめに	3	
2	TRAVEO™ T2G ファミリ MCU のクロックシステム	4	
2.1	クロックシステムの概要		
2.2	クロックリソース	4	
2.3	クロックシステムの機能説明	4	
2.4	基本的なクロックシステム設定	11	
3	クロックリソースの設定	12	
3.1	ECO の設定	12	
3.1.1	ユースケース	12	
3.1.2	コンフィグレーション	13	
3.1.3	ECO 初期設定のサンプルコード	14	
3.2	WCO の設定	23	
3.2.1	操作概要	23	
3.2.2	コンフィグレーション	23	
3.2.3	WCO 設定の初期設定のサンプルコード	24	
3.3	IMO の設定	26	
3.4	ILO0/ILO1 の設定	26	
3.5	LPECO の設定	26	
3.5.1	ユースケース	26	
3.5.2	LPECO 設定の初期設定のサンプルコード	27	
4	FLL と PLL の設定	30	
4.1	FLL の設定		
4.1.1	操作概要	30	



Table of contents

4.1.2	ユースケース	31
4.1.3	ー ハ	
4.1.4	- I - J - J - J - J - J - J - J - J - J	32
4.2	PLL の設定	
4.2.1	ユースケース	
4.2.2	ハ	
4.2.3		
	クロックの設定	
5.1	CLK PATHx の設定	
5.2	CLK_HFx の設定	
5.3	CLK_LF の設定	
5.4	CLK_FAST_0/CLK_FAST_1 の設定	
5.5	CLK_MEM の設定	
5.6	CLK_PERI の設定	
5.7	CLK_SLOW の設定	
5.8	CLK_GR の設定	
5.9	PCLK の設定	. 64
5.9.1	PCLK の設定例	
5.9.1.1	ユースケース	
5.9.1.2	コンフィグレーション	. 65
5.9.2	PCLK 設定の初期設定のサンプルコード (TCPWM タイマの例)	. 66
5.10	ECO_Prescaler の設定	. 69
5.10.1	ユースケース	.70
5.10.2	コンフィグレーション	.70
5.10.3	ECO プリスケーラ設定の初期設定のサンプルコード	.71
5.11	LPECO_Prescaler の設定	.74
5.11.1	ユースケース	. 75
5.11.2	コンフィグレーション	. 75
5.11.3	LPECO プリスケーラ設定の初期設定のサンプルコード	.75
6 補足	情報	.79
6.1	周辺機能へのクロック入力	. 79
6.2	クロック調整カウンタ機能のユースケース	
6.2.1.1	ユースケース	
6.2.1.2	コンフィグレーション	.81
6.2.1.3	ILO0 および ECO 設定を使用したクロック調整カウンタの初期設定のサンプルコード	
6.2.2	クロック調整カウンタ機能を使用した ILO0 の校正	
6.2.2.1	コンフィグレーション	
6.2.2.2	クロック調整カウンタ設定を使用した ILO0 校正の初期設定のサンプルコード	
6.3	CSV ダイヤグラム、およびモニタークロックとリファレンスクロックの関係	
7 用語	集	.91
関連ドキュ	·メント	.93
	考資料	
との心のシ		- - -



はじめに

はじめに 1

インスツルメントクラスターやヘッドアップディスプレイ (HUD) などの車載システム向けの TRAVEO™ T2G ファミリ MCU は、高度な 40nm プロセス技術で製造され、FPU (単精度と倍精度) 付き Arm® Cortex®-M7 プロセッサをベースにした 32 ビット車載向けマイクロコントローラであり、2D グラフィックエンジ ンやサウンドプロセッサを搭載します。これら製品は安全なコンピュータプラットフォームを可能に し、インフィニオンの低消費電力フラッシュメモリと複数の高性能アナログおよびデジタル機能を組み 込んでいます。

TRAVEO™ T2G クロックシステムは内部および外部クロックソースの両方を使用して高速クロックと低速 クロックをサポートしています。クロック入力の典型的な使用例の1つは内蔵のリアルタイムクロック (RTC) です。TRAVEO™ T2G MCU は高速で内部回路が動作するクロックを生成するための位相ロックルー プ (PLL) と周波数ロックループ (FLL) に対応します。

TRAVEO™ T2G MCU はクロック動作を監視し、既知のクロックを参照して各クロックのクロック差を測定 する機能も対応します。

このアプリケーションノートで使用されている機能と用語をより理解するためには architecture **technical reference manual (architecture TRM)**の「Clocking system」の章を参照してください。

このドキュメントでは TRAVEO™ T2G ファミリ MCU は CYT4D シリーズのことを指します。



TRAVEO™ T2G ファミリ MCU のクロックシステム

TRAVEO™ T2G ファミリ MCU のクロックシステム 2

クロックシステムの概要 2.1

このシリーズの MCU のクロックシステムは 2 つのブロックに分割されます。1 つのブロックはクロック リソース (外部発振や内部発振など) を選択し、FLL や PLL を使用してクロックを逓倍します。もう 1 つ のブロックはクロックを CPU コアや他の周辺機能に分配および分割をします。ただし、クロックリソー スに直接接続している RTC などいくつか例外はあります。

Figure 1 にクロックシステムの構造の概要を示します。




Figure 1 クロックシステム構造の概要

クロックリソース 2.2

MCU は内部と外部の 2 つのタイプのリソース入力に対応します。これらはそれぞれ内部で 3 種類のクロ ックに対応します。

- 内部クロックソース(これらすべてのクロックは初期設定で有効です。)
 - 内部メイン発振 (IMO): このクロックは 8 MHz (標準) の周波数である内蔵クロックです。
 - 内部低速発振 0 (ILO0): このクロックは 32 kHz (標準) の周波数である内蔵クロックです。
 - 内部低速発振 1 (ILO1): ILO1 は ILO0 と同じ機能を持ちますが、ILO1 は ILO0 のクロックを監視でき ます。
- 外部クロックソース(これらすべてのクロックは初期値で無効です。)
 - 外部水晶発振 (ECO): このクロックは入力周波数範囲が 3.988 MHz~33.34 MHz の外部発振子を使用 します。
 - 時計用水晶発振 (WCO): このクロックも周波数が 32.768kHz で安定している外部発振子を使用し、 主に RTC で使用されます。
 - 外部クロック (EXT CLK): EXT CLK は 0.25 MHz~100 MHz の範囲のクロックであり、そのクロックを 専用 I/O ピンの信号から供給できます。このクロックは PLL か FLL のソースクロックとして、また は直接的に高周波クロックとしても使用できます。
 - 低電力外部水晶発振 (LPECO): このクロックは外部発振子を使用します。入力周波数範囲は 4MHz と 8MHz の間です。LPECO は停電モードで動作する ECO と見なせます。

IMO や PLL などの機能や周波数のような数値の詳細については、TRAVEO™ T2G architecture TRM および **Datasheet** を参照してください。


クロックシステムの機能説明 2.3

ここではクロックシステムの機能を説明します。



TRAVEO™ T2G ファミリ MCU のクロックシステム

クロック選択と逓倍ブロックの詳細を Figure 2 に示します。このブロックはクロックリソースから CLK_HF0~CLK_HF13 までのルートクロックを生成します。このブロックは対応するクロックリソース, FLL, および PLL から 1 つを選択する機能と要求される高速クロックを生成する機能をもちます。 MCU は 2 つのタイプの PLL に対応します。それは SSCG (Spread spectrum clock generator) と Fractional operation を持たない PLL (PLL200#x) と、SSCG と Fractional operation を持つ PLL (PLL400#x) です。



ブロックダイヤグラム Figure 2



TRAVEO™ T2G ファミリ MCU のクロックシステム

Active domain アクティブパワーモードのみで動作する領域。

DeepSleep domain アクティブと DeepSleep パワーモードで動作する領域。

すべてのパワーモードで動作する領域。 Hibernate domain

ECO を分周し、CLK_LF クロックで使用できるクロックを作成します。分周機能に ECO prescaler

は10ビット整数分周と8ビット分数分周があります。

LPECO を分周し、CLK_BAK クロックで使用できるクロックを作成します。分周機 LPECO prescaler

能には 10 ビット整数分周と 8 ビット分数分周があります。

ILOO, ILO1 および WCO からクロックを選択します。 DSI MUX

IMO, ECO, EXT_CLK および DSI_MUX の出力からクロックを選択します。 PATH_MUX

CLK_PATHx(0 から 9)は高周波数クロックの入力ソースとして使用されます。 CLK_PATH

CLK HF CLK_HFs(0 から 13)は高周波数クロックです。

高周波クロックを生成します。 **FLL**

PLL 高周波クロックを生成します。PLL は PLL200 と PLL400 の 2 種類があります。

PLL200 は SSCG と Fractional operation があり、PLL400 は SSCG と Fractional

operation があります。

BYPASS_MUX CLK_PATH に出力させるクロックを選択します。FLL の場合、選択できるクロック

は FLL の出か FLL への入力クロックです。

CLK HFx のクロックソースを選択します。選択できるクロックは CLK PATHs (0 か **ROOT MUX**

ら9)です。

Predivider Predivider (1, 2, 4, または 8 で分周) は選択された CLK PATH を分周するために利用

できます。

REF_MUX CLK_REF_HF のクロックソースを選択します。

CLK HFの CSV を監視するために使用します。 CLK_REF_HF

CLK_LF のクロックソースを選択します。 LFCLK_SEL

MCWDT のソースクロックです。 CLK_LF

RTC に入力されるクロックを選択します。 CLK_SEL

主に RTC に入力します。 CLK_BAK


Clock supervision であり、クロックの動作を監視します。 **CSV**



TRAVEO™ T2G ファミリ MCU のクロックシステム

CLK_HF0 の分配先を Figure 3 に示します。

CLK_HFO は CPU サブシステム (CPUSS) および周辺クロック分周器のルートクロックです。Figure 3 の詳 細については architecture TRM および Datasheet を参照してください。



CLK_HF0 のブロックダイヤグラム Figure 3

CLK_MEM	Fast infrastructure, Ethernet, および Serial memory interface (SMIF) の CPUSS へのクロック入力
CLK_PERI	CLK_GR と周辺クロック分周器のクロックソース
CLK_SLOW	Cortex®-M0+の CPUSS と、 slow infrastructure, SMIF, および VIDEOSS のクロック入力
CLK_GR	周辺機能へのクロック入力です。CLK_GR は Clock gater でグループ分けされます。CLK_GR は 6 つのグループを持ちます。
PCLK	周辺機能で使用される周辺クロックです。PCLK は IP の各チャネルを個別に設定でき、PCLK を生成するため 1 つの分周器を選択します。



TRAVEO™ T2G ファミリ MCU のクロックシステム


CPUSS (DEBUG) へのクロック入力です。 CLK_TRC_DBG

Divider は各クロックを分周する機能があります。1~256 分周まで設定できます。 Divider

周辺クロック分周器 #0 の詳細を Figure 4 に示します。

この MCU は各周辺機能 (例えば、シリアル通信ブロック (SCB), タイマ, カウンタ, PWM (TCPWM) など) お よびそれぞれのチャネルに対してクロックが必要です。それらのクロックはそれぞれの分周器によって 制御されます。

この周辺クロック分周器#0 は周辺クロック (PCLK) を生成するための多くの周辺クロック分周器を持っ ています。分周器の数については Datasheet を参照してください。これらの分周器の各出力はどの周辺 機能にも接続できます。すでに使用されている分周器は他の周辺機器またはチャネルに使用できないこ とに注意してください。



周辺クロック分周器#0 ブロックダイヤグラム Figure 4

Clock divider8.0 8 ビットのクロック分周器

Clock divider16.0 16 ビットのクロック分周器

Clock divider16.5 16.5 ビットのクロック分周器

24.5 ビットのクロック分周器 Clock divider24.5

Clock enable multiplexing クロック分周器から出力される信号を有効にします

クロック分周器を基にして CLK_PERI を分周します Clock generator

CLK_HF1 の分配先を Figure 5 に示します。

CLK_HF1 は CLK_FAST_0 と CLK_FAT_1 のクロックソースです。CLK_HF1 のクロック分配を Figure 5 に示 します。CLK_FAST_0 および CLK_FAST_1 は、それぞれ CM7_0 および CM7_1 の入力ソースです。



TRAVEO™ T2G ファミリ MCU のクロックシステム





Figure 5 CLK_HF1 のブロックダイヤグラム

CLK_HF2 の分配先を Figure 6 に示します。CLK_HF2 は CLK_GR と PCLK のクロックリソースです。



CLK_HF2 のブロックダイヤグラム Figure 6



TRAVEO™ T2G ファミリ MCU のクロックシステム

周辺クロック分周器 #1 の詳細を Figure 7 に示します。

この周辺クロック分周器#1 は PCLK を生成するための多くの周辺クロック分周器を持っています。分周器の数については **Datasheet** を参照してください。これらの分周器の各出力はどの周辺機能にも接続できます。すでに使用されている分周器は他の周辺機器またはチャネルに使用できないことに注意してください。




Figure 7 周辺クロック分周器#1 のブロックダイヤグラム

Clock divider8.0 8 ビットのクロック分周器

Clock divider16.0 16 ビットのクロック分周器

Clock divider24.5 24.5 ビットのクロック分周器

Clock enable multiplexing クロック分周器から出力される信号を有効にします

Clock generator クロック分周器を元にして CLK_PERI を分周します

CLK_HF3, CLK_HF4, CLK_HF5, CLK_HF6, CLK_HF7, CLK_HF8, CLK_HF9, CLK_HF10, CLK_HF11 および CLK_HF12 の分配先を Figure 8 に示します。Figure 8 に記載の詳細については architecture TRM を参照してください。




Figure 8 CLK_HFx (x=3~12)のブロックダイヤグラム



TRAVEO™ T2G ファミリ MCU のクロックシステム

CLK_HF13 は CSV 専用です。 CSV の説明については architecture TRM を参照してください。

基本的なクロックシステム設定 2.4

ここでは、インフィニオンの提供するサンプルドライバライブラリ (SDL) を使用して、ユースケースに 基づいてクロックシステムを設定する方法について説明します。このアプリケーションノートのプログ ラムコードは、SDL の一部です。SDL については、その他の参考資料を参照してください。

SDL は、設定部とドライバ部があります。設定部は、主に目的の操作のためのパラメータ値を設定しま す。ドライバ部は、設定部のパラメータ値に基づいて各レジスタを設定します。目的のシステムに応じ て、設定部の設定ができます



クロックリソースの設定

3 クロックリソースの設定

ここではクロックの機能について説明します。

3.1 ECO の設定

ECO は初期設定では無効です。ECO は利用に応じて有効にする必要があります。また、ECO を使用するためにはトリミングが必要です。このデバイスは、水晶振動子とセラミック発振子に応じて発振器を制御するトリミングパラメータを設定できます。パラメータの決定方法は、水晶振動子とセラミック発振子で異なります。詳細については、TRAVEO $^{\mathrm{M}}$ T2G user guide の Setting ECO parameters を参照してください。

Figure 9 に ECO 設定手順を示します。




Figure 9 ECO の有効化

3.1.1 ユースケース

- 使用する発振器: 水晶振動子
- 基本周波数: 16 MHz
- 最大ドライブレベル: 300.0 μW



クロックリソースの設定

• 等価直列抵抗: 150.0 ohm • シャント容量: 0.530 pF • 並列負荷容量: 8.000 pF

• 水晶振動子ベンダーの負性抵抗の推奨値: 1500 ohm

• 自動ゲイン制御: OFF

これらの値は、水晶振動子ベンダーに確認した上で決めてください。 Note:

コンフィグレーション 3.1.2

ECO の設定における SDL の設定部のパラメータを Table 1 に、関数を Table 2 に示します。

Table 1 ECO トリム設定パラメータ一覧

パラメータ	説明	値
CLK_ECO_CONFIG2.WDTRIM	ウォッチドッグトリム	7ul
	TRAVEO™ T2G user guide の Setting ECO	
	parameters から計算	
CLK_ECO_CONFIG2.ATRIM	振幅トリム	0ul
	TRAVEO™ T2G user guide の Setting ECO	
	parameters から計算	
CLK_ECO_CONFIG2.FTRIM	3 次高調波発振のフィルタトリム	3ul
	TRAVEO™ T2G user guide の Setting ECO	
	parameters から計算	
CLK_ECO_CONFIG2.RTRIM	フィードバック抵抗トリム	3ul
	TRAVEO™ T2G user guide の Setting ECO	
	parameters から計算	
CLK_ECO_CONFIG2.GTRIM	ゲイントリムの起動時間	0ul
	TRAVEO™ T2G user guide の Setting ECO	
	parameters から計算	
CLK_ECO_CONFIG.AGC_EN	自動ゲイン制御 (AGC) 無効	Oul [OFF]
	TRAVEO™ T2G user guide の Setting ECO	
	parameters から計算	
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
PLL_400M_0_PATH_NO	PLL_400M_0 用の PLL 番号	1ul
PLL_400M_1_PATH_NO	PLL_400M_1 用の PLL 番号	2ul
PLL_200M_0_PATH_NO	PLL_200M_0 用の PLL 番号	3ul
PLL_200M_1_PATH_NO	PLL_200M_1 用の PLL 番号	4ul
CLK_FREQ_ECO	ソースクロック周波数	16000000ul
SUM_LOAD_SHUNT_CAP_IN_PF	ロードシャント容量の合計 (pF)	17ul
ESR_IN_OHM	等価直列抵抗 (ESR) (ohm)	250ul
MAX_DRIVE_LEVEL_IN_UW	最大ドライブレベル (uW)	100ul
MIN_NEG_RESISTANCE	最小負性抵抗	5 * ESR_IN_OHM



クロックリソースの設定

ECO トリム設定関数一覧 Table 2

関数	説明	値
Cy_WDT_Disable()	ウォッチドッグタイマ無効	-
Cy_SysClk_FllDisable Sequence(Wait Cycle)	FLL 無効	Wait cycle = WAIT_FOR_STABILIZATION
Cy_SysClk_Pl1400M Disable(PLL Number)	PLL400M_0 無効	PLL number = PLL_400M_0_PATH_NO
	PLL400M_1 無効	PLL number = PLL_400M_1_PATH_NO
Cy_SysClk_PllDisable (PLL Number)	PLL200M_0 無効	PLL number = PLL_200M_0_PATH_NO
	PLL200M_1 無効	PLL number = PLL_200M_1_PATH_NO
AllClockConfiguration()	クロック設定	-
Cy_SysClk_EcoEnable (Timeout value)	ECO の有効化とタイムアウト値の設定	Timeout value = WAIT_FOR_STABILIZATION
Cy_SysLib_DelayUs(Wait Time)	指定されたマイクロ秒数による遅延	Wait time = 1u (1us)

ECO 初期設定のサンプルコード 3.1.3

サンプルコードを Code Listing 1 に示します。

以下の説明は、SDLのドライバ部分のレジスタ表記の理解に役立ちます。

- SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_EN は、registers TRM に記載されている SRSS_CLK_ECO_CONFIG.ECO_EN です。他のレジスタも同じように記述されます。
- パフォーマンス改善策

レジスタ設定のパフォーマンスを向上させるために、SDL は完全な 32 ビットデータをレジスタに書 き込みます。各ビットフィールドは、ビット書き込み可能なバッファで事前に生成され、最終的な 32 ビットデータとしてレジスタに書き込まれます。

```
tempTrimEcoCtlReg.u32Register
                                     = SRSS->unCLK_ECO_CONFIG2.u32Register;
```

```
tempTrimEcoCtlReq.stcField.u3WDTRIM = wdtrim;
tempTrimEcoCtlReg.stcField.u4ATRIM
                                     = atrim;
tempTrimEcoCtlReg.stcField.u2FTRIM
                                     = ftrim;
tempTrimEcoCtlReg.stcField.u2RTRIM
                                     = rtrim;
tempTrimEcoCtlReg.stcField.u3GTRIM
                                     = qtrim;
```

SRSS->unCLK_ECO_CONFIG2.u32Register = tempTrimEcoCtlReg.u32Register;

レジスタの共用体と構造体の詳細については、hdr/rev_x/ip の下の cyip_srss_v2.h を参照してください。

Code Listing 1 ECO の基本設定

```
/** Wait time definition **/
                                            TIMEOUT 変数の宣言。
#define WAIT_FOR_STABILIZATION (10000ul)
```



クロックリソースの設定

ECO の基本設定 **Code Listing 1**

```
#define CLK_FREQ_ECO
                       (16000000ul)
                                            ソフトウェア計算に使用する発振器パラメータの宣言。
#define PLL_400M_0_PATH_NO
                        (1ul)
#define PLL_400M_1_PATH_NO
                        (2ul)
                                           PLL 番号の宣言。
#define PLL_200M_0_PATH_NO
                        (3ul)
#define PLL_200M_1_PATH_NO
                        (4ul)
#define SUM LOAD SHUNT CAP IN PF
                                   (17ul)
#define ESR_IN_OHM
                         (250ul)
#define MIN_NEG_RESISTANCE
                          (5 * ESR_IN_OHM)
#define MAX_DRIVE_LEVEL_IN_UW (100ul)
static void AllClockConfiguration(void);
int main(void)
   /* disable watchdog timer */
                                        ウォッチドッグタイマを無効
   Cy_WDT_Disable();
   /* Disable Fll */
   FLL 無効。
   /* Disable Pll */
   CY_ASSERT(Cy_SysClk_P11400MDisable(PLL_400M_0_PATH_NO) == CY_SYSCLK_SUCCESS);
   CY_ASSERT(Cy_SysClk_P11400MDisable(PLL_400M_1_PATH_NO) == CY_SYSCLK_SUCCESS);
                                                                                   PLL 無効。
   CY_ASSERT(Cy_SysClk_PllDisable(PLL_200M_0_PATH_NO) == CY_SYSCLK_SUCCESS);
   CY_ASSERT(Cy_SysClk_PllDisable(PLL_200M_1_PATH_NO) == CY_SYSCLK_SUCCESS);
   /* Enable interrupt */
   enable irq();
   /* Set Clock Configuring registers */
   AllClockConfiguration();
                                         トリムと ECO の設定。Code Listing 2 参照。
   /* Please ensure output clock frequency using oscilloscope */
   for(;;);
```



クロックリソースの設定

AllClockConfiguration() 関数 Code Listing 2

```
static void AllClockConfiguration(void)
   /**** ECO setting *****/
       cy_en_sysclk_status_t ecoStatus;
       ecoStatus = Cy_SysClk_EcoConfigureWithMinRneg(
                        CLK FREO ECO.
                                                            (1)-1. ソフトウェア計算によるトリム設定。
                        SUM LOAD SHUNT CAP IN PF.
                                                            Code Listing 4 参照。
                        ESR_IN_OHM,
                        MAX_DRIVE_LEVEL_IN_UW,
                        MIN_NEG_RESISTANCE
       CY_ASSERT(ecoStatus == CY_SYSCLK_SUCCESS);
    SRSS->unCLK_ECO_CONFIG2.stcField.u3WDTRIM = 7ul;
    SRSS->unCLK_ECO_CONFIG2.stcField.u4ATRIM = Oul;
                                                              (1)-2. ECO ユーザーガイドによるトリム設定
    SRSS->unCLK ECO CONFIG2.stcField.u2FTRIM = 3ul;
    SRSS->unCLK ECO CONFIG2.stcField.u2RTRIM = 3ul;
    SRSS->unCLK_ECO_CONFIG2.stcField.u3GTRIM = Oul;
    SRSS->unCLK_ECO_CONFIG.stcField.u1AGC_EN = Oul;
                                                                       ECO 有効。Code Listing 3 参照。
       ecoStatus = Cy_SysClk_EcoEnable(WAIT_FOR_STABILIZATION);
       CY_ASSERT(ecoStatus == CY_SYSCLK_SUCCESS);
   return;
```

- (1)-1 または (1)-2 のいずれかを使用できます。
- (1)-1 または(1)-2 の使用しないプログラムコード表記をコメントアウトもしくは削除します。

Code Listing 3 Cy_SysClk_EcoEnable() 関数

```
cy_en_sysclk_status_t Cy_SysClk_EcoEnable(uint32_t timeoutus)
   cy_en_sysclk_status_t rtnval;
                                                                  (2) ECO_OK が既に有効か確認する。
   /* invalid state error if ECO is already enabled */
   if (SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_EN != Oul) /* 1 = enabled *
      return CY_SYSCLK_INVALID_STATE;
                                                                      (3) ECO_EN ビットに"1"を書き
                                                                      込み、ECO を利用可能にする。
   /* first set ECO enable */
   SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_EN = 1ul; /* 1 = enable */ •
                                                                            (4) ECO_OK ≥ TIMEOUT
   /* now do the timeout wait for ECO_STATUS, bit ECO_OK */
                                                                            の状態を確認する。
        (SRSS->unCLK_ECO_STATUS.stcField.u1ECO_OK == Oul) &&(timeoutus != Oul);
                                                                           (5) TIMEOUT 値を減算する。
```



クロックリソースの設定

Code Listing 3 Cy_SysClk_EcoEnable() 関数

```
Cy_SysLib_DelayUs(1u); -
                            1 us 待機。
                                                                (6) TIMEOUT によりループが
                                                                終了したかどうか確認する。
rtnval = ((timeoutus == 0ul) ? CY_SYSCLK_TIMEOUT : CY_SYSCLK_SUCCESS); -
return rtnval;
```

Cy_SysClk_EcoConfigureWithMinRneg() 関数 **Code Listing 4**

```
cy_en_sysclk_status_t Cy_SysClk_EcoConfigureWithMinRneg(uint32_t freq, uint32_t cSum, uint32_t esr, uint32_t
driveLevel, uint32_t minRneg)
                                                                                                                                                                                      ソフトウェアによるトリム計算
         /* Check if ECO is disabled */
        if(SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_EN == 1ul)
                  return(CY_SYSCLK_INVALID_STATE);
         /* calculate intermediate values */
         float32_t freqMHz
                                                              = (float32_t)freq / 1000000.0f;
         float32\_t \ maxAmplitude = (1000.0f \ * ((float32\_t)sqrt((float64\_t))((float32\_t)driveLevel \ / \ (2.0f \ * \ (2.0f \ \ )))))))))))))))
(float32_t)esr))))) /
                                                                   (M_PI * freqMHz * (float32_t)cSum);
         float32 t qm min
                                                               = (157.91367042f /*4 * M_PI * M_PI * 4*/ * minRneg * freqMHz * freqMHz * (float32_t)cSum *
(float32_t)cSum) /
                                                                   1000000000.0f;
         /* Get trim values according to caluculated values */
        uint32_t atrim, agcen, wdtrim, gtrim, rtrim, ftrim;
                                                                                                                                                                       Atrim 値を取得。Code Listing 5 参照。
         atrim = Cy_SysClk_SelectEcoAtrim(maxAmplitude); -
         if(atrim == CY_SYSCLK_INVALID_TRIM_VALUE)
                  return(CY_SYSCLK_BAD_PARAM);
         agcen = Cy SysClk SelectEcoAGCEN(maxAmplitude); -
                                                                                                                                                        AGC を有効に設定。Code Listing 6 参照。
         if(agcen == CY_SYSCLK_INVALID_TRIM_VALUE)
                  return(CY_SYSCLK_BAD_PARAM);
         wdtrim = Cy_SysClk_SelectEcoWDtrim(maxAmplitude);
                                                                                                                                                                 Wdtrim 値を取得。Code Listing 7 参照。
         if(wdtrim == CY_SYSCLK_INVALID_TRIM_VALUE)
                  return(CY_SYSCLK_BAD_PARAM);
```



クロックリソースの設定

Cy_SysClk_EcoConfigureWithMinRneg() 関数 **Code Listing 4**

```
Gtrim 値を取得。Code Listing 8 参照。
gtrim = Cy_SysClk_SelectEcoGtrim(gm_min);
if(gtrim == CY_SYSCLK_INVALID_TRIM_VALUE)
   return(CY_SYSCLK_BAD_PARAM);
}
rtrim = Cy_SysClk_SelectEcoRtrim(freqMHz);
                                                               Rtrim 値を取得。Code Listing 9 参照。
if(rtrim == CY_SYSCLK_INVALID_TRIM_VALUE)
   return(CY_SYSCLK_BAD_PARAM);
                                                              Ftrim 値を取得。Code Listing 10 参照。
ftrim = Cy_SysClk_SelectEcoFtrim(atrim);
^{\prime \star} update all fields of trim control register with one write, without changing the ITRIM field: ^{\star \prime}
un_CLK_ECO_CONFIG2_t tempTrimEcoCtlReg;
tempTrimEcoCtlReg.u32Register
                                   = SRSS->unCLK_ECO_CONFIG2.u32Register;
tempTrimEcoCtlReg.stcField.u3WDTRIM = wdtrim;
tempTrimEcoCtlReg.stcField.u4ATRIM = atrim;
tempTrimEcoCtlReg.stcField.u2FTRIM
tempTrimEcoCtlReg.stcField.u2RTRIM = rtrim;
tempTrimEcoCtlReg.stcField.u3GTRIM = gtrim;
SRSS->unCLK_ECO_CONFIG2.u32Register = tempTrimEcoCtlReg.u32Register;
SRSS->unCLK_ECO_CONFIG.stcField.ulAGC_EN = agcen;
return(CY_SYSCLK_SUCCESS);
```

Code Listing 5 Cy_SysClk_SelectEcoAtrim() 関数

```
_STATIC_INLINE uint32_t Cy_SysClk_SelectEcoAtrim(float32_t maxAmplitude)
                                                                                       Atrim 値を取得。
  if((0.50f <= maxAmplitude) && (maxAmplitude < 0.55f))</pre>
      return(0x04ul);
  else if(maxAmplitude < 0.60f)</pre>
      return(0x05ul);
  else if(maxAmplitude < 0.65f)</pre>
      return(0x06ul);
  else if(maxAmplitude < 0.70f)</pre>
```



クロックリソースの設定

Code Listing 5 Cy_SysClk_SelectEcoAtrim() 関数

```
{
    return(0x07ul);
else if(maxAmplitude < 0.75f)</pre>
   return(0x08ul);
}
else if(maxAmplitude < 0.80f)</pre>
    return(0x09ul);
else if(maxAmplitude < 0.85f)</pre>
    return(0x0Aul);
else if(maxAmplitude < 0.90f)</pre>
   return(0x0Bul);
else if(maxAmplitude < 0.95f)</pre>
    return(0x0Cul);
else if(maxAmplitude < 1.00f)</pre>
    return(0x0Dul);
else if(maxAmplitude < 1.05f)</pre>
    return(0x0Eul);
else if(maxAmplitude < 1.10f)</pre>
    return(0x0Ful);
else if(1.1f <= maxAmplitude)</pre>
    return(0x00ul);
else
   // invalid input
    return(CY_SYSCLK_INVALID_TRIM_VALUE);
```



クロックリソースの設定

Code Listing 6 Cy_SysClk_SelectEcoAGCEN() 関数

```
__STATIC_INLINE uint32_t Cy_SysClk_SelectEcoAGCEN(float32_t maxAmplitude)
{
    if((0.50f <= maxAmplitude) && (maxAmplitude < 1.10f))
    {
        return(0x01ul);
    }
    else if(1.10f <= maxAmplitude)
    {
        return(0x00ul);
    }
    else
    {
        return(CY_SYSCLK_INVALID_TRIM_VALUE);
    }
}
```



```
_STATIC_INLINE uint32_t Cy_SysClk_SelectEcoWDtrim(float32_t amplitude)
                                                                                     Wdtrim 値を取得。
  if( (0.50f <= amplitude) && (amplitude < 0.60f))</pre>
      return(0x02ul);
  else if(amplitude < 0.7f)</pre>
      return(0x03ul);
  else if(amplitude < 0.8f)</pre>
      return(0x04ul);
  else if(amplitude < 0.9f)
      return(0x05ul);
  else if(amplitude < 1.0f)</pre>
      return(0x06ul);
  else if(amplitude < 1.1f)</pre>
  {
      return(0x07ul);
  else if(1.1f <= amplitude)</pre>
      return(0x07ul);
```



クロックリソースの設定


```
}
else
{
    // invalid input
    return(CY_SYSCLK_INVALID_TRIM_VALUE);
}
```



```
_STATIC_INLINE uint32_t Cy_SysClk_SelectEcoGtrim(float32_t gm_min)
                                                                           Gtrim 値を取得。
  if( (0.0f <= gm_min) && (gm_min < 2.2f))
      return(0x00ul+1ul);
   else if(gm_min < 4.4f)
      return(0x01ul+1ul);
   }
   else if(gm_min < 6.6f)
       return(0x02ul+1ul);
   else if(gm_min < 8.8f)
      return(0x03ul+1ul);
   else if(gm_min < 11.0f)</pre>
      return(0x04ul+1ul);
   else if(gm_min < 13.2f)
      return(0x05ul+1ul);
   else if(gm_min < 15.4f)
      return(0x06ul+1ul);
  else if(gm_min < 17.6f)</pre>
   {
      // invalid input
      return(CY_SYSCLK_INVALID_TRIM_VALUE);
   else
```



クロックリソースの設定

Code Listing 8 Cy_SysClk_SelectEcoGtrim() 関数

```
return(CY_SYSCLK_INVALID_TRIM_VALUE);
```

Cy_SysClk_SelectEcoRtrim() 関数 **Code Listing 9**

```
_STATIC_INLINE uint32_t Cy_SysClk_SelectEcoRtrim(float32_t freqMHz)
                                                                             Rtrim 値を取得。
  if(freqMHz > 28.6f)
  {
     return(0x00ul);
  else if(freqMHz > 23.33f)
      return(0x01ul);
  }
  else if(freqMHz > 16.5f)
      return(0x02ul);
  else if(freqMHz > 0.0f)
      return(0x03ul);
  else
      // invalid input
      return(CY_SYSCLK_INVALID_TRIM_VALUE);
  }
```

Code Listing 10 Cy_SysClk_SelectEcoFtrim() 関数

```
__STATIC_INLINE uint32_t Cy_SysClk_SelectEcoFtrim(uint32_t atrim)
                                                                           Ftrim 値を取得。
   return(0x03ul);
```




クロックリソースの設定

wco の設定 3.2

操作概要 3.2.1

初期設定では WCO は無効になっており、使用するためには有効にする必要があります。 WCO を有効に するためのレジスタの設定方法を Figure 10 に示します。

WCO を無効にするためには、BACKUP_CLT レジスタの WCO_EN ビットに'0'を書き込んでください。



WCO の有効化 Figure 10

コンフィグレーション 3.2.2

WCO の設定における SDL の設定部のパラメータを Table 3 に、関数を Table 4 に示します。

Table 3 WCO 設定パラメータ一覧

パラメータ	説明	値
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
PLL_400M_0_PATH_NO	PLL_400M_0 の PLL 番号	1ul
PLL_400M_1_PATH_NO	PLL_400M_1 の PLL 番号	2ul
PLL_200M_0_PATH_NO	PLL_200M_0 の PLL 番号	3ul
PLL_200M_1_PATH_NO	PLL_200M_1 の PLL 番号	4ul



クロックリソースの設定


WCO 設定関数一覧 Table 4

関数	説明	値
Cy_WDT_Disable()	ウォッチドッグタイマ無効	_
Cy_SysClk_FllDisable Sequence(Wait Cycle)	FLL 無効	Wait cycle = WAIT_FOR_STABILIZATION
Cy_SysClk_Pl1400M Disable(PLL Number)	PLL400M_0 無効	PLL number = PLL_400M_0_PATH_NO
	PLL400M_1 無効	PLL number = PLL_400M_1_PATH_NO
Cy_SysClk_PllDisable (PLL Number)	PLL200M_0 無効	PLL number = PLL_200M_0_PATH_NO
	PLL200M_1 無効	PLL number = PLL_200M_1_PATH_NO
AllClockConfigurationw()	クロック設定	-
Cy_SysClk_WcoEnable (Timeout value)	WCO の有効化とタイムアウト値の設定	Timeout value = WAIT_FOR_STABILIZATION
Cy_SysLib_DelayUs(Wait Time)	指定されたマイクロ秒数による遅延	Wait time = 1u (1us)

WCO 設定の初期設定のサンプルコード 3.2.3

サンプル設定を Code Listing 11~Code Listing 13 に示します。

WCO の基本設定 **Code Listing 11**





クロックリソースの設定

WCO の基本設定 Code Listing 11

```
/* Enable interrupt */
 __enable_irq();
/* Set Clock Configuring registers */
                                                         WCO の設定。Code Listing 12 参照。
AllClockConfiguration();
/* Please check clock output using oscilloscope after CPU reached here. */
for(;;);
```

Code Listing 12 AllClockConfiguration() 関数

```
static void AllClockConfiguration(void)
   /**** WCO setting *****/
                                                                                WCO を有効にする。
       cy_en_sysclk_status_t wcoStatus;
       wcoStatus = Cy_SysClk_WcoEnable(WAIT_FOR_STABILIZATION*10ul);
                                                                                Code Listing 13 参照。
       CY_ASSERT(wcoStatus == CY_SYSCLK_SUCCESS);
   }
  return;
```

Code Listing 13 Cy_Sysclk_WcoEnable() 関数

```
_STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_WcoEnable(uint32_t timeoutus)
 cy_en_sysclk_status_t rtnval = CY_SYSCLK_TIMEOUT;
                                                 (1) WCO_EN ビットに"1"を書き込み、
                                                WCO を利用可能にする。
 BACKUP->unCTL.stcField.u1WCO_EN = 1ul;
 /* now do the timeout wait for STATUS, bit WCO_OK */
                                                                      (2) WCO_OK と TIMEOUT の
 for (; (Cy_SysClk_WcoOkay() == false) && (timeoutus != Oul); timeoutus--)
                                                                      状態を確認する。
                              」 1 us 待機。
     Cy_SysLib_DelayUs(1u);
                                                                               (3) TIMEOUT 値を
 }
                                                                               減算する。
 if (timeoutus != 0ul)
                                 (4) TIMEOUT によりループが終了したか
     rtnval = CY_SYSCLK_SUCCESS;
                                 どうか確認する。
 return (rtnval);
```



クロックリソースの設定

IMO の設定 3.3

初期設定により、IMO はすべての機能が正しく動作するように有効になっています。IMO は DeepSleep, Hibernate, および XRES のモードの間、自動的に無効になります。したがって、IMO を明示的に設定する 必要はありません。

ILO0/ILO1 の設定 3.4


ILO0 は初期設定で有効です。

ILO0 はウォッチドッグタイマ (WDT) の動作クロックとして使用されることに注意してください。したが って、ILO0 を無効にする場合は WDT を無効にする必要があります。ILO0 を無効するためには、 WDT CTL レジスタの WDT LOCK ビットに'0b01'を書き込み、それから CLK ILOO CONFIG レジスタの ENABLE ビットに'0b00'を書き込んでください。

ILO1 は初期設定で無効です。ILO1 を有効にするためには、CLK_ILO1_CONFIG レジスタの ENABLE ビット に'1'を書き込んでください。

LPECO の設定 3.5

LPCEO はデフォルトで無効になっています。LPECO は、有効にしないと使用できません。Figure 11 に、LPECO を有効にするためのレジスタを設定する方法を示します。LPECO を無効にするためには、 BACKUP_LPECO_CTL レジスタの LPECO_EN ビットに'0'を書き込んでください。



LPECO 設定 Figure 11

ユースケース 3.5.1

使用する発振器: 水晶振動子

基本周波数: 8 MHz

これらの値は、水晶振動子ベンダーに確認した上で決めてください。 Note:

LPECO の設定における SDL の設定部のパラメータを Table 5 に、関数を Table 6 に示します。



クロックリソースの設定

Table 5 LPECO 設定パラメータ一覧

パラメータ	説明	値
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
CLK_FREQ_LPECO	ソースクロック周波数	8000000ul
CY_SYSCLK_BAK_LPECO_LCAP_ 5TO10PF	バックアップドメインの LPECO 負荷は、 5pF~10pF の範囲です。	Oul
CY_SYSCLK_BAK_LPECO_FREQ_ 6TO8MHZ	バックアップドメインの LPECO 周波数は、6 MHz~8MHz の範囲です。	1ul
CY_SYSCLK_BAK_LPECO_AMP_ MAX_1P35V	バックアップドメインの LPECO の最大発振 振幅は 1.35V です。	Oul

LPECO 設定関数一覧 Table 6

関数	説明	値
Cy_WDT_Disable()	ウォッチドッグタイマ無効	-
Cy_SysClk_ClkBak_LPECO_Se tLoadCap(range)	LPECO 水晶振動子の負荷容量範囲の設定	CY_SYSCLK_BAK_LPECO_LC AP_5TO10PF
<pre>Cy_SysClk_ClkBak_LPECO_Se tFrequency(range)</pre>	LPECO 水晶振動子の周波数範囲の設定	CY_SYSCLK_BAK_LPECO_FR EQ_6TO8MHZ
<pre>Cy_SysClk_ClkBak_LPECO_Se tAmplitude(value)</pre>	LPECO 水晶振動子の最大発振振幅値の設 定	CY_SYSCLK_BAK_LPECO_AM P_MAX_1P35V
Cy_SysClk_ClkBak_LPECO_En able()	LPECO の有効化	-
<pre>Cy_SysClk_ClkBak_LPECO_Re ady()</pre>	LPECO 安定化の状態に復帰	_

LPECO 設定の初期設定のサンプルコード 3.5.2

サンプルコードを Code Listing 14~Code Listing 20 に示します。

Code Listing 14 LPECO の基本設定

```
TIMEOUT 変数の宣言。
/** Wait time definition **/
#define WAIT_FOR_STABILIZATION (10000ul)
#define CLK_FREQ_LPECO
                         (8000000ul)
                                            ソフトウェア計算を使用した発振器パラメータの宣言。
static void AllClockConfiguration(void);
int main(void)
   /* disable watchdog timer */
   Cy_WDT_Disable();
   /* Enable interrupt */
   __enable_irq();
   /* Set Clock Configuring registers */
```



クロックリソースの設定

LPECO の基本設定 **Code Listing 14**

```
AllClockConfiguration();
/* Measure clock frequencies using ECO and check */
MeasureClockFrequency();
CompareExpectedAndMeasured();
/* Read register value and re-calculate the frequency and check */
RecalucClockFrequencyValues();
CompareExpectedAndCaluclated();
/* Start output internal clock */
Cy_GPIO_Pin_Init(CY_HF3_CLK_OUT_PORT, CY_HF3_CLK_OUT_PIN, &clkOutPortConfig);
/* Please ensure output clock frequency using oscilloscope */
for(;;);
```

Code Listing 15 AllClockConfiguration () 関数

```
static void AllClockConfiguration(void)
#ifdef LPECO ENABLE
   /**** LPECO setting *****/
                                                                             (1) BACKUP_LPECO_CTL {Z
   {
                                                                             値を設定。Code Listing 16,
      Cy_SysClk_ClkBak_LPECO_SetLoadCap(CY_SYSCLK_BAK_LPECO_LCAP_5T010PF);
                                                                             Code Listing 17 および
       Cy_SysClk_ClkBak_LPECO_SetFrequency(CY_SYSCLK_BAK_LPECO_FREQ_6TO8MHZ);
                                                                             Code Listing 18 を参照。
       Cy_SysClk_ClkBak_LPECO_SetAmplitude(CY_SYSCLK_BAK_LPECO_AMP_MAX_1P35V);
                                                              (2) LPECO が有効。Code Listing 19 参照。
       Cy_SysClk_ClkBak_LPECO_Enable();
       while(Cy_SysClk_ClkBak_LPECO_Ready() == false);
   }
                                                                  (3) LPECO が有効になるまで待機。
                                                                  Code Listing 20 参照。
#endif
  return;
```

Code Listing 16 Cy_SysClk_ClkBak_LPECO_SetLoadCap () 関数

```
STATIC_INLINE void Cy_SysClk_ClkBak_LPECO_SetLoadCap(cy_en_clkbak_lpeco_loadcap_range_t capValue)
  BACKUP->unLPECO_CTL.stcField.u2LPECO_CRANGE = capValue;
```



クロックリソースの設定


```
__STATIC_INLINE void Cy_SysClk_ClkBak_LPECO_SetFrequency(cy_en_clkbak_lpeco_frequency_range_t freqValue)

{
    BACKUP->unLPECO_CTL.stcField.ulLPECO_FRANGE = freqValue;
}
```



```
__STATIC_INLINE void Cy_SysClk_ClkBak_LPECO_SetAmplitude(cy_en_clkbak_lpeco_max_amplitude_t ampValue)

{

BACKUP->unLPECO_CTL.stcField.ulLPECO_AMP_SEL = ampValue;
}
```



```
__STATIC_INLINE void Cy_SysClk_ClkBak_LPECO_Enable(bool enable)

{

    BACKUP->unLPECO_CTL.stcField.u1LPECO_EN = enable;
}
```

Code Listing 20 Cy_SysClk_ClkBak_LPECO_Ready () 関数

```
__STATIC_INLINE bool Cy_SysClk_ClkBak_LPECO_Ready(void)
{
    return (BACKUP->unLPECO_STATUS.stcField.ulLPECO_READY);
}
:
```



FLL と PLL の設定

FLL と PLL の設定 4

ここではクロックシステムの FLL と PLL の設定について説明します。

FLL の設定 4.1

操作概要 4.1.1

FLL は使用する前に設定する必要があります。FLL は電流制御発振器 (CCO) を搭載しており、CCO の出力 周波数を CCO の調整によって制御しています。FLL の設定手順を Figure 12 に示します。




Figure 12 FLL 設定の手順

FLL および FLL 設定レジスタの詳細については、architecture TRM と registers TRM を参照してくださ い。



FLL と PLL の設定

ユースケース 4.1.2

• 入力クロック周波数: 16 MHz • 出力クロック周波数: 100 MHz

コンフィグレーション 4.1.3

FLL の設定における SDL の設定部のパラメータを Table 7 に、関数を Table 8 に示します。

Table 7 FLL 設定パラメータ一覧

パラメータ	説明	値
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
FLL_PATH_NO	FLL 番号	0u
FLL_TARGET_FREQ	FLL ターゲット周波数	100000000ul (100 MHz)
CLK_FREQ_ECO	ソースクロック周波数	16000000ul (16 MHz)
PATH_SOURCE_CLOCK_FREQ	FLL 入力周波数	CLK_FREQ_ECO
CY_SYSCLK_FLLPLL_OUTPUT	FLL 出力モード	0ul
_AUTO	CY_SYSCLK_FLLPLL_OUTPUT_AUTO:	
	ロックインジケータを自動使用。	
	CY_SYSCLK_FLLPLL_OUTPUT_LOCKED_OR_NOTHING:	
	AUTO と同様にロック解除でクロックがゲートオフされることを除外。	
	CY_SYSCLK_FLLPLL_OUTPUT_INPUT:	
	FLL リファレンス入力を選択 (バイパスモード)	
	CY_SYSCLK_FLLPLL_OUTPUT_OUTPUT:	
	FLL 出力を選択。ロックインジケータを無視。	
	詳細については、registers TRM の	
	SRSS_CLK_FLL_CONFIG3 を参照。	

FLL 設定関数一覧 Table 8

関数	説明	値
AllClockConfiguration()	クロック設定	_
Cy_SysClk_FllConfigure Standard(inputFreq,	inputFreq: 入力周波数	inputFreq = PATH_SOURCE_CLOCK_FREQ,
<pre>outputFreq, outputMode)</pre>	outputFreq: 出力周波数	outputFreq = FLL_TARGET_FREQ,
	outputMode: FLL 出力モード	outputMode = CY_SYSCLK_FLLPLL_ OUTPUT_AUTO
Cy_SysClk_FllEnable (Timeout value)	FLL の有効化とタイムアウト値の設定	Timeout value = WAIT_FOR_STABILIZATION
Cy_SysLib_DelayUs(Wait Time)	指定されたマイクロ秒数による遅延	Wait time = 1u (1us)



FLL と PLL の設定

FLL 設定の初期設定のサンプルコード 4.1.4

サンプルコードを Code Listing 21~Code Listing 25 に示します。

Code Listing 21 FLL の基本設定

```
/** Wait time definition **/
                                                            TIMEOUT 変数の宣言。
#define WAIT_FOR_STABILIZATION (10000ul)
                                                            FLL ターゲット周波数の宣言。
#define FLL_TARGET_FREQ (10000000ul)
#define CLK_FREQ_ECO
                   (16000000ul)
                                                            FLL 入力周波数の宣言。
#define PATH_SOURCE_CLOCK_FREQ CLK_FREQ_ECO
#define FLL_PATH_NO
                                          FLL 番号の宣言。
int main(void)
   /* Enable interrupt */
   __enable_irq();
                                                         FLL の設定。Code Listing 22 参照。
   /* Set Clock Configuring registers */
   AllClockConfiguration();
   /* Please check clock output using oscilloscope after CPU reached here. */
   for(;;);
```

Code Listing 22 AllClockConfiguration() 関数

```
static void AllClockConfiguration(void)
   /***** FLL(PATH0) source setting *****/
                                                                       FLL の設定。Code Listing 23 参照。
   {
fllStatus = Cy_SysClk_FllConfigureStandard(PATH_SOURCE_CLOCK_FREQ, FLL_TARGET_FREQ, CY_SYSCLK_FLLPLL_OUTPUT_AUTO);
       CY_ASSERT(fllStatus == CY_SYSCLK_SUCCESS);
                                                                FLL を有効にする。Code Listing 25 参照。
       fllStatus = Cy_SysClk_FllEnable(WAIT_FOR_STABILIZATION);
       CY_ASSERT((fllStatus == CY_SYSCLK_SUCCESS) || (fllStatus == CY_SYSCLK_TIMEOUT));
   }
  return;
```



FLL と PLL の設定

Code Listing 23 Cy_SysClk_FllConfigureStandard() 関数

```
cy_en_sysclk_status_t Cy_SysClk_FllConfigureStandard(uint32_t inputFreq, uint32_t outputFreq,
cy_en_fll_pll_output_mode_t outputMode)
                                                                                                                                                                          (1) FLL が既に有効か確認する。
        /* check for errors */
        if (SRSS->unCLK_FLL_CONFIG.stcField.u1FLL_ENABLE != Oul) /* 1 = enabled */
                 return(CY_SYSCLK_INVALID_STATE);
        else if ((outputFreq < CY_SYSCLK_MIN_FLL_OUTPUT_FREQ) || (CY_SYSCLK_MAX_FLL_OUTPUT_FREQ < outputFreq)) /* invalid
output frequency */
                                                                                                                                                              FLL の出力範囲を確認する。
                 return(CY_SYSCLK_INVALID_STATE);
        \verb|else if (((float32\_t)outputFreq / (float32\_t)inputFreq) < 2.2f) /* check output/input frequency ratio */ (float32\_t)outputFreq / (float32\_t)output
                                                                                                                                          FLL の周波数比率を確認する
                 return(CY SYSCLK INVALID STATE);
         /* no error */
         /\! If output mode is bypass (input routed directly to output), then done.
               The output frequency equals the input frequency regardless of the frequency parameters. */
        if (outputMode == CY_SYSCLK_FLLPLL_OUTPUT_INPUT)
                 /* bypass mode */
                 /* update CLK_FLL_CONFIG3 register with divide by 2 parameter */
                SRSS->unCLK_FLL_CONFIG3.stcField.u2BYPASS_SEL = (uint32_t)outputMode;
                 return(CY_SYSCLK_SUCCESS);
        }
        cy_stc_fll_manual_config_t config = { Oul };
        config.outputMode = outputMode;
                                                                                                                                                                 FLL パラメータの計算
         /* 1. Output division is not required for standard accuracy.
        config.enableOutputDiv = false;
         ^{\prime} 2. Compute the target CCO frequency from the target output frequency and output division. ^{*\prime}
        uint32 t ccoFreq;
        ccoFreq = outputFreq * ((uint32_t)(config.enableOutputDiv) + 1ul);
         /* 3. Compute the CCO range value from the CCO frequency */
        if(ccoFreq >= CY_SYSCLK_FLL_CCO_BOUNDARY4_FREQ)
                 config.ccoRange = CY_SYSCLK_FLL_CCO_RANGE4;
         else if(ccoFreq >= CY_SYSCLK_FLL_CCO_BOUNDARY3_FREQ)
                 config.ccoRange = CY_SYSCLK_FLL_CCO_RANGE3;
         else if(ccoFreg >= CY SYSCLK FLL CCO BOUNDARY2 FREO)
```



FLL と PLL の設定

Code Listing 23 Cy_SysClk_FllConfigureStandard() 関数

```
config.ccoRange = CY_SYSCLK_FLL_CCO_RANGE2;
}
else if(ccoFreq >= CY_SYSCLK_FLL_CCO_BOUNDARY1_FREQ)
   config.ccoRange = CY_SYSCLK_FLL_CCO_RANGE1;
}
else
{
   config.ccoRange = CY_SYSCLK_FLL_CCO_RANGEO;
/* 4. Compute the FLL reference divider value. */
config.refDiv = CY_SYSCLK_DIV_ROUNDUP(inputFreq * 250ul, outputFreq);
/* 5. Compute the FLL multiplier value.
     Formula is fllMult = (ccoFreq * refDiv) / fref */
config.fllMult = CY_SYSCLK_DIV_ROUND((uint64_t)ccoFreq * (uint64_t)config.refDiv, (uint64_t)inputFreq);
/* 6. Compute the lock tolerance.
      Recommendation: ROUNDUP((refDiv / fref ) * ccoFreq * 3 * CCO_Trim_Step) + 2 */
config.updateTolerance = CY_SYSCLK_DIV_ROUNDUP(config.fllMult, 100ul /* Reciprocal number of Ratio */ );
config.lockTolerance = config.updateTolerance + 20ul /*Threshould*/;
// TODO: Need to check the recommend formula to calculate the value.
/* 7. Compute the CCO igain and pgain. */
/* intermediate parameters */
float32_t kcco = trimSteps_RefArray[config.ccoRange] * fMargin_MHz_RefArray[config.ccoRange];
float32_t ki_p = (0.85f * (float32_t)inputFreq) / (kcco * (float32_t)(config.refDiv)) / 1000.0f;
/* find the largest IGAIN value that is less than or equal to ki_p */
for(config.igain = CY_SYSCLK_N_ELMTS(fll_gains_RefArray) - 1ul;config.igain > 0ul; config.igain--)
   if(fll_gains_RefArray[config.igain] < ki_p)</pre>
       break;
/^{\star} then find the largest PGAIN value that is less than or equal to ki_p - gains[igain] ^{\star}/
for(config.pgain = CY_SYSCLK_N_ELMTS(fll_gains_RefArray) - 1ul; config.pgain > 0ul; config.pgain--)
   if(fll_gains_RefArray[config.pgain] < (ki_p - fll_gains_RefArray[config.igain]))</pre>
       break;
   }
/* 8. Compute the CCO_FREQ bits will be set by HW */
config.ccoHwUpdateDisable = Oul;
/\! * 9. Compute the settling count, using a 1-usec settling time. */
config.settlingCount = (uint16_t)((float32_t)inputFreq / 1000000.0f);
```



FLL と PLL の設定

Code Listing 23 Cy_SysClk_FllConfigureStandard() 関数

```
/* configure FLL based on calculated values */
cy_en_sysclk_status_t returnStatus;
returnStatus = Cy_SysClk_FllManualConfigure(&config);
return (returnStatus);

FLL のレジスタを設定する。Code Listing 24 参照。
```

Code Listing 24 Cy_SysClk_FllManualConfigure() 関数

```
cy_en_sysclk_status_t Cy_SysClk_FllManualConfigure(const cy_stc_fll_manual_config_t *config)
   cy_en_sysclk_status_t returnStatus = CY_SYSCLK_SUCCESS;
                                                                      (1) FLL が既に有効かどうか確認する。
   /* check for errors */
   if (SRSS->unCLK_FLL_CONFIG.stcField.u1FLL_ENABLE != Oul) /* 1 = enabled */
       returnStatus = CY_SYSCLK_INVALID_STATE;
   { /* return status is OK */
                                                             (2) FLL の設定
   /* no error */
   if (returnStatus == CY SYSCLK SUCCESS) /* no errors */
       /* update CLK_FLL_CONFIG register with 2 parameters; FLL_ENABLE is already 0 */
       un_CLK_FLL_CONFIG_t tempConfg;
                                                                                         CLK_FLL_CONFIG
       tempConfg.u32Register
                                          = SRSS->unCLK_FLL_CONFIG.u32Register;
                                                                                         レジスタの設定。
       tempConfg.stcField.u18FLL_MULT
                                          = config->fllMult;
       tempConfg.stcField.ulFLL_OUTPUT_DIV = (uint32_t)(config->enableOutputDiv);
       SRSS->unCLK_FLL_CONFIG.u32Register = tempConfg.u32Register;
       /* update CLK_FLL_CONFIG2 register with 2 parameters */
       un_CLK_FLL_CONFIG2_t tempConfg2;
                                                                                        CLK_FLL_CONFIG2
                                                                                         レジスタの設定。
       tempConfg2.u32Register
                                          = SRSS->unCLK_FLL_CONFIG2.u32Register;
       tempConfg2.stcField.u13FLL_REF_DIV = config->refDiv;
       tempConfg2.stcField.u8LOCK_TOL
                                          = config->lockTolerance;
       tempConfg2.stcField.u8UPDATE_TOL
                                          = config->updateTolerance;
       SRSS->unCLK_FLL_CONFIG2.u32Register = tempConfg2.u32Register;
       /* update CLK_FLL_CONFIG3 register with 4 parameters */
       un_CLK_FLL_CONFIG3_t tempConfg3;
                                                                                         CLK_FLL_CONFIG3
       tempConfg3.u32Register
                                            = SRSS->unCLK_FLL_CONFIG3.u32Register;
                                                                                         レジスタの設定。
       tempConfg3.stcField.u4FLL_LF_IGAIN
                                          = config->igain;
       tempConfg3.stcField.u4FLL_LF_PGAIN
                                            = config->pgain;
       tempConfg3.stcField.u13SETTLING_COUNT = config->settlingCount;
       tempConfg3.stcField.u2BYPASS_SEL
                                            = (uint32_t)(config->outputMode);
       SRSS->unCLK_FLL_CONFIG3.u32Register = tempConfg3.u32Register;
       /* update CLK_FLL_CONFIG4 register with 1 parameter; preserve other bits */
```



FLL と PLL の設定

Cy_SysClk_FllManualConfigure() 関数 Code Listing 24

```
un_CLK_FLL_CONFIG4_t tempConfg4;
                                                                                         CLK_FLL_CONFIG4
    tempConfg4.u32Register
                                           = SRSS->unCLK_FLL_CONFIG4.u32Register;
                                                                                          レジスタの設定。
    tempConfg4.stcField.u3CCO_RANGE
                                           = (uint32_t)(config->ccoRange);
   tempConfg4.stcField.u9CCO_FREQ
                                           = (uint32_t)(config->cco_Freq);
   tempConfg4.stcField.u1CCO_HW_UPDATE_DIS = (uint32_t)(config->ccoHwUpdateDisable);
   SRSS->unCLK_FLL_CONFIG4.u32Register
                                          = tempConfg4.u32Register;
} /* if no error */
return (returnStatus);
```

Code Listing 25 Cy_SysClk_FllEnable() 関数

```
cy_en_sysclk_status_t Cy_SysClk_FllEnable(uint32_t timeoutus)
   /* first set the CCO enable bit */
                                                                 (3) CCO を有効にする。
   SRSS->unCLK_FLL_CONFIG4.stcField.u1CCO_ENABLE = 1ul; -
   /* Wait until CCO is ready */
                                                                  (4) CCO が利用可能になるまで待機。
   while(SRSS->unCLK_FLL_STATUS.stcField.u1CCO_READY == 0ul)
                                                            (5) タイムアウトの確認。
      if(timeoutus == 0ul)
          /* If cco ready doesn't occur, FLL is stopped. */
          Cy_SysClk_FllDisable();
                                                         タイムアウトが発生した場合は FLL が無効。
          return(CY_SYSCLK_TIMEOUT);
      Cy_SysLib_DelayUs(1u);
                                   1 us 待機。
      timeoutus--;
   /* Set the FLL bypass mode to 2 */
   SRSS->unCLK_FLL_CONFIG3.stcField.u2BYPASS_SEL = (uint32_t)CY_SYSCLK_FLLPLL_OUTPUT_INPUT;
   /* Set the FLL enable bit, if CCO is ready */
                                                                             (6) FLL を有効にする
   SRSS->unCLK FLL CONFIG.stcField.u1FLL ENABLE = 1ul;
   /* now do the timeout wait for FLL_STATUS, bit LOCKED */
                                                                  (7) FLL がロックされるまで待機。
   while(SRSS->unCLK_FLL_STATUS.stcField.u1LOCKED == 0ul)
                                                             (8) タイムアウトの確認。
      if(timeoutus == 0ul) -
          /* If lock doesn't occur, FLL is stopped. */
          Cy_SysClk_FllDisable();
                                                       タイムアウトが発生した場合は FLL が無効。
          return(CY_SYSCLK_TIMEOUT);
      Cy_SysLib_DelayUs(1u);
                                   1 us 待機。
       timeoutus--;
```



FLL と PLL の設定

Code Listing 25 Cy_SysClk_FllEnable() 関数

```
/* Lock occurred; we need to clear the unlock occurred bit.
   Do so by writing a 1 to it. \star/
SRSS->unCLK_FLL_STATUS.stcField.u1UNLOCK_OCCURRED = 1ul;
/\,{}^\star Set the FLL bypass mode to 3 ^\star/\,
{\tt SRSS->unCLK\_FLL\_CONFIG3.stcField.u2BYPASS\_SEL = (uint32\_t)CY\_SYSCLK\_FLLPLL\_OUTPUT\_OUTPUT;}
return(CY_SYSCLK_SUCCESS);
```

PLL の設定 4.2

PLL は使用する前に PLL を設定する必要があります。 PLL400 と PLL200 を設定する手順を Figure 13 に示 します。PLL400 と PLL200 の詳細については architecture TRM を参照してください。



FLL と PLL の設定




Figure 13 PLL 設定の手順



FLL と PLL の設定

ユースケース 4.2.1

- 入力クロック周波数: 16.000 MHz
- 出力クロック周波数: 250.000 MHz (PLL400 #0) 196.608 MHz (PLL400 #1)

160.000 MHz (PLL200 #0)

80.000 MHz (PLL200 #1)

- 分数分周器: 無効 (PLL400 #0) 有効 (PLL400 #1)
- SSCG: 有効 (PLL400 #0) 無効 (PLL400 #1)
- SSCG ディザリング: 有効 (PLL400 #0) 無効 (PLL400 #1)
- SSCG 変調度: -2.0% (PLL400)
- SSCG 変調速度: 512 分周 (PLL400)
- LF モード: 200 MHz ~ 400 MHz (PLL200)

コンフィグレーション 4.2.2

Table 9 と Table 11 に、PLL (400/200)の各パラメータを、Table 10 と Table 12 に、PLL (400/200)の設定に おける SDL 設定部の PLL (400/200)の関数を示します。

Table 9 PLL 400 設定パラメータ一覧

パラメータ	説明	値
PLL400_0_TARGET_FREQ	PLL400 #0 ターゲット周波数	250 MHz (250000000ul)
PLL400_1_TARGET_FREQ	PLL400 #1 ターゲット周波数	196.608 MHz (196608000ul)
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
PLL400_0_PATH_NO	PLL400 #0 番号	1u
PLL400_1_PATH_NO	PLL400 #1 番号	2u
CLK_FREQ_ECO	ECO クロック周波数	16000000ul (16 MHz)
PATH_SOURCE_CLOCK_FREQ	PATH ソースクロック周波数	CLK_FREQ_ECO
CY_SYSCLK_FLLPLL_OUTPUT_	FLL 出力モード	0ul
AUTO	CY_SYSCLK_FLLPLL_OUTPUT_AUTO:	
	ロックインジケータを自動使用。	
	CY_SYSCLK_FLLPLL_OUTPUT_LOCKED_OR_ NOTHING:	
	AUTO と同様にロック解除でクロックが ゲートオフされることを除外。	
	CY_SYSCLK_FLLPLL_OUTPUT_INPUT:	
	FLL リファレンス入力を選択 (バイパスモード)	
	CY_SYSCLK_FLLPLL_OUTPUT_OUTPUT:	



FLL と PLL の設定

パラメータ	説明	値
	FLL 出力を選択。ロックインジケータを 無視。 詳細については、registers TRM の	
	SRSS_CLK_FLL_CONFIG3 を参照。	
pllConfig.inputFreq	入力 PLL 周波数	PATH_SOURCE_CLOCK_FREQ
pllConfig.outputFreq	出力 PLL 周波数 (PLL400 #0)	PLL400_0_TARGET_FREQ
	出力 PLL 周波数 (PLL400 #1)	PLL400_1_TARGET_FREQ
pllConfig.outputMode	出力モード 0: CY_SYSCLK_FLLPLL_OUTPUT_AUTO 1: CY_SYSCLK_FLLPLL_OUTPUT_LOCKED_OR_ NOTHING	CY_SYSCLK_FLLPLL_ OUTPUT_AUTO
	2: CY_SYSCLK_FLLPLL_OUTPUT_INPUT	
	3: CY_SYSCLK_FLLPLL_OUTPUT_OUTPUT	
pllConfig.fracEn	分数分周器有効 (PLL400 #0)	false
	分数分周器有効 (PLL400 #1)	true
pllConfig.fracDitherEn	ディザリング操作有効 (PLL400 #0)	false
	ディザリング操作有効 (PLL400 #1)	true
pllConfig.sscgEn	SSCG 有効 (PLL400 #0)	true
	SSCG 有効 (PLL400 #1)	false
pllConfig.sscgDitherEn	SSCG ディザリング操作有効 (PLL400 #0)	true
	SSCG ディザリング操作有効 (PLL400 #1)	false
pllConfig.sscgDepth	SSCG 変調度設定	CY_SYSCLK_SSCG_ DEPTH_MINUS_2_0
pllConfig.sscgRate	SSCG 変調速度設定	CY_SYSCLK_SSCG_RATE_DIV_ 512
manualConfig.feedbackDiv	フィードバック分周器用制御ビット	p (計算値)
manualConfig.referenceDiv	基準分周器用制御ビット	q (計算値)
manualConfig.outputDiv	出力分周器用制御ビット 0: 不正 (未定義の動作) 1: 不正 (未定義の動作) 2: 2 分周。HFCLK ソースとして直接使用 するのに適合。 …	out (計算値)
	16: 16 分周。HFCLK ソースとして直接使用するのに適合。 >16: 不正 (未定義の動作)	
manualConfig.lfMode	VCO 周波数レンジ選択 0: VCO 周波数 [200 MHz, 400 MHz] 1: VCO 周波数 [170 MHz, 200 MHz]	config->lfMode (計算值)
manualConfig.outputMode	PLL 出力直後に配置されたマルチプレク サをバイパスする。	config->outputMode (計算值)



FLL と PLL の設定

パラメータ	説明	値
	0: AUTO	
	1: LOCKED_OR_NOTHING	
	2: PLL_REF	
	3: PLL_OUT	

Table 10 PLL 400 設定関数一覧

関数	説明	値
AllClockConfiguration()	クロック設定	-
Cy_SysClk_P11400M Configure(PLL Number,PLL	PLL path 番号と PLL の設定 (PLL400 #0)。	PLL number = PLL400_0_PATH_NO,
Configure)		PLL configure = g_pll400_0_Config
	PLL path 番号と PLL の設定 (PLL400 #1)。	PLL number = PLL400_1_PATH_NO,
		PLL configure = g_pll400_1_Config
Cy_SysClk_Pl1400M Enable(PLL Number,	PLL path 番号と PLL モニタの設定 (PLL400 #0)。	PLL number = PLL400_0_PATH_NO,
Timeout value)		Timeout value = WAIT_FOR_STABILIZATION
	PLL path 番号と PLL モニタの設定 (PLL400 #1)。	PLL number = PLL400_1_PATH_NO,
		Timeout value = WAIT_FOR_STABILIZATION
Cy_SysLib_DelayUs(Wait Time)	指定されたマイクロ秒数による遅延。	Wait time = 1u (1us)
Cy_SysClk_PllManual Configure(PLL Number,	PLL path 番号と PLL の手動設定 (PLL400 #0)。	PLL number = PLL400_0_PATH_NO,
PLL Manual Configure)		PLL manual configure = manualConfig
	PLL path 番号と PLL の手動設定 (PLL400 #1)。	PLL number = PLL400_1_PATH_NO,
		PLL manual configure = manualConfig
Cy_SysClk_GetPl1400MNo	OMNo 入力 PATH 番号に従い PLL 番号をリター	Clkpath = 1u
(Clkpath, PllNo)	ン (PLL400 #0)。	PllNo = 0u
	入力 PATH 番号に従い PLL 番号をリター	Clkpath = 2u
	ン (PLL400 #1)。	PllNo = 1u
Cy_SysClk_PllCaluc Dividers()	PLL 入力/出力周波数に従い適切な分周器 設定を計算。	
	PLL 番号と PLL モニタの設定 (PLL400 #0)。	PLL number = PLL400_0_PATH_NO,



FLL と PLL の設定

関数	説明	値
Cy_SysClk_P11400M Enable(PLL		Timeout value = WAIT_FOR_STABILIZATION
Number, Timeout value)	PLL 番号と PLL モニタの設定 (PLL400 #1)。	PLL number = PLL400_1_PATH_NO,
		Timeout value = WAIT_FOR_STABILIZATION

Table 11 PII 200 設定パラメーター管

Table 11 PLL 200 設定パラメータ一覧		
パラメータ	説明	値
PLL200_0_TARGET_FREQ	PLL200 #0 ターゲット周波数	160 MHz (160000000ul)
PLL200_1_TARGET_FREQ	PLL200 #1 ターゲット周波数	80 MHz (8000000ul)
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
PLL200_0_PATH_NO	PLL200 #0 番号	3u
PLL200_1_PATH_NO	PLL200 #1 番号	4u
PATH_SOURCE_CLOCK_FREQ	PATH ソースクロック周波数	16000000ul (16 MHz)
pllConfig.inputFreq	PLL 入力周波数	PATH_SOURCE_CLOCK_ FREQ
pllConfig.outputFreq	PLL 出力周波数 (PLL200 #0)	PLL200_0_TARGET_FREQ
	PLL 出力周波数 (PLL200 #1)	PLL200_1_TARGET_FREQ
pllConfig.lfMode	PLL LF モード	0u (VCO 周波数: 320 MHz)
	0: VCO 周波数 [200 MHz, 400 MHz]	
	1: VCO 周波数 [170 MHz, 200 MHz]	
pllConfig.outputMode	出力モード	CY_SYSCLK_FLLPLL_
	0: CY_SYSCLK_FLLPLL_OUTPUT_AUTO	OUTPUT_AUTO
	1: CY_SYSCLK_FLLPLL_OUTPUT_LOCKED_OR_ NOTHING	
	2: CY_SYSCLK_FLLPLL_OUTPUT_INPUT	
	3: CY_SYSCLK_FLLPLL_OUTPUT_OUTPUT	
manualConfig.feedbackDiv	フィードバック分周器用制御ビット	p (計算値)
manualConfig.referenceDiv	基準分周器用制御ビット	q (計算値)
manualConfig.outputDiv	出力分周器用制御ビット	out (計算值)
	0: 不正 (未定義の動作)	
	1: 不正 (未定義の動作)	
	2:2 分周。HFCLK ソースとして直接使用するの	
	に適合。	
	16: 16 分周。HFCLK ソースとして直接使用する のに適合。	
	>16: 不正 (未定義の動作)	
manualConfig.lfMode	VCO周波数レンジ選択	config->lfMode (計算值)
U	0: VCO 周波数 [200 MHz, 400 MHz]	3 2 2 2 (2 1 2 1 lm)
	1: VCO 周波数 [170 MHz, 200 MHz]	



FLL と PLL の設定

パラメータ	説明	値
manualConfig.outputMode	PLL 出力直後に配置されたマルチプレクサをバイパス	config->outputMode (計算値)
	0: AUTO	
	1: LOCKED_OR_NOTHING	
	2: PLL_REF	
	3: PLL_OUT	
manualConfig.fracDiv	分数分周器の値	config->fracDiv (計算值)

PLL 200 設定関数一覧 Table 12

関数	説明	値
AllClockConfiguration()	クロック設定	-
Cy_SysClk_PllConfigure (PLL Number,PLL Configure)	PLL path 番号と PLL の設定 (PLL200 #0)。	PLL number = PLL200_0_PATH_NO,
		PLL configure = g_pll200_0_Config
	PLL path 番号と PLL の設定 (PLL200 #1)。	PLL number = PLL200_1_PATH_NO,
		PLL configure = g_pll200_1_Config
Cy_SysLib_DelayUs(Wait Time)	指定されたマイクロ秒数による遅延。	Wait time = 1u (1us)
Cy_SysClk_PllManual Configure(PLL Number, PLL Manual Configure)	PLL path 番号と PLL の手動設定 (PLL200 #0)。	PLL number = PLL200_0_PATH_NO, PLL manual configure =
		manualConfig
	PLL path 番号と PLL の手動設定 (PLL200 #1)。	PLL number = PLL200_1_PATH_NO,
		PLL manual configure = manualConfig
Cy_SysClk_GetPllNo	入力 PATH 番号に従い PLL 番号をリターン	Clkpath = 3u
(Clkpath, PllNo)	(PLL200 #0)。	PllNo = 0u
	入力 PATH 番号に従い PLL 番号をリターン	Clkpath = 4u
	(PLL200 #1)。	PllNo = 1u



FLL と PLL の設定

関数	説明	値
Cy_SysClk_PllCaluc Dividers(InputFreq, OutputFreq,PLLlimit,FracBi	PLL 入力/出力周波数に従い適切な分周器設定を計算。	InputFreq = PATH_SOURCE_CLOCK_ FREQ
tNum,RefDiv,OutputDiv,Feed		OutputFreq =
BackFracDiv)		PLL400_0_TARGET_FREQ (PLL 400 #0),
		PLL400_1_TARGET_FREQ (PLL 400 #1),
		PLL200_0_TARGET_FREQ (PLL 200 #0),
		PLL200_1_TARGET_FREQ (PLL 200 #1)
		PLLlimit =
		g_limPll400MFrac (PLL 400 #1 only),
		g_limPll400M (Other)
		FracBitNum =
		24ul (PLL 400 #1 only), 0ul (Other)
		FeedBackDiv = manualConfig.feedbackD iv
		RefDiv = manualConfig.referenceD iv
		OutputDiv = manualConfig.outputDiv
		FeedBackFracDiv = manualConfig.fracDiv
Cy_SysClk_PllEnable(PLL Number, Timeout value)	PLL path 番号と PLL モニタの設定 (PLL200 #0)。	PLL number = PLL200_0_PATH_NO,
		Timeout value = WAIT_FOR_STABILIZATION
	PLL path 番号と PLL モニタの設定 (PLL200 #1)。	PLL number = PLL200_1_PATH_NO,
		Timeout value = WAIT_FOR_STABILIZATIO N



FLL と PLL の設定

PLL 初期設定のサンプルコード 4.2.3

PLL400 #0 についての例のサンプルコードを Code Listing 26 ~ Code Listing 32 に、PLL200 #0 についての 例のサンプルコードを Code Listing 33 ~ Code Listing 39 に示します。

Code Listing 26 PLL 400 #0 の基本設定

```
PLL ターゲット周波数。
#define PLL400_0_TARGET_FREQ
                                  (250000000ul)
#define PLL400_1_TARGET_FREQ
                                 (196608000ul)
/** Wait time definition **/
                                                                      TIMEOUT 値の宣言。
#define WAIT_FOR_STABILIZATION (10000ul)
#define PLL_400M_0_PATH_NO
                                                                      PLL 番号の宣言。
#define PLL_400M_1_PATH_NO
#define PLL_200M_0_PATH_NO
                             (3ul)
#define PLL_200M_1_PATH_NO
                             (4ul)
#define BYPASSED PATH NO
                            (5ul)
/*** Parameters for Clock Configuration ***/
                                                                     PLL400 #0 の設定。
cy_stc_pll_400M_config_t g_pl1400_0_Config =
                 = PATH_SOURCE_CLOCK_FREQ,
    .inputFreq
    .outputFreq = PLL400_0_TARGET_FREQ,
                 = CY_SYSCLK_FLLPLL_OUTPUT_AUTO,
    .outputMode
    .fracEn
                 = false,
    .fracDitherEn = false,
    .sscgEn
                 = true,
    .sscgDitherEn = true,
    .sscaDepth
                = CY SYSCLK SSCG DEPTH MINUS 2 0,
    .sscqRate
                 = CY SYSCLK SSCG RATE DIV 512.
};
int main(void)
    /* Enable interrupt */
    __enable_irq();
    /* Set Clock Configuring registers */
                                                                  PLL400 #0 の設定。Code Listing 27 参照。
   AllClockConfiguration();
    ^{\prime \star} Please check clock output using oscilloscope after CPU reached here. ^{\star \prime}
    for(;;);
```



FLL と PLL の設定

AllClockConfiguration() 関数 Code Listing 27

```
static void AllClockConfiguration(void)
   /**** PLL400M#0(PATH1) source setting *****/
                                                            PLL400の設定。Code Listing 28 参照。
       status = Cy_SysClk_Pl1400MConfigure(PLL_400M_0_PATH_NO, &g_pl1400_0_Config);
       CY_ASSERT(status == CY_SYSCLK_SUCCESS);
                                                                    PLL400有効。Code Listing 32 参照。
       status = Cy_SysClk_Pl1400MEnable(PLL_400M_0_PATH_NO, WAIT_FOR_STABILIZATION);
       CY_ASSERT(status == CY_SYSCLK_SUCCESS);
  }
   return;
```

Code Listing 28 Cy_SysClk_Pll400MConfigure() 関数

```
cy_en_sysclk_status_t Cy_SysClk_P11400MConfigure(uint32_t clkPath, const cy_stc_p11_400M_config_t *config)
                                                             PLL400 番号とクロックパスが有効かどうか
   /* check for error */
                                                             確認する。Code Listing 30 参照。
   uint32_t pllNo;
   cy_en_sysclk_status_t status = Cy_SysClk_GetPl1400MNo(clkPath, &pl1No);
   if(status != CY_SYSCLK_SUCCESS)
       return(status);
                                                                         (1) PLL400 が既に有効かどうか
                                                                         確認する。
   if (SRSS->CLK_PLL400M[pllNo].unCONFIG.stcField.ulENABLE != 0ul) /* 1 = enabled */
       return (CY_SYSCLK_INVALID_STATE);
   cy_stc_pll_400M_manual_config_t manualConfig = {0ul};
   const cy_stc_pll_limitation_t* pllLim;
   uint32_t fracBitNum;
   if(config->fracEn == true)
       pllLim = &g_limPl1400MFrac;
       fracBitNum = 24ul;
   }
   else
       pllLim = &g_limPl1400M;
       fracBitNum = Oul;
   status = Cy_SysClk_PllCalucDividers(config->inputFreq,
```



FLL と PLL の設定

Cy_SysClk_Pll400MConfigure() 関数 **Code Listing 28**

```
config->outputFreq,
                                      pllLim,
                                      fracBitNum,
                                      &manualConfig.feedbackDiv,
                                      &manualConfig.referenceDiv,
                                      &manualConfig.outputDiv,
                                      &manualConfig.fracDiv
                                      );
if(status != CY_SYSCLK_SUCCESS)
    return(status);
manualConfig.outputMode = config->outputMode;
manualConfig.fracEn
                         = config->fracEn;
manualConfig.fracDitherEn = config->fracDitherEn;
manualConfig.sscgEn
                         = config->sscqEn;
manualConfig.sscgDitherEn = config->sscgDitherEn;
manualConfig.sscgDepth
                         = config->sscgDepth;
manualConfig.sscgRate
                         = config->sscgRate;
                                                              PLL400 手動設定。Code Listing 29 参照。
status = Cy_SysClk_P11400MManualConfigure(clkPath, &manualConfig);
return (status);
```

Cy_SysClk_Pll400MManualConfigure() 関数 **Code Listing 29**

```
cy_en_sysclk_status_t Cy_SysClk_Pl1400MManualConfigure(uint32_t clkPath, const cy_stc_pl1_400M_manual_config_t
*config)
                                                                         PLL400 PATH 番号の取得。 Code Listing 30 参照。
     /* check for error */
    uint32_t pllNo;
    cy_en_sysclk_status_t status = Cy_SysClk_GetPl1400MNo(clkPath, &pl1No);
    if(status != CY_SYSCLK_SUCCESS)
         return(status);
     /* valid divider bitfield values */
    if((config->outputDiv < PLL_400M_MIN_OUTPUT_DIV) || (PLL_400M_MAX_OUTPUT_DIV < config->outputDiv))
          return(CY_SYSCLK_BAD_PARAM);
     \texttt{if((config-} \texttt{referenceDiv} \texttt{ } \texttt{PLL}\_400\texttt{M}\_\texttt{MIN}\_\texttt{REF}\_\texttt{DIV}) \texttt{ } \texttt{| } \texttt{(} \texttt{PLL}\_400\texttt{M}\_\texttt{MAX}\_\texttt{REF}\_\texttt{DIV} \texttt{ } \texttt{config-} \texttt{referenceDiv))} 
          return(CY_SYSCLK_BAD_PARAM);
    if((config->feedbackDiv < PLL_400M_MIN_FB_DIV) || (PLL_400M_MAX_FB_DIV < config->feedbackDiv))
          return(CY_SYSCLK_BAD_PARAM);
    }
```



FLL と PLL の設定

Code Listing 29 Cy_SysClk_Pll400MManualConfigure() 関数

```
un_CLK_PLL400M_CONFIG_t tempClkPLL400MConfigReg;
tempClkPLL400MConfigReg.u32Register = SRSS->CLK_PLL400M[pllNo].unCONFIG.u32Register;
if (tempClkPLL400MConfigReg.stcField.ulENABLE != 0ul) /* 1 = enabled */
   return(CY_SYSCLK_INVALID_STATE);
/* no errors */
/* If output mode is bypass (input routed directly to output), then done.
   The output frequency equals the input frequency regardless of the frequency parameters. ^{*}/
if (config->outputMode != CY_SYSCLK_FLLPLL_OUTPUT_INPUT)
                                                                                           (2) PLL400 の設定
   tempClkPLL400MConfigReg.stcField.u8FEEDBACK_DIV
                                                      = (uint32_t)config->feedbackDiv;
   tempClkPLL400MConfigReg.stcField.u5REFERENCE_DIV = (uint32_t)config->referenceDiv;
   tempClkPLL400MConfigReg.stcField.u50UTPUT_DIV
                                                      = (uint32 t)config->outputDiv;
tempClkPLL400MConfigReg.stcField.u2BYPASS SEL
                                                      = (uint32 t)config->outputMode;
SRSS->CLK_PLL400M[pllNo].unCONFIG.u32Register
                                                      = tempClkPLL400MConfigReg.u32Register;
un_CLK_PLL400M_CONFIG2_t tempClkPLL400MConfig2Reg;
tempClkPLL400MConfig2Reg.u32Register
                                                  = SRSS->CLK_PLL400M[pllNo].unCONFIG2.u32Register;
tempClkPLL400MConfig2Reg.stcField.u24FRAC_DIV
                                                  = config->fracDiv;
                                                                                        (3) 分数分周器設定
tempClkPLL400MConfig2Reg.stcField.u3FRAC_DITHER_EN = config->fracDitherEn;
tempClkPLL400MConfig2Reg.stcField.u1FRAC_EN
                                                  = config->fracEn;
SRSS->CLK_PLL400M[pllNo].unCONFIG2.u32Register
                                                  = tempClkPLL400MConfig2Reg.u32Register;
un CLK PLL400M CONFIG3 t tempClkPLL400MConfig3Reg;
tempClkPLL400MConfig3Reg.u32Register
                                                  = SRSS->CLK_PLL400M[pllNo].unCONFIG3.u32Register;
tempClkPLL400MConfig3Reg.stcField.u10SSCG_DEPTH
                                                = (uint32_t)config->sscgDepth;
                                                                                             (4) SSCG 設定
tempClkPLL400MConfig3Reg.stcField.u3SSCG_RATE
                                                  = (uint32_t)config->sscgRate;
tempClkPLL400MConfig3Reg.stcField.ulSSCG_DITHER_EN = (uint32_t)config->sscgDitherEn;
tempClkPLL400MConfig3Reg.stcField.ulSSCG_EN
                                                  = (uint32_t)config->sscgEn;
SRSS->CLK_PLL400M[pllNo].unCONFIG3.u32Register
                                                  = tempClkPLL400MConfig3Reg.u32Register;
return (CY_SYSCLK_SUCCESS);
```

Code Listing 30 Cy_SysClk_GetPll400MNo() 関数

```
_STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_GetPl1400MNo(uint32_t pathNo, uint32_t* pllNo)
{
    /* check for error */
    if ((pathNo <= Oul) || (pathNo > SRSS_NUM_PLL400M))
        /* invalid clock path number */
        return(CY_SYSCLK_BAD_PARAM);
```



FLL と PLL の設定

Cy_SysClk_GetPll400MNo() 関数 Code Listing 30

```
*pllNo = pathNo - 1ul;
return(CY_SYSCLK_SUCCESS);
```

Code Listing 31 Cy_SysClk_PllCalucDividers() 関数

```
_STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_PllCalucDividers(uint32_t inFreq,
                                                                uint32_t targetOutFreq,
                                                                const cy_stc_pll_limitation_t* lim,
                                                                uint32_t fracBitNum,
                                                                uint32_t* feedBackDiv,
                                                                uint32_t* refDiv,
                                                                uint32_t* outputDiv,
                                                                uint32_t* feedBackFracDiv)
  uint64_t errorMin = 0xFFFFFFFFFFFFFFFFI;
  if(feedBackDiv == NULL)
      return (CY_SYSCLK_BAD_PARAM);
  }
  if((feedBackFracDiv == NULL) && (fracBitNum != 0ul))
      return (CY_SYSCLK_BAD_PARAM);
  if(refDiv == NULL)
      return (CY_SYSCLK_BAD_PARAM);
  if(outputDiv == NULL)
      return (CY_SYSCLK_BAD_PARAM);
  }
  if ((targetOutFreq < lim->minFoutput) || (lim->maxFoutput < targetOutFreq))</pre>
      return (CY_SYSCLK_BAD_PARAM);
  /* REFERENCE_DIV selection */
  for (uint32_t i_refDiv = lim->minRefDiv; i_refDiv <= lim->maxRefDiv; i_refDiv++)
      uint32_t fpd_roundDown = inFreq / i_refDiv;
```



FLL と PLL の設定

Cy_SysClk_PllCalucDividers() 関数 Code Listing 31

```
if (fpd_roundDown < lim->minFpd)
            break;
        }
        uint32_t fpd_roundUp = CY_SYSCLK_DIV_ROUNDUP(inFreq, i_refDiv);
        if (lim->maxFpd < fpd_roundUp)</pre>
            continue;
        /* OUTPUT_DIV selection */
        for (uint32_t i_outDiv = lim->minOutputDiv; i_outDiv <= lim->maxOutputDiv; i_outDiv++)
            uint64_t tempVco = i_outDiv * targetOutFreq;
            if(tempVco < lim->minFvco)
                continue;
            else if(lim->maxFvco < tempVco)</pre>
                break;
            // (inFreq / refDiv) * feedBackDiv = Fvco
            // feedBackDiv = Fvco * refDiv / inFreq
            uint64_t tempFeedBackDivLeftShifted = ((tempVco << (uint64_t)fracBitNum) * (uint64_t)i_refDiv) /</pre>
(uint64_t)inFreq;
            uint64_t error = abs(((uint64_t)targetOutFreq << (uint64_t)fracBitNum) - ((uint64_t)inFreq *</pre>
tempFeedBackDivLeftShifted / ((uint64_t)i_refDiv * (uint64_t)i_outDiv)));
            if (error < errorMin)</pre>
                                   = (uint32_t)(tempFeedBackDivLeftShifted >> (uint64_t)fracBitNum);
                if(feedBackFracDiv != NULL)
                    if(fracBitNum == 0ul)
                        *feedBackFracDiv = 0ul;
                    else
                         *feedBackFracDiv = (uint32_t)(tempFeedBackDivLeftShifted & ((lull << (uint64_t)fracBitNum) -
1ull));
                    }
                }
                *refDiv
                                   = i refDiv;
```



FLL と PLL の設定

Cy_SysClk_PllCalucDividers() 関数 Code Listing 31

```
*outputDiv
                              = i_outDiv;
            errorMin
                              = error;
            if(errorMin == Oull){break;}
        }
   }
   if(errorMin == Oull){break;}
if(errorMin == 0xFFFFFFFFFFFFFFFFI])
   return (CY_SYSCLK_BAD_PARAM);
else
   return (CY_SYSCLK_SUCCESS);
}
```

Code Listing 32 Cy_SysClk_Pll400MEnable() 関数

```
cy_en_sysclk_status_t Cy_SysClk_Pl1400MEnable(uint32_t clkPath, uint32_t timeoutus)
   uint32_t pllNo;
   cy_en_sysclk_status_t status = Cy_SysClk_GetPl1400MNo(clkPath, &pl1No);
   if(status != CY_SYSCLK_SUCCESS)
       return(status);
   /* first set the PLL enable bit */
                                                                           (5) PLL400 を有効にする
   SRSS->CLK_PLL400M[pllNo].unCONFIG.stcField.u1ENABLE = 1ul;
                                                                               (6) PLL400 がロックされる
    /* now do the timeout wait for PLL_STATUS, bit LOCKED */
                                                                               まで待機。
   for (; (SRSS->CLK_PLL400M[pllNo].unSTATUS.stcField.u1LOCKED == 0ul) &&
          (timeoutus != Oul);
                                                         (7) タイムアウトの確認。
        timeoutus--)
       Cy_SysLib_DelayUs(1u);
                                        1 us 待機。
   }
   status = ((timeoutus == 0ul) ? CY_SYSCLK_TIMEOUT : CY_SYSCLK_SUCCESS);
   return (status);
```



FLL と PLL の設定

PLL200 #0 の基本設定 **Code Listing 33**

```
PLL ターゲット周波数
#define PLL200_0_TARGET_FREQ
                                 (16000000ul)
                                 (80000000ul)
#define PLL200_1_TARGET_FREQ
/** Wait time definition **/
                                                                     TIMEOUT 変数の宣言
#define WAIT FOR STABILIZATION (10000ul)
#define PLL 400M 0 PATH NO
                           (1ul)
#define PLL_400M_1_PATH_NO
                            (2ul)
                                                                     PLL 番号の宣言。
#define PLL_200M_0_PATH_NO
#define PLL_200M_1_PATH_NO
#define BYPASSED_PATH_NO
                            (5ul)
/*** Parameters for Clock Configuration ***/
cy_stc_pll_config_t g_pll200_0_Config =
                                                                     PLL200 #0 設定
   .inputFreq = PATH_SOURCE_CLOCK_FREQ,
                                              // ECO: 16MHz
   .outputFreq = PLL200_0_TARGET_FREQ,
                                              // target PLL output
   .lfMode
              = false,
                                              // VCO frequency is [200MHz, 400MHz]
   .outputMode = CY_SYSCLK_FLLPLL_OUTPUT_AUTO,
};
int main(void)
   /* Enable interrupt */
    enable irq();
   /* Set Clock Configuring registers */
                                                                    PLL200 #0 設定。Code Listing 34 参照。
   AllClockConfiguration();
   /\!\!^* Please check clock output using oscilloscope after CPU reached here. ^*/\!\!^{}
```

Code Listing 34 AllClockConfiguration() 関数

```
static void AllClockConfiguration(void)
   /**** PLL200M#0(PATH3) source setting *****/
                                                          PLL200 設定。Code Listing 35 参照。
       status = Cy_SysClk_PllConfigure(PLL_200M_0_PATH_NO , &g_pll200_0_Config);
                                                                               PLL200 を有効にする。
       CY_ASSERT(status == CY_SYSCLK_SUCCESS);
                                                                               Code Listing 39 参照。
       status = Cy_SysClk_PllEnable(PLL_200M_0_PATH_NO, WAIT_FOR_STABILIZATION);
       CY_ASSERT(status == CY_SYSCLK_SUCCESS);
```



FLL と PLL の設定

AllClockConfiguration() 関数 Code Listing 34

```
}
return;
```

Code Listing 35 Cy_SysClk_PllConfigure() 関数

```
cy_en_sysclk_status_t Cy_SysClk_PllConfigure(uint32_t clkPath, const cy_stc_pll_config_t *config)
   /* check for error */
   uint32_t pllNo;
   cy_en_sysclk_status_t status = Cy_SysClk_GetPllNo(clkPath, &pllNo);
   if(status != CY_SYSCLK_SUCCESS)
       return(status);
   if (SRSS->unCLK_PLL_CONFIG[pllNo].stcField.ulENABLE != Oul) /* 1 = enabled */
                                                             (8) PLL200 が既に有効かどうかを確認する。
       return (CY_SYSCLK_INVALID_STATE);
   /* invalid output frequency */
   cy_stc_pll_manual_config_t manualConfig = {Oul};
   const cy_stc_pll_limitation_t* pllLim = (config->lfMode) ? &g_limPllLF : &g_limPllNORM;
   status = Cy_SysClk_PllCalucDividers(config->inputFreq,
                                                                           PLL200 分周器設定の計算。
                                         config->outputFreq,
                                                                           Code Listing 38 参照。
                                         pllLim,
                                         Oul, // Frac bit num
                                         &manualConfig.feedbackDiv,
                                         &manualConfig.referenceDiv,
                                         &manualConfig.outputDiv,
                                         NULL
                                         );
   if(status != CY_SYSCLK_SUCCESS)
       return(status);
   /* configure PLL based on calculated values */
   manualConfig.lfMode
                          = config->lfMode;
   manualConfig.outputMode = config->outputMode;
                                                             PLL200 手動設定。Code Listing 36 参照。
   status = Cy_SysClk_PllManualConfigure(clkPath, &manualConfig);
   return (status);
```



FLL と PLL の設定

Code Listing 36 Cy_SysClk_PllManualConfigure() 関数

```
cy_en_sysclk_status_t Cy_SysClk_PllManualConfigure(uint32_t clkPath, const cy_stc_pll_manual_config_t *config)
    /* check for error */
   uint32_t pllNo;
   cy_en_sysclk_status_t status = Cy_SysClk_GetPllNo(clkPath, &pllNo);
   if(status != CY_SYSCLK_SUCCESS)
       return(status);
    /* valid divider bitfield values */
   if((config->outputDiv < MIN_OUTPUT_DIV) || (MAX_OUTPUT_DIV < config->outputDiv))
        return(CY_SYSCLK_BAD_PARAM);
   if((config->referenceDiv < MIN_REF_DIV) || (MAX_REF_DIV < config->referenceDiv))
        return(CY_SYSCLK_BAD_PARAM);
   if((config->feedbackDiv < (config->lfMode ? MIN_FB_DIV_LF : MIN_FB_DIV_NORM)) | |
       ((config->lfMode ? MAX_FB_DIV_LF : MAX_FB_DIV_NORM) < config->feedbackDiv))
   {
        return(CY SYSCLK BAD PARAM);
   }
   un_CLK_PLL_CONFIG_t tempClkPLLConfigReg;
    tempClkPLLConfigReg.u32Register = SRSS->unCLK_PLL_CONFIG[pllNo].u32Register;
    if (tempClkPLLConfigReg.stcField.u1ENABLE != Oul) /* 1 = enabled */
       return(CY_SYSCLK_INVALID_STATE);
    /* no errors */
    /* If output mode is bypass (input routed directly to output), then done.
       The output frequency equals the input frequency regardless of the frequency parameters. */
   if (config->outputMode != CY_SYSCLK_FLLPLL_OUTPUT_INPUT)
                                                                                       ı (9) PLL200 設定
       tempClkPLLConfigReg.stcField.u7FEEDBACK_DIV = (uint32_t)config->feedbackDiv;
       tempClkPLLConfigReg.stcField.u5REFERENCE_DIV = (uint32_t)config->referenceDiv;
       tempClkPLLConfigReg.stcField.u5OUTPUT_DIV = (uint32_t)config->outputDiv;
       tempClkPLLConfigReg.stcField.u1PLL_LF_MODE = (uint32_t)config->lfMode;
   }
   tempClkPLLConfigReg.stcField.u2BYPASS_SEL = (uint32_t)config->outputMode;
   SRSS->unCLK_PLL_CONFIG[pllNo].u32Register = tempClkPLLConfigReg.u32Register;
    return (CY_SYSCLK_SUCCESS);
```



FLL と PLL の設定

Code Listing 37 Cy_SysClk_GetPllNo() 関数

```
_STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_GetPllNo(uint32_t pathNo, uint32_t* pllNo)
  /* check for error */
  if ((pathNo <= SRSS_NUM_PLL400M) || (pathNo > (SRSS_NUM_PLL400M + SRSS_NUM_PLL)))
      /* invalid clock path number */
      return(CY_SYSCLK_BAD_PARAM);
  *pllNo = pathNo - (uint32_t)(SRSS_NUM_PLL400M + 1u);
  return(CY_SYSCLK_SUCCESS);
```

Code Listing 38 Cy_SysClk_PllCalucDividers() 関数

```
__STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_PllCalucDividers(uint32_t inFreq,
                                                                 uint32_t targetOutFreq,
                                                                 const cy_stc_pll_limitation_t* lim,
                                                                 uint32_t fracBitNum,
                                                                 uint32_t* feedBackDiv,
                                                                 uint32_t* refDiv,
                                                                 uint32_t* outputDiv,
                                                                 uint32_t* feedBackFracDiv)
   uint64_t errorMin = 0xFFFFFFFFFFFFFFFFI;
   if(feedBackDiv == NULL)
       return (CY_SYSCLK_BAD_PARAM);
   if((feedBackFracDiv == NULL) && (fracBitNum != 0ul))
       return (CY_SYSCLK_BAD_PARAM);
   if(refDiv == NULL)
       return (CY_SYSCLK_BAD_PARAM);
   if(outputDiv == NULL)
       return (CY_SYSCLK_BAD_PARAM);
   if ((targetOutFreq < lim->minFoutput) || (lim->maxFoutput < targetOutFreq))</pre>
       return (CY_SYSCLK_BAD_PARAM);
```



FLL と PLL の設定

Code Listing 38 Cy_SysClk_PllCalucDividers() 関数

```
/* REFERENCE_DIV selection */
    for (uint32_t i_refDiv = lim->minRefDiv; i_refDiv <= lim->maxRefDiv; i_refDiv++)
       uint32_t fpd_roundDown = inFreq / i_refDiv;
       if (fpd_roundDown < lim->minFpd)
            break;
        uint32_t fpd_roundUp = CY_SYSCLK_DIV_ROUNDUP(inFreq, i_refDiv);
        if (lim->maxFpd < fpd_roundUp)</pre>
            continue;
        }
        /* OUTPUT DIV selection */
        for (uint32_t i_outDiv = lim->minOutputDiv; i_outDiv <= lim->maxOutputDiv; i_outDiv++)
            uint64_t tempVco = i_outDiv * targetOutFreq;
            if(tempVco < lim->minFvco)
                continue;
            else if(lim->maxFvco < tempVco)</pre>
                break;
            // (inFreq / refDiv) * feedBackDiv = Fvco
            // feedBackDiv = Fvco * refDiv / inFreq
            uint64_t tempFeedBackDivLeftShifted = ((tempVco << (uint64_t)fracBitNum) * (uint64_t)i_refDiv) /</pre>
(uint64_t)inFreq;
            uint64_t error = abs(((uint64_t)targetOutFreq << (uint64_t)fracBitNum) - ((uint64_t)inFreq *</pre>
tempFeedBackDivLeftShifted / ((uint64_t)i_refDiv * (uint64_t)i_outDiv)));
            if (error < errorMin)</pre>
                *feedBackDiv
                                   = (uint32_t)(tempFeedBackDivLeftShifted >> (uint64_t)fracBitNum);
                if(feedBackFracDiv != NULL)
                    if(fracBitNum == 0ul)
                        *feedBackFracDiv = Oul;
                    }
                    else
```



FLL と PLL の設定

Code Listing 38 Cy_SysClk_PllCalucDividers() 関数

```
{\tt *feedBackFracDiv} = ({\tt uint32\_t})({\tt tempFeedBackDivLeftShifted} \ \& \ (({\tt lull} << {\tt uint64\_t}){\tt fracBitNum}) \ - {\tt ount64\_t}) \\
1ull));
                      }
                 }
                 *refDiv
                                     = i refDiv;
                 *outputDiv
                                     = i outDiv;
                 errorMin
                                     = error;
                 if(errorMin == Oull){break;}
             }
        if(errorMin == Oull){break;}
    }
    return (CY_SYSCLK_BAD_PARAM);
    }
    else
    {
        return (CY_SYSCLK_SUCCESS);
```

Code Listing 39 Cy_SysClk_PllEnable() 関数

```
cy_en_sysclk_status_t Cy_SysClk_PllEnable(uint32_t clkPath, uint32_t timeoutus)
   uint32_t pllNo;
   cy_en_sysclk_status_t status = Cy_SysClk_GetPllNo(clkPath, &pllNo);
   if(status != CY_SYSCLK_SUCCESS)
      return(status);
   /* first set the PLL enable bit */
                                                                       (10) PLL200 を有効にする
   SRSS->unCLK_PLL_CONFIG[pllNo].stcField.ulENABLE = 1ul;
   /* now do the timeout wait for PLL_STATUS, bit LOCKED */
                                                                           (11) PLL200 がロックされる
   for (; (SRSS->unCLK_PLL_STATUS[pllNo].stcField.ulLOCKED == 0ul) && -
                                                                            まで待機。
         (timeoutus != Oul);
                                                         (12) タイムアウトの確認。
       timeoutus--)
   {
      1 us 待機。
   status = ((timeoutus == 0ul) ? CY_SYSCLK_TIMEOUT : CY_SYSCLK_SUCCESS);
```



FLL と PLL の設定

	Code Listing 39	Cv SvsClk	_PllEnable()) 関数
--	-----------------	-----------	--------------	------

	return (status);
}	



内部クロックの設定

内部クロックの設定 5

ここではクロックシステム中の内部クロックの設定方法について説明します。

CLK_PATHx の設定 5.1


CLK_PATHx は CLK_HFx の入力ソースとして使用されます。CLK_PATHx は DSI_MUX と PATH_MUX を使用 して FLL と PLL を含むすべてのクロックリソースを選択できます。CLK_PATH9 は FLL と PLL を選択でき ませんが、他のクロックリソースを選択できます。

Table 13 に FLL/PLL および CLK_PATHx の関係を示します。

FLL/PLL および PATHx の関係 Table 13

FLL/PLL	CLK_PATHx
FLL	CLK_PATH0
PLL#0	CLK_PATH1
PLL#1	CLK_PATH2
PLL#2	CLK_PATH3
PLL#3	CLK_PATH4
PLL#4	CLK_PATH5
PLL#5	CLK_PATH6
PLL#6	CLK_PATH7
PLL#7	CLK_PATH8
Directly (FLL と PLL は選択できません)	CLK_PATH9

CLK PATHx の生成ダイヤグラムを Table 13 に示します。



CLK PATH の生成ダイヤグラム Figure 14

CLK_PATHx を設定するためには、DSI_MUX と PATH_MUX を設定する必要があります。また CLK_PATHx には BYPASS_MUX の設定も必要です。CLK_PATHx の設定に必要なレジスタを Table 14 に示します。詳 細については architecture TRM を参照してください。



内部クロックの設定

Table 14 CLK_PATHx の設定

レジスタ名	ビット名	値	選択クロックと項目
CLK_PATH_SELECT	PATH_MUX[2:0]	0 (初期値)	IMO
		1	EXT_CLK
		2	ECO
		4	DSI_MUX
		5	LPECO
		その他の値	予約済み。使用禁止
CLK_DSI_SELECT	DSI_MUX[4:0]	16	ILO0
		17	WCO
		20	ILO1
		その他の値	予約済み。使用禁止
CLK_FLL_CONFIG3	BYPASS_SEL[29:28]	0 (初期値)	AUTO ¹
		1	LOCKED_OR_NOTHING ²
		2	FLL_REF (バイパスモード)³
		3	FLL_OUT ³
CLK_PLL_CONFIG	BYPASS_SEL[29:28]	0 (初期値)	AUTO ¹
		1	LOCKED_OR_NOTHING ²
		2	PLL_REF (バイパスモード)³
		3	PLL_OUT ³

¹ロック状態に応じて自動的に切り替えます。

²ロックが解除されるとクロックはオフになります。

³このモードではロック状態は無視されます。



内部クロックの設定

5.2 CLK HFx の設定

CLK_HFx (x=0~13) は CLK_PATHy (y=0~9) から選択できます。Predivider は選択された CLK_PATHx を分周 するために利用できます。CLK_HF0 は CPU のソースクロックであるため、常に有効です。CLK_HFx は無 効にすることが可能です。

CLK_HFx を有効にするためには、各 CLK_ROOT_SELECT レジスタの ENABLE ビットに'1'を書き込んでく ださい。CLK_HFx を無効にするためには、各 CLK_ROOT_SELECT レジスタの ENABLE ビットに'0'を書き 込んでください。

CLK_ROOT レジスタの ROOT_DIV ビットは選択肢である分周なし, 2 分周, 4 分周, および 8 分周から Predivider の値を設定します。

ROOT_MUX と Predivider の詳細を Figure 15 に示します。




Figure 15 ROOT_MUX & Predivider

CLK_HFx に必要なレジスタを Table 15 に示します。詳細は architecture TRM を参照してください。

Table 15 CLK HFx の設定

レジスタ名	ビット名	値	選択項目
CLK_ROOT_SELECT	ROOT_MUX[3:0]	0	CLK_PATH0
		1	CLK_PATH1
		2	CLK_PATH2
		3	CLK_PATH3
		4	CLK_PATH4
		5	CLK_PATH5
		6	CLK_PATH6
		7	CLK_PATH7
		8	CLK_PATH8
		9	CLK_PATH9
		その他の値	予約済み。使用禁止。
CLK_ROOT_SELECT	ROOT_DIV[1:0]	0	分周なし
		1	2 分周
		2	4 分周
		3	8 分周



内部クロックの設定

CLK LF の設定 5.3

CLK_LF は利用可能なソースである WCO, ILO0, ILO1, ECO_Prescaler, および LPECO_Prescaler のいずれかか ら 1 つ選択できます。CLK_LF は WDT の入力クロックである ILOO が選択できるため、WDT_CTL レジス タの WDT_LOCK ビットが無効であるときは CLK_LF を設定できません。

CLK_LF を設定している LFCLK_SEL の詳細を Figure 16 に示します。




Figure 16 LFCLK_SEL

CLK_LF に必要なレジスタを Table 16 に示します。詳細については architecture TRM を参照してくださ U10

Table 16 CLK_LF の設定

レジスタ名	ビット名	値	選択項目
CLK_SELECT	CLK_SELECT LFCLK_SEL[2:0]	0 (初期値)	ILO0
		1	WCO
		4	ILO1
	5	ECO_Prescaler	
		6	LPECO_Prescaler
	その他の値	予約済み。使用禁止	

5.4 CLK_FAST_0/CLK_FAST_1 の設定

CLK_HF1 を (x+1) で分周して CLK_FAST_0 と CLK_FAST_1 は生成されます。CLK_FAST_0 と CLK_FAST_1 を 設定する場合、CPUSS_FAST_0_CLOCK_CTL レジスタおよび CPUSS_FAST_1_CLOCK_CTL レジスタの FRAC_DIV ビットおよび INT_DIV ビットに分周する値 (x=0~255) を設定してください。

5.5 CLK MEM の設定

CLK MEM は CLK HF0 を分周して生成され、その周波数は CLK HF0 を (x+1) で分周した値で設定されま す。CLK_MEM を設定する場合、CPUSS_MEM_CLOCK_CTL レジスタの INT_DIV ビットを分周した値 (x=0~ 255)を設定してください。

CLK PERI の設定 5.6

CLK PERI は周辺クロック分周器と CLK GR のクロック入力です。CLK PERI は CLK HFO を分周して生成 され、その周波数は CLK_HFO を (x+1) で分周した値で設定されます。 CLK_PERI を設定する場合、 CPUSS_PERI_CLOCK_CTL レジスタの INT_DIV ビットを分周した値 (x=0~255) を設定してください。



内部クロックの設定

CLK SLOW の設定 5.7

CLK_SLOW は CLK_MEM を分周して生成され、その周波数は CLK_MEM を (x+1) で分周した値で設定され ます。CLK_MEM を設定した後、CPUSS_SLOW_CLOCK_CTL レジスタの INT_DIV ビットを分周した値 (x=0 ~255) を設定してください。

CLK GR の設定 5.8

CLK_GR のクロックソースはグループ 3, 4, 8 では CLK_PERI であり、グループ 5, 6, 9 では CLK_HF2 です。 グループ 3, 4, 8 は CLK_PERI を分周したクロックです。CLK_GR3, CLK_GR4 および CLK_GR8 を生成するた めには、CPUSS_PERI_GRx_CLOCK_CTL レジスタの INT8_DIV ビットに分周する値 (1~255) を書き込んで ください。



内部クロックの設定

PCLK の設定 5.9

PCLK は各周辺機能をアクティブにするクロックです。周辺クロック分周器は CLK_PERI を分周し、各周 辺機能に供給するクロックを生成します。周辺クロックの割当については Datasheet の「Peripheral clocks」を参照してください。

周辺クロック分周器を設定する手順を Figure 17 に示します。詳細については architecture TRM を参照 してください。




Figure 17 PCLK 生成の設定手順



内部クロックの設定

5.9.1 PCLK の設定例

5.9.1.1 ユースケース

- 入力クロック周波数: 80 MHz
- 出力クロック周波数: 2 MHz
- 分周器のタイプ: Clock divider 16.0
- 使用する分周器: Clock divider 16.0#0
- 周辺機器クロック出力番号: 31 (TCPWM0, Group#0, Counter#0)




Figure 18 PCLK の設定手順の例

5.9.1.2 コンフィグレーション

PCLK の設定 (TCPWM タイマの例) における SDL の設定部のパラメータを **Table 17** に、関数を **Table 18** に示します。

Table 17 PCLK(TCPWM タイマの例)設定パラメータ一覧

パラメータ	説明	値
PCLK_TCPWMx_CLOCKSx_C OUNTER	TCPWM0 の PCLK	PCLK_TCPWM0_CLOCKS0 = 31ul
TCPWM_PERI_CLK_DIVIDER _NO_COUNTER	使用する分周器の番号	Oul
CY_SYSCLK_DIV_16_BIT	分周器のタイプ	1ul
	CY_SYSCLK_DIV_8_BIT = 0u, 8 bit 分周器	
	CY_SYSCLK_DIV_16_BIT = 1u, 16 bit 分周器	
	CY_SYSCLK_DIV_16_5_BIT=2u, 16.5 bit 分数分周器	
	CY_SYSCLK_DIV_24_5_BIT=3u, 24.5 bit 分数分周器	
periFreq	周辺機器のクロック周波数	8000000ul (80 MHz)



内部クロックの設定

パラメータ	説明	値
targetFreq	ターゲットクロック周波数	2000000ul (2 MHz)
divNum	分周数	periFreq/targetFreq

PCLK(TCPWM タイマの例)設定関数一覧 Table 18

関数	説明	値
<pre>Cy_SysClk_PeriphAssign Divider(IPblock, dividerType, dividerNum)</pre>	選択した IP ブロック (TCPWM など) にプログラム 可能な分周器を割り当て る。	IPblock = PCLK_TCPWMx_CLOCKSx_COUNTER dividerType = CY_SYSCLK_DIV_16_BIT dividerNum = TCPWM_PERI_CLK_DIVIDER_NO_COUNTER
Cy_SysClk_PeriphSet Divider(dividerType, dividerNum, dividerValue)	周辺機器の分周器を設定する	dividerType, = CY_SYSCLK_DIV_16_BIT dividerNum = TCPWM_PERI_CLK_DIVIDER_NO_COUNTER dividerValue = divNum-1ul
Cy_SysClk_PeriphEnable Divider(dividerType, dividerNum)	周辺機器の分周器を有効に する	dividerType, = CY_SYSCLK_DIV_16_BIT dividerNum = TCPWM_PERI_CLK_DIVIDER_NO_COUNTER

PCLK 設定の初期設定のサンプルコード (TCPWM タイマの例) 5.9.2

サンプルコードを Code Listing 40~Code Listing 43 に示します。

Code Listing 40 PCLK (TCPWM タイマの例) の基本設定

```
#define PCLK TCPWMx CLOCKSx COUNTER
                                     PCLK TCPWM0 CLOCKS0
#define TCPWM_PERI_CLK_DIVIDER_NO_COUNTER Ou
                                                     PCLK_TCPWMx_CLOCKSx_COUNTER の宣言、
                                                     TCPWM_PERI_CLK_DIVIDER_NO_COUNTER の宣言
int main(void)
   SystemInit();
    _enable_irq(); /* Enable global interrupts. */
                                                        (1) 入出力周波数と分周数の設定
   uint32_t periFreq = 80000000ul;
   uint32_t targetFreq = 2000000ul;
                                                    分周数の計算
   uint32_t divNum = (periFreq / targetFreq);
   CY_ASSERT((periFreq % targetFreq) == Oul); // inaccurate target clock
                                                                            周辺機器の分周器を割り
   {\tt Cy\_SysClk\_PeriphAssignDivider(PCLK\_TCPWMx\_CLOCKSx\_COUNTER,\ CY\_SYSCLK\_DIV\_16\_BIT,}
                                                                            当てる設定。
TCPWM_PERI_CLK_DIVIDER_NO_COUNTER);
                                                                            Code Listing 41 参照。
   /* Sets the 16-bit divider */
   Cy_SysClk_PeriphSetDivider(CY_SYSCLK_DIV_16_BIT, TCPWM_PERI_CLK_DIVIDER_NO_COUNTER, (divNum-lul))
   Cy_SysClk_PeriphEnableDivider(CY_SYSCLK_DIV_16_BIT, TCPWM_PERI_CLK_DIVIDER_NO_COUNTER);
                                                                       周辺機器の分周器を設定。
                                 周辺機器の分周器を有効にする
   for(;;);
                                設定。 Code Listing 43 参照。
                                                                       Code Listing 42 参照。
```



内部クロックの設定

Cy_SysClk_PeriphAssignDivider() 関数 Code Listing 41

```
_STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_PeriphAssignDivider(en_clk_dst_t ipBlock, cy_en_divider_types_t
dividerType, uint32_t dividerNum)
   un_PERI_CLOCK_CTL_t tempCLOCK_CTL_RegValue;
   tempCLOCK_CTL_RegValue.u32Register
                                            = PERI->unCLOCK CTL[ipBlock].u32Register;
                                                                                           (2) 周辺機器に分周
   tempCLOCK CTL RegValue.stcField.u2TYPE SEL = dividerType;
                                                                                           器を割り当て。
   tempCLOCK_CTL_RegValue.stcField.u8DIV_SEL = dividerNum;
   PERI->unCLOCK_CTL[ipBlock].u32Register
                                            = tempCLOCK_CTL_RegValue.u32Register;
   return CY_SYSCLK_SUCCESS;
```

Cy_SysClk_PeriphSetDivider() 関数 **Code Listing 42**

```
STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_PeriphSetDivider(cy_en_divider_types_t dividerType,
                                             uint32_t dividerNum, uint32_t dividerValue)
  if (dividerType == CY_SYSCLK_DIV_8_BIT)
  else if (dividerType == CY_SYSCLK_DIV_16_BIT)
                                                                   (3) Clock Divider 16.0#0 に分周設定
         PERI->unDIV 16 CTL[dividerNum].stcField.u16INT16 DIV = dividerValue;
  }
  { /* return bad parameter */
      return CY_SYSCLK_BAD_PARAM;
  return CY SYSCLK SUCCESS;
```


Code Listing 43 Cy_SysClk_PeriphEnableDivider() 関数

```
__STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_PeriphEnableDivider(cy_en_divider_types_t dividerType, uint32_t
dividerNum)
                                                                        (4) "Clock Divider 16#0"を有効にする。
    /\!\!^* specify the divider, make the reference = clk_peri, and enable the divider ^*/\!\!
```



内部クロックの設定

Cy_SysClk_PeriphEnableDivider() 関数 **Code Listing 43**






内部クロックの設定

ECO Prescaler の設定 5.10


ECO_Prescaler は ECO を分周し、CLK_LF で使用できるクロックを生成します。分周機能は 10 ビット整 数分周と8ビット分数分周があります。

ECO_Prescaler を有効する手順を **Figure 19** に示します。ECO_Prescaler の詳細については **architecture** TRM と registers TRM を参照してください。



ECO_Prescaler の有効化 Figure 19

ECO_Prescaler を無効にする手順を Figure 20 に示します。ECO_Prescaler の詳細については architecture TRM を参照してください。



ECO_Prescaler の無効化 Figure 20



内部クロックの設定

ユースケース 5.10.1

- 入力クロック周波数: 16 MHz
- ECO プリスケーラターゲット周波数: 1.234567 MHz

コンフィグレーション 5.10.2

ECO プリスケーラ設定における SDL の設定部のパラメータを Table 19 に、関数を Table 20 に示しま す。

ECO プリスケーラ設定パラメータ一覧 Table 19

パラメータ	説明	値
ECO_PRESCALER_TARGET_FREQ	ECO プリスケーラターゲット周波数	1234567ul
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
CLK_FREQ_ECO	ECO クロック周波数	16000000ul (16 MHz)
PATH_SOURCE_CLOCK_FREQ	PATH ソースクロック周波数	CLK_FREQ_ECO

ECO プリスケーラ設定関数一覧 Table 20

関数	説明	値
AllClockConfiguration()	クロック設定	_
Cy_SysClk_SetEco	ECO 周波数とターゲット周波数	Inclk = PATH_SOURCE_CLOCK_FREQ,
Prescale(Inclk, Targetclk)	を設定する	Targetclk =
		ECO_PRESCALER_TARGET_FREQ
Cy_SysClk_EcoPrescale	ECO プリスケーラを有効にし、	Timeout value =
Enable(Timeout value)	タイムアウト値を設定する	WAIT_FOR_STABILIZATION
Cy_SysClk_SetEco	divInt: ECO 周波数を考慮に入れ	_
PrescaleManual (divInt,	た 10 ビット整数値	
divFact)	divFrac: 8 ビット分数値	
Cy_SysClk_GetEco	プリスケーラの状態を確認	_
PrescaleStatus		



内部クロックの設定

ECO プリスケーラ設定の初期設定のサンプルコード

サンプルコードを Code Listing 44~Code Listing 50 に示します。

Code Listing 44 ECO プリスケーラの基本設定

```
ECO プリスケーラのターゲット
#define ECO_PRESCALER_TARGET_FREQ (1234567ul)
                                                                  周波数を宣言
                      (16000000ul)
#define CLK FREO ECO
#define PATH_SOURCE_CLOCK_FREQ_CLK_FREQ_ECO
                                                                  ECO クロック周波数の宣言
/** Wait time definition **/
#define WAIT_FOR_STABILIZATION (10000ul)
                                           TIMEOUT 変数の宣言
int main(void)
                                               ∫ECO プリスケーラの設定。Code Listing 45 参照。
   /* Set Clock Configuring registers */
   AllClockConfiguration();
   /* Please check clock output using oscilloscope after CPU reached here. */
   for(;;);
```

Code Listing 45 AllClockConfiguration() 関数

```
static void AllClockConfiguration(void)
   /**** ECO prescaler setting *****/
                                                  ECO プリスケーラの設定。Code Listing 46 参照。
       cy_en_sysclk_status_t ecoPreStatus;
       ecoPreStatus = Cy_SysClk_SetEcoPrescale(CLK_FREQ_ECO, ECO_PRESCALER_TARGET_FREQ);
      CY_ASSERT(ecoPreStatus == CY_SYSCLK_SUCCESS);
       ecoPreStatus = Cy_SysClk_EcoPrescaleEnable(WAIT_FOR_STABILIZATION);
       CY_ASSERT(ecoPreStatus == CY_SYSCLK_SUCCESS);
   }
                                                                  ECO プリスケーラを有効にする。
                                                                  Code Listing 48 参照。
  return;
```

Code Listing 46 Cy_SysClk_SetEcoPrescale() 関数

```
cy_en_sysclk_status_t Cy_SysClk_SetEcoPrescale(uint32_t ecoFreq, uint32_t targetFreq)
    // Frequency of ECO (4MHz \sim 33.33MHz) might exceed 32bit value if shifted 8 bit.
    // So, it uses 64 bit data for fixed point operation.
    // Lowest 8 bit are fractional value. Next 10 bit are integer value.
    uint64_t fixedPointEcoFreq = ((uint64_t)ecoFreq << 8ull);</pre>
    uint64_t fixedPointDivNum64;
```



内部クロックの設定

Code Listing 46 Cy_SysClk_SetEcoPrescale() 関数

```
uint32_t fixedPointDivNum;
// Culculate divider number
fixedPointDivNum64 = fixedPointEcoFreq / (uint64_t)targetFreq;
// Dividing num should be larger 1.0, and smaller than maximum of 10bit number.
if((fixedPointDivNum64 < 0x100ull) && (fixedPointDivNum64 > 0x40000ull))
   return CY_SYSCLK_BAD_PARAM;
fixedPointDivNum = (uint32 t)fixedPointDivNum64;
                                                     ECO プリスケーラの設定。Code Listing 47 参照。
Cy SysClk SetEcoPrescaleManual(
                             (((fixedPointDivNum & 0x0003FF00ul) >> 8ul) - 1ul),
                             (fixedPointDivNum & 0x000000FFul)
return CY_SYSCLK_SUCCESS;
```

Cy_SysClk_SetEcoPrescaleManual() 関数 Code Listing 47

```
_STATIC_INLINE void Cy_SysClk_SetEcoPrescaleManual(uint16_t divInt, uint8_t divFract)
                                                                                       (1) ECO プリスケーラ
                                                                                       の設定。
 un_CLK_ECO_PRESCALE_t tempRegEcoPrescale;
  tempRegEcoPrescale.u32Register
                                           = SRSS->unCLK_ECO_PRESCALE.u32Register;
  tempRegEcoPrescale.stcField.u10ECO_INT_DIV = divInt;
  tempRegEcoPrescale.stcField.u8ECO_FRAC_DIV = divFract;
                                         = tempRegEcoPrescale.u32Register;
  SRSS->unCLK_ECO_PRESCALE.u32Register
  return;
```

Code Listing 48 Cy_SysClk_EcoPrescaleEnable() 関数

```
cy_en_sysclk_status_t Cy_SysClk_EcoPrescaleEnable(uint32_t timeoutus)
   // Send enable command
                                                                    (2) ECO プリスケーラを有効にする
   SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_DIV_ENABLE = 1ul;
   // Wait eco prescaler get enabled
   while(CY_SYSCLK_ECO_PRESCALE_ENABLE != Cy_SysClk_GetEcoPrescaleStatus())
                                                                             (3) ECO プリスケーラが利
                                                                            用可能になるまで待機。
       if(Oul == timeoutus)
          return CY_SYSCLK_TIMEOUT;
       Cy_SysLib_DelayUs(1u);
       timeoutus--;
```



内部クロックの設定

Code Listing 48 Cy_SysClk_EcoPrescaleEnable() 関数

```
return CY SYSCLK SUCCESS;
```

Code Listing 49 Cy_SysClk_GetEcoPrescaleStatus() 関数

```
_STATIC_INLINE cy_en_eco_prescale_enable_t Cy_SysClk_GetEcoPrescaleStatus(void)
                                                                                  ECO プリスケーラの
                                                                                  状態を確認する。
  return (cy_en_eco_prescale_enable_t)(SRSS->unCLK_ECO_PRESCALE.stcField.u1ECO_DIV_ENABLED
```

ECO プリスケーラを無効にする場合は、上記の関数と同じ方法で待機時間を設定し、次の関数を呼び出 します。

Cy_SysClk_EcoPrescaleDisable() 関数 Code Listing 50

```
cy_en_sysclk_status_t Cy_SysClk_EcoPrescaleDisable(uint32_t timeoutus)
   // Send disable command
                                                                   (4) ECO プリスケーラを無効にする。
   SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_DIV_DISABLE = 1ul;
   // Wait eco prescaler actually get disabled
                                                                              (5) ECO プリスケーラが
   while(CY_SYSCLK_ECO_PRESCALE_DISABLE != Cy_SysClk_GetEcoPrescaleStatus())
                                                                              無効になるまで待機。
       if(Oul == timeoutus)
          return CY_SYSCLK_TIMEOUT;
       Cy SysLib DelayUs(1u);
       timeoutus--;
   return CY_SYSCLK_SUCCESS;
```



内部クロックの設定

LPECO Prescaler の設定 5.11

LPECO_Prescaler は LPECO を分周します。分周機能は 10 ビット整数分周と 8 ビット分数分周がありま す。

LPECO_Prescaler を有効にする手順を **Figure 21** に示します。LPECO_Prescaler の詳細については architecture TRM を参照してください。





Figure 21 LPECO_Prescaler の有効化

LPECO_Prescaler を無効にする手順を Figure 22 に示します。LPECO_Prescaler の詳細については architecture TRM を参照してください。



LPECO_Prescaler の無効化 Figure 22



内部クロックの設定

ユースケース 5.11.1

- 入力クロック周波数:8 MHz
- LPECO プリスケーラターゲット周波数: 1.234567 MHz

コンフィグレーション 5.11.2

LPECO プリスケーラ設定における SDL の設定部のパラメータを Table 21 に、関数を Table 22 に示しま す。

Table 21 LPECO プリスケーラ設定パラメータ一覧

パラメータ	説明	値
LPECO_PRESCALER_TARGET_FREQ	ECO プリスケーラターゲット周波数	1234567ul
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
CLK_FREQ_LPECO	ECO クロック周波数	8000000ul (8 MHz)
PATH_SOURCE_CLOCK_FREQ	PATH ソースクロック周波数	CLK_FREQ_LPECO

LPECO プリスケーラ設定関数一覧 Table 22

関数	説明	値
AllClockConfiguration()	クロック設定	-
Cy_SysClk_ClkBak_LPECO_Set Prescale(frac,int)	LPECO から 32.768 kHz を 生成するプリスケーラ整 数分周器および分数分周 器	frac = fixedPointDivNum & 0x000000FFul int = (fixedPointDivNum & 0x0003FF00ul) >> 8ul) - 1ul
<pre>Cy_SysClk_ClkBak_LPECO_Ena bleDivider(divInt,divFract)</pre>	LPECO プリスケーラを有 効に設定する	divInt = 0x3FF divFract = 0xFF
Cy_SysClk_ClkBak_LPECO_Pre scalerOkay()	プリスケーラ分周器を設 定した後、LPECO からス テータスを返す。	-

LPECO プリスケーラ設定の初期設定のサンプルコード 5.11.3

サンプルコードを Code Listing 51~Code Listing 55 に示します。

LPECO プリスケーラの基本設定 **Code Listing 51**

```
#define LPECO_PRESCALER_TARGET_FREQ (1234567ul)
                                                                   LPECO プリスケーラのターゲッ
#define CLK FREO LPECO
                         (8000000111)
                                                                   ト周波数の宣言
#define PATH_SOURCE_CLOCK_FREQ_CLK_FREQ_LPECO
/** Wait time definition **/
#define WAIT_FOR_STABILIZATION (10000ul)
                                                                 LPECO クロック周波数の宣言
                                       TIMEOUT 変数の宣言
int main(void)
   /* Set Clock Configuring registers */
                                                LPECO プリスケーラの設定。Code Listing 52 参照。
   AllClockConfiguration();
    /* Please check clock output using oscilloscope after CPU reached here. */
   for(;;);
```



内部クロックの設定

AllClockConfiguration() 関数 Code Listing 52

```
static void AllClockConfiguration(void)
   /**** LPECO prescaler setting *****/
                                                    LPECO プリスケーラの設定。Code Listing 53 参照。
       cy_en_sysclk_status_t lpecoPreStatus;
       lpecoPreStatus = Cy_SysClk_ClkBak_LPECO_SetPrescale(CLK_FREQ_LPECO, LPECO_PRESCALER_TARGET_FREQ);
       CY_ASSERT(lpecoPreStatus == CY_SYSCLK_SUCCESS);
       lpecoPreStatus = Cy_SysClk_ClkBak_LPECO_PrescaleEnable(WAIT_FOR_STABILIZATION);
       CY_ASSERT(lpecoPreStatus == CY_SYSCLK_SUCCESS);
                                                                           LPECO プリスケーラが有効。
   }
                                                                            Code Listing 54 参照。
   return;
```

Code Listing 53 Cy_SysClk_ClkBak_LPECO_SetPrescale () 関数

```
STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_ClkBak_LPECO_SetPrescale(uint32_t lpecoFreq, uint32_t targetFreq)
  // Frequency of LPECO (4MHz \sim 8MHz) might exceed 32-bit value if shifted 8 bit.
  // So, it uses 64-bit data for fixed-point operation.
  // Lowest 8 bits are fractional value. Next 10 bits are integer value.
  uint64_t fixedPointLPEcoFreq = ((uint64_t)lpecoFreq << 8ull);</pre>
  uint64_t fixedPointDivNum64;
  uint32 t fixedPointDivNum;
  // Culculate the divider number
  fixedPointDivNum64 = fixedPointLPEcoFreq / (uint64_t)targetFreq;
  // Dividing number should be larger than 1.0, and smaller than maximum of 10-bit number.
  if((fixedPointDivNum64 < 0x100ull) && (fixedPointDivNum64 > 0x40000ull))
     return CY_SYSCLK_BAD_PARAM;
  fixedPointDivNum = (uint32_t)fixedPointDivNum64;
                                                      LPECO プリスケーラの設定。Code Listing 54 参照。
  Cy_SysClk_ClkBak_LPECO_SetPrescaleManual(
                                         (((fixedPointDivNum & 0x0003FF00ul) >> 8ul) - 1ul),
                                         (fixedPointDivNum & 0x000000FFul)
                                       );
  return CY SYSCLK SUCCESS;
```



内部クロックの設定

Code Listing 54 Cy_SysClk_ClkBak_LPECO_SetPrescaleManual() 関数

```
__STATIC_INLINE void Cy_SysClk_ClkBak_LPECO_SetPrescaleManual(uint16_t intDiv, uint8_t fracDiv)
{
    if(BACKUP->unLPECO_PRESCALE.stcField.ulLPECO_DIV_ENABLED == 0)
    {
        BACKUP->unLPECO_PRESCALE.stcField.u8LPECO_FRAC_DIV = fracDiv;
        BACKUP->unLPECO_PRESCALE.stcField.ul0LPECO_INT_DIV = intDiv;
    }
}
```

Code Listing 55 Cy_SysClk_ClkBak_LPECO_PrescaleEnable() 関数


```
__STATIC_INLINE bool Cy_SysClk_ClkBak_LPECO_PrescalerOkay(void)
{
    if(BACKUP->unLPECO_PRESCALE.stcField.ulLPECO_DIV_ENABLED == 1)
    {
        return true;
    }
    else
    {
        return false;
    }
}
```

LPECO プリスケーラを無効にする場合は、上記の関数と同じ方法で待機時間を設定し、次の関数を呼び出します。



内部クロックの設定

Code Listing 57 Cy_SysClk_ClkBak_LPECO_PrescaleDisable() 関数

```
_STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_ClkBak_LPECO_PrescaleDisable(uint32_t timeoutus)
  // Send the disable command
                                                              (4) LPECO プリスケーラを無効にする。
 BACKUP->unLPECO_CTL.stcField.u1LPECO_EN = Oul;
  // Wait for eco prescaler to get enabled
 while(BACKUP->unLPECO_PRESCALE.stcField.u1LPECO_DIV_ENABLED == 1)
                                                                         (5) LPECO プリスケーラが
                                                                         無効になるまで待機。
     if(Oul == timeoutus)
         return CY_SYSCLK_TIMEOUT;
     Cy_SysLib_DelayUs(1u);
     timeoutus--;
  }
  return CY_SYSCLK_SUCCESS;
```



補足情報

6 補足情報

6.1 周辺機能へのクロック入力

Table 23~Table 30 に各周辺機能へのクロック入力を示します。PCLK の詳細値については、**Datasheet** の「Peripheral clocks」を参照してください。

Table 23 TCPWM[0]へのクロック入力

周辺機能	動作クロック	チャネルクロック
TCPWM[0]	CLK_GR3 (グループ 3)	PCLK (PCLK_TCPWM0_CLOCKSx, $x = 0 \sim 37$)
		PCLK (PCLK_TCPWM0_CLOCKSy, y = $256\sim267$)
		PCLK (PCLK_TCPWM0_CLOCKSz, z = 512~543)

Table 24 CAN FD へのクロック入力

周辺機能	動作クロック (clk_sys (hclk))	チャネルクロック (clk_can (cclk))
CAN FD0	CLK_GR5 (グループ 5)	Ch0: PCLK (PCLK_CANFD0_CLOCK_CANFD0)
		Ch1: PCLK (PCLK_CANFD0_CLOCK_CANFD1)
CAN FD1		Ch0: PCLK (PCLK_CANFD1_CLOCK_CANFD0)
		Ch1: PCLK (PCLK_CANFD1_CLOCK_CANFD1)

Table 25 LIN へのクロック入力

周辺機能	動作クロック	チャネルクロック (clk_lin_ch)	
LIN	CLK_GR5 (グループ 5)	Ch0: PCLK (PCLK_LIN_CLOCK_CH_EN0)	
		Ch1: PCLK (PCLK_LIN_CLOCK_CH_EN1)	

Table 26 SCB へのクロック入力

周辺機能	動作クロック	チャネルクロック
SCB0	CLK_GR6 (グループ 6)	PCLK (PCLK_SCB0_CLOCK)
SCB1		PCLK (PCLK_SCB1_CLOCK)
SCB2		PCLK (PCLK_SCB2_CLOCK)
SCB3		PCLK (PCLK_SCB3_CLOCK)
SCB4		PCLK (PCLK_SCB4_CLOCK)
SCB5		PCLK (PCLK_SCB5_CLOCK)
SCB6		PCLK (PCLK_SCB6_CLOCK)
SCB7		PCLK (PCLK_SCB7_CLOCK)
SCB8		PCLK (PCLK_SCB8_CLOCK)
SCB9		PCLK (PCLK_SCB9_CLOCK)
SCB10		PCLK (PCLK_SCB10_CLOCK)
SCB11		PCLK (PCLK_SCB11_CLOCK)

Table 27 SAR ADC へのクロック入力

周辺機能	動作クロック	ユニットクロック
SAR ADC	CLK_GR9 (グループ 9)	Unit0: PCLK (PCLK_PASS_CLOCK_SAR0)



補足情報

CXPI へのクロック入力 Table 28

周辺機能	動作クロック	チャネルクロック
CXPI	CLK_GR5 (グループ 5)	PCLK (PCLK_CXPI0_CLOCK_CH_EN0)
		PCLK (PCLK_CXPI0_CLOCK_CH_EN1)

Table 29 SMIF へのクロック入力

周辺機能	"clk_slow"ドメイン (XIP AHB-Lite Interface0)	"clk_mem"ドメイン (XIP AHB Interface)	"clk_sys"ドメイ ン (MMIO AHB-Lite Interface)	"clk_if"ドメイン
SMIF	clk_slow	clk_mem	CLK_GR4	CLK_HF6

Table 30 AUDIOSS へのクロック入力

周辺機能	clk_sys_i2s	clk_audio_i2s
AUDIOSS	CLK_HF5	CLK_GR8

Ethernet クロックの詳細については architecture TRM を参照してください。 Note:

クロック調整カウンタ機能のユースケース 6.2

クロック調整カウンタには、2つのクロックソースの周波数を比較するために使用できる2つのカウン タがあります。すべてのクロックソースはこれらの2つのクロックのクロックソースとして使用できま す。詳細については architecture TRM を参照してください。

クロック調整カウンタを使用して調整するためには、次の手順を使用してください。

- 1. Calibration Counter1 は Calibration Clock1 (基準クロックとして使用される高精度クロック) からのクロ ックパルスをカウントします。このカウンタは降順でカウントします。
- 2. Calibration Counter2 は Calibration Clock2 (測定クロック) からのクロックパルスをカウントします。こ のカウンタは昇順でカウントします。
- 3. Calibration Counter1 が 0 に達すると Calibration Counter2 は昇順のカウントを停止し、その値を読み 出せます。
- 4. Calibration Counter2 の周波数はその値と次の式を使用して取得できます。

 $CalibrationClock2 = \frac{Counter2value}{Counter1value} \times CalibrationClock1$

ILOO と ECO を使用した場合のクロック調整カウンタ機能の例を Figure 23 に示します。 ILOO と ECO を 有効にする必要があります。ILOO/ILO1 および ECO については、3.4 ILOO/ILO1 の設定および 3.1 ECO の 設定を参照してください。



補足情報




Figure 23 ILOO と ECO を用いたクロック調整カウンタの例

6.2.1.1 ユースケース

- 測定クロック: ILO0 クロック周波数 32.768 kHz
- 基準クロック: ECO クロック周波数 16 MHz
- 基準クロックカウント値: 40000ul

6.2.1.2 コンフィグレーション

ILOO および ECO 設定でのクロック調整カウンタの SDL の設定部のパラメータを **Table 31** に、関数を **Table 32** に示します。



補足情報

Table 31 ILOO および ECO を使用したクロック調整カウンタ設定パラメータ一覧

パラメータ	説明	値
ILO_0	ILO_0 設定パラメータを宣言する	Oul
ILO_1	ILO_1 設定パラメータを宣言する	1ul
ILONo	測定クロックを宣言する	ILO_0
clockMeasuredInfo[].name	測定クロック	CY_SYSCLK_MEAS_CLK_ILO0 = 1ul
clockMeasuredInfo[].measuredFreq	測定クロック周波数を保存する	-
counter1	基準クロックのカウント値	40000ul
CLK_FREQ_ECO	ECO クロック周波数	16000000ul (16MHz)

ILOO および ECO を使用したクロック調整カウンタ設定関数一覧 Table 32

関数	説明	値
GetILOClockFreq()	ILO_0 周波数を取得する	-
Cy_SysClk_StartClkMeasurementC	調整の設定と開始	[カウンタを設定する]
ounters(clk1, count1,clk2)	Clk1: 基準クロック 	clk1 = CY_SYSCLK_MEAS_CLK_ECO = 0x101ul
	Count1: 測定期間	count1 = counter1
	Clk2: 測定クロック	clk2 = clockMeasuredInfo[].name
<pre>Cy_SysClk_ClkMeasurementCounte rsDone()</pre>	カウンタ測定が行われたかどう かを確認する	-
Cy_SysClk_ClkMeasurementCounte	測定クロック周波数を取得する	
<pre>rsGetFreq (MesauredFreq, refClkFreq)</pre>	MesauredFreq: 保存された測定クロック周波数	MesauredFreq = clockMeasuredInfo[].measuredFreq
	refClkFreq: 基準クロック周波数	refClkFreq = CLK_FREQ_ECO

ILOO および ECO 設定を使用したクロック調整カウンタの初期設定の 6.2.1.3 サンプルコード

サンプルコードを、Code Listing 58~Code Listing 62 に示します。

ILO_0 および ECO 設定を使用したクロック調整カウンタの基本設定 **Code Listing 58**

```
#define CY_SYSCLK_DIV_ROUND(a, b) (((a) + ((b) / 2ull)) / (b))
                                                                 CY_SYSCLK_DIV_ROUND 関数の宣言。
                             測定クロック(ILO0)の宣言。
#define ILO_0
              0ul
#define ILO 1
              1ul
#define ILONo
             ILO 0
#define CLK_FREQ_ECO
                             (16000000ul)
int32_t ILOFreq;
stc_clock_measure clockMeasuredInfo[] =
#if(ILONo == ILO_0)
```



補足情報

ILO_0 および ECO 設定を使用したクロック調整カウンタの基本設定 **Code Listing 58**

```
{.name = CY_SYSCLK_MEAS_CLK_ILO0,
                                     .measuredFreq= 0ul},
#else
   { .name = CY_SYSCLK_MEAS_CLK_ILO1,
                                     .measuredFreq= 0ul},
#endif
};
int main(void)
{
   /* Enable interrupt */
   __enable_irq();
                                                     (1) ECO と ILOO の設定。
                                                      3.1 ECO の設定と 3.4 ILOO/ILO1 の設定参照。
   /* Set Clock Configuring registers *
   AllClockConfiguration();
                                                   クロック周波数を取得する。Code Listing 59 参照。
   /* return: Frequency of ILO */
   ILOFreq = GetILOClockFreq();
   /* Please check clock output using oscilloscope after CPU reached here. */
   for(;;);
```

Code Listing 59 GetILOClockFreq() 関数

```
uint32_t GetILOClockFreq(void)
                                                    ECO の状態を確認する。
  uint32_t counter1 = 40000ul;
   while(1);
                                                        クロック測定カウンタ開始。
                                                        Code Listing 60 参照。
   cy_en_sysclk_status_t status;
   status = Cy_SysClk_StartClkMeasurementCounters(CY_0TSCLK_MEAS_CLK_ECO, counter1, clockMeasuredInfo[0].name);
   CY_ASSERT(status == CY_SYSCLK_SUCCESS);
                                                        カウンタ測定が完了したかどうかを
                                                        確認する。Code Listing 61 参照。
   while(Cy_SysClk_ClkMeasurementCountersDone() == false) ==
   \verb|status| = Cy_SysClk_ClkMeasurementCountersGetFreq(&clockMeasuredInfo[0].measuredFreq, CLK_FREQ_ECO); \\
   CY ASSERT(status == CY SYSCLK SUCCESS);
                                                        ILO 周波数を取得。
                                                        Code Listing 62 参照。
   uint32_t Frequency = clockMeasuredInfo[0].measuredFreq;
   return (Frequency);
```



補足情報

Code Listing 60 Cy_SysClk_StartClkMeasurementCounters() 関数

```
cy_en_sysclk_status_t Cy_SysClk_StartClkMeasurementCounters(cy_en_meas_clks_t clock1, uint32_t count1,
cy_en_meas_clks_t clock2)
   cy_en_sysclk_status_t rtnval = CY_SYSCLK_INVALID_STATE;
   if (!preventCounting /* don't start a measurement if about to enter DeepSleep mode */ ||
       SRSS->unCLK_CAL_CNT1.stcField.ulCAL_COUNTER_DONE != Oul/*1 = done*/)
                                                                         (2) 基準クロック(ECO)を設定する
   SRSS->unCLK_OUTPUT_FAST.stcField.u4FAST_SEL0 = (uint32_t)clock1;
                                                                         (3) 測定クロック(ILO0)を設定する
SRSS->unCLK_OUTPUT_SLOW.stcField.u4SLOW_SEL1 = (uint32_t)clock2;
SRSS->unCLK_OUTPUT_FAST.stcField.u4FAST_SEL1 = 7ul; /*slow_sel1 output*/;
   rtnval = CY SYSCLK SUCCESS;
   /* Save this input parameter for use later, in other functions.
   No error checking is done on this parameter.*/
   clk1Count1 = count1;
   /* Counting starts when counter1 is written with a nonzero value. */
   SRSS->unCLK CAL CNT1.stcField.u24CAL COUNTER1 = clk1Count1;
                                                            (4) カウント値を設定しカウンタを開始する。
   return (rtnval);
```

Code Listing 61 Cy_SysClk_ClkMeasurementCountersDone() 関数

```
__STATIC_INLINE bool Cy_SysClk_ClkMeasurementCountersDone(void)
{
    return (bool)(SRSS->unCLK_CAL_CNT1.stcField.ulCAL_COUNTER_DONE); /* 1 = done */
}

(5) クロック調整カウンタの動作完了を確認する。
```

Code Listing 62 Cy_SysClk_ClkMeasurementCountersGetFreq() 関数

```
cy_en_sysclk_status_t Cy_SysClk_ClkMeasurementCountersGetFreq(uint32_t *measuredFreq, uint32_t refClkFreq)
{
    if(SRSS->unCLK_CAL_CNT1.stcField.ulCAL_COUNTER_DONE != lul)
    {
        return(CY_SYSCLK_INVALID_STATE);
    }
    if(clklCount1 == 0ul)
    {
```



補足情報

Cy_SysClk_ClkMeasurementCountersGetFreq() 関数 Code Listing 62

```
return(CY_SYSCLK_INVALID_STATE);
}
volatile uint64_t counter2Value = (uint64_t)SRSS->unCLK_CAL_CNT2.stcField.u24CAL_COUNTER2;
/* Done counting; allow entry into DeepSleep mode. */
                                                                              ILO0カウント値を取得。
clkCounting = false;
*measuredFreq = CY_SYSCLK_DIV_ROUND(counter2Value * (uint64_t)refClkFreq, (uint64_t)clklCount1 );
return(CY_SYSCLK_SUCCESS);
                                                                                (6) ILO 0 周波数を取得。
```

クロック調整カウンタ機能を使用した ILO0 の校正 6.2.2

ILO 周波数は製造時に決定されます。ILO 周波数は電圧および温度条件に応じて変化するため、ILO 周波 数は適宜更新できます。ILO 周波数のトリミングは CLK_TRIM_ILOx_CTL レジスタの ILOx_FTRIM ビットを 使用して更新できます。ILOx_FTRIM ビットの初期値は 0x2C です。このビットの値を 0x01 増加すると周 波数が 1.5% (標準) 増加します。このビット値を 0x01 だけ下げると周波数が 1.5% (標準) 低下します。 CLK_TRIM_ILOO_CTL レジスタは WDT_CTL.WDT_LOCK によって保護されます。WDT_CTL レジスタの仕様 については architecture TRM の「Watchdog timer」を参照してください。



補足情報

クロック調整カウンタと CLK_TRIM_ILOx_CTL レジスタを使用した ILO0 の校正のフロー例を Figure 24 に 示します。




Figure 24 ILO0 の校正

コンフィグレーション 6.2.2.1

クロック調整カウンタ設定を使用した ILOO 校正での SDL の設定部のパラメータを Table 33 に、関数を Table 34 に示します。

クロック調整カウンタ設定を使用した ILOO 校正設定パラメータ一覧 Table 33

パラメータ	説明	値
CY_SYSCLK_ILO_TARGET_FREQ	ILO ターゲット周波数	32768ul (32.768 KHz)
ILO_0	ILO_0 設定パラメータの宣言	0ul
ILO_1	ILO_1 設定パラメータの宣言	1ul
ILONo	測定クロックの宣言	ILO_0
iloFreq	現在の ILO 0 周波数を保存する	-



補足情報

クロック調整カウンタ設定を使用した ILOO 校正設定関数一覧 Table 34

関数	説明	値
Cy_WDT_Disable ()	ウォッチドッグタイマ無効	-
Cy_WDT_Unlock()	ウォッチドッグタイマのロックを解除する	-
GetILOClockFreq()	現在の ILO 0 周波数を取得する	-
Cy_SysClk_IloTrim	トリム設定	
(iloFreq, iloNo)	iloFreq: 在の ILO 0 周波数	iloFreq: iloFreq
	iloNo: ILO 番号のトリミング	iloNo: ILONo

クロック調整カウンタ設定を使用した ILOO 校正の初期設定のサンプ 6.2.2.2 ルコード

サンプルコードを Code Listing 63~Code Listing 64 に示します。

クロック調整カウンタ設定を使用した ILOO 校正の基本設定 **Code Listing 63**

```
CY_SYSCLK_DIV_ROUND 関数の宣言。
#define CY_SYSCLK_DIV_ROUND(a, b) (((a) + ((b) / 2ull)) / (b))
#define CY_SYSCLK_ILO_TARGET_FREQ 32768ul
                                                      ターゲット ILO 0 周波数の宣言。
#define ILO_0 0
#define ILO_1
                                      ILO 0 番号を宣言。
#define ILONo ILO_0
int32_t iloFreq;
int main(void)
   /* Enable global interrupts. */
   __enable_irq();
                            (1) ウォッチドッグタイマ無効
   Cy_WDT_Disable();
   /* return: Frequency of ILO */
                                    (2) 現在の ILO 0 周波数を取得。Code Listing 59 参照。
   ILOFreq = GetILOClockFreq();
                                         ウォッチドッグタイマのロック解除
   /* Must unlock WDT befor update Trim *
   Cy_WDT_Unlock();
   Trim_diff = Cy_SysClk_IloTrim(ILOFreq,ILONo);
                                                     ILO 0 をトリミング。Code Listing 64 参照。
   for(;;);
```



補足情報

Code Listing 64 Cy_SysClk_IloTrim() 関数


```
int32_t Cy_SysClk_IloTrim(uint32_t iloFreq, uint8_t iloNo)
   ^{\prime} Nominal trim step size is 1.5% of "the frequency". Using the target frequency. */
   const uint32_t trimStep = CY_SYSCLK_DIV_ROUND((uint32_t)CY_SYSCLK_ILO_TARGET_FREQ * 15ul, 1000ul);
   uint32 t newTrim = Oul;
                                     (3) トリミングステップの計算
                                                                          (4) 現在の周波数とターゲット
   uint32 t curTrim = Oul;
                                                                          周波数の差異を計算
   /* Do nothing if iloFreq is already within one trim step from the target */
   uint32_t diff = (uint32_t)abs((int32_t)iloFreq - (int32_t)CY_SYSCLK_ILO_TARGET_FREQ);
                                       差分がトリミングステップよりも大きいかどうかを確認する。
      if(iloNo == 0u)
          curTrim = SRSS->unCLK TRIM ILO0 CTL.stcField.u6ILO0 FTRIM;
       }
                                                                       (5) 現在のトリミング値を読出し
       else
          curTrim = SRSS->unCLK_TRIM_ILO1_CTL.stcField.u6ILO1_FTRIM;
                                                              現在の周波数がターゲット周波数よりも
                                                              小さいかどうか確認する。
       if (iloFreq > CY_SYSCLK_ILO_TARGET_FREQ) =
       \{\ /*\ {\it iloFreq}\ {\it is}\ {\it too}\ {\it high.}\ {\it Reduce}\ {\it the}\ {\it trim}\ {\it value}\ */
          newTrim = curTrim - CY_SYSCLK_DIV_ROUND(iloFreq - CY_SYSCLK_ILO_TARGET_FREQ, trimStep);
       else
                                                                                             (6) 新しいト
       { /* iloFreq too low. Increase the trim value. */
                                                                                              リム値を計
          newTrim = curTrim + CY_SYSCLK_DIV_ROUND(CY_SYSCLK_ILO_TARGET_FREQ - iloFreq, trimStep);
                                                                                             算する。
       /* Update the trim value */
       if(iloNo == 0u)
                                                       ウォッチドッグタイマが無効かどうか確認する
          if(WDT->unLOCK.stcField.u2WDT_LOCK != Oul) /* WDT registers are disabled */
              return(CY_SYSCLK_INVALID_STATE);
                                                                    (7) 新しいトリミング値を設定する
          SRSS->unCLK TRIM ILOO CTL.stcField.u6ILOO FTRIM = newTrim;
       }
       else
          SRSS->unCLK_TRIM_ILO1_CTL.stcField.u6ILO1_FTRIM = newTrim;
       }
   return (int32_t)(curTrim - newTrim);
```



補足情報

CSV ダイヤグラム、およびモニタークロックとリファレンスクロッ 6.3 クの関係

Figure 25 に CSV におけるモニタークロックとリファレンスクロックのクロックダイヤグラムを示しま す。モニタークロックとリファレンスクロックの関係を Table 35 に示します。



CSV ダイヤグラム Figure 25



補足情報

モニタークロックとリファレンスクロック Table 35

CSV コンポーネント	モニター クロック	リファレンス クロック	注意事項
CSV_HF0	CLK_HF0	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF1	CLK_HF1	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF2	CLK_HF2	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF3	CLK_HF3	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF4	CLK_HF4	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF5	CLK_HF5	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF6	CSV_HF6	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF7	CLK_HF7	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF8	CLK_HF7	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF9	CLK_HF7	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF10	CLK_HF7	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF11	CLK_HF7	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF12	CLK_HF7	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_HF13	CLK_HF7	CLK_REF_HF	CLK_REF_HF は CLK_IMO, EXT_CLK, CLK_ECO, または CLK_LPECO から選択されます。
CSV_REF	CLK_REF_HF	ILO0(CLK_ILO0)	-
CSV_ILO	ILO0 (CLK_ILO0)	CLK_LF	CLK_LF は WCO, ILO0, ILO1, ECO_Prescaler, または LPECO_Prescaler から選択されます。
CSV_LF	CLK_LF	ILO0(CLK_ILO0)	-



用語集

7

Table 36 用語集

用語	説明				
AUDIOSS	Audio subsystem。詳細は TRAVEO™ T2G achitecture TRM の「Audio subsystem」を参してください。				
CAN FD	CAN FD は CAN with Flexible Data rate のことであり、CAN は Controller Area Network です。詳細は TRAVEO™ T2G achitecture TRM の「CAN FD controller」を参照してください。				
CLK_FAST_0	Fast clock。CLK_FAST は CM7 と CPUSS fast infrastructure に使用されます。				
CLK_FAST_1	Fast clock。CLK_FAST は CM7 と CPUSS fast infrastructure に使用されます。				
CLK_GR	Group clock。CLK_GR は周辺機能へのクロック入力です。				
CLK_HF	High frequency clock。CLK_HF は CLK_FAST と CLK_SLOW を動作させます。CLK_HF, CLK_FAST および CLK_SLOW は同期しています。				
CLK_MEM	Memory clock。CLK_MEM は CPUSS fast infrastructure を動作させます。				
CLK_PERI	Peripheral clock。CLK_PERI は CLK_SLOW, CLK_GR および周辺クロック分周器のクロックソースです。				
CLK_SLOW	Slow clock。CLK_FATST は CM0+と CPUSS slow infrastructure に使用されます。				
クロック調整 カウンタ	クロック調整カウンタには 2 つのクロックを使用してクロックを校正する機能があります。				
CSV	Clock supervision				
ECO	External cystal ocillator				
EXT_CLK	External cock				
FLL	周波数ロックループ				
FPU	浮動小数点ユニット				
ILO	Internal low-speed ocillators				
IMO	Internal main ocillator				
LIN	Local Interconnect Network。詳細は TRAVEO™ T2G achitecture TRM の「Local Interconnect Network (LIN)」を参照してください。				
LPECO	Low-power external crystal oscillator				
Peripheral clock divider	周辺クロック分周器は周辺機能を使用するためのクロックを動作させます。				
PLL#0	Phase locked loop。 この PLL は SSCG と Fractional operation を搭載していません。				
PLL#1	Phase locked loop。 この PLL は SSCG と Fractional operation を搭載していません。				
PLL#2	Phase locked loop。 この PLL は SSCG と Fractional operation を搭載しています。				
PLL#3	Phase locked loop。 この PLL は SSCG と Fractional operation を搭載しています。				
SAR ADC	Successive approximation register analog-to-digital converter。詳細は TRAVEO™ T2G achitecture TRM の「SAR ADC」を参照してください。				
SCB	Serial communications block。詳細は TRAVEO™ T2G achitecture TRM の「Serial communications block (SCB)」を参照してください。				
SMIF	Serial memory interface。詳細は TRAVEO™ T2G achitecture TRM の「Serial memory interface」を参照してください。				



用語集

用語	説明
TCPWM	Timer, counter, and pulse width modulator。詳細は TRAVEO™ T2G achitecture TRM の「Timer, counter, and PWM」を参照してください。
VIDEOSS	Video subsystem。詳細は TRAVEO™ T2G achitecture TRM の「Video subsystem」を参照 してください。
WCO	Watch crystal oscillator



関連ドキュメント

関連ドキュメント

以下は TRAVEO™ T2G ファミリの Datasheet および Technical reference manual です。これらドキュメント の入手についてはテクニカルサポートに連絡してください。

- [1] **Device datasheets**
- CYT4DN datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family (Doc No. 002-24601)
- CYT3DL datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family (Doc No. 002-27763)
- [2] Technical reference manuals
- Cluster 2D ファミリ
 - TRAVEO™ T2G automotive cluster 2D family architecture technical reference manual (TRM) (Doc No. 002-
 - TRAVEO™ T2G automotive cluster 2D registers technical reference manual (TRM) for CYT4DN (Doc No.
 - TRAVEO™ T2G automotive cluster 2D registers technical reference manual (TRM) for CYT3DL (Doc No. 002-29854)



その他の参考資料

その他の参考資料

さまざまな周辺機器にアクセスするためのサンプルソフトウェアとしてのスタートアップを含むサンプ ルドライバライブラリ (SDL) が提供されます。

SDL は、公式の AUTOSAR 製品でカバーされないドライバの顧客へのリファレンスとしても機能しま す。

SDL は自動車規格に適合していないため、製造目的で使用できません。このアプリケーションノートの プログラムコードは SDL の一部です。SDL の入手については、**テクニカルサポート**に連絡してくださ い。



改訂履歴

改訂履歴

Document version	Date of release	Description of changes
**	2020-09-18	このドキュメントは英語版 002-26071 Rev.**を翻訳した日本語版 002-31003 Rev.**です。
*A	2022-02-17	このドキュメントは英語版 002-26071 Rev.*B を翻訳した日本語版 002-31003 Rev.*A です。

Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

Edition 2022-02-17
Published by
Infineon Technologies AG
81726 Munich, Germany

© 2022 Infineon Technologies AG. All Rights Reserved.

Do you have a question about this document?

Go to www.infineon.com/support

Document reference 002-31003 Rev. *A

重要事項

本文書に記載された情報は、いかなる場合も、 条件または特性の保証とみなされるものではありません(「品質の保証」)。本文に記された一切の事例、手引き、もしくは一般的価値、および/または本製品の用途に関する一切の情報に関し、インフィニオンテクノロジーズ(外下、「インフィニオン」)はここに、第三者の知的所有権の不侵害の保証を含むがこれに限す、あらゆる種類の一切の保証および責任を否定いたします。

さらに、本文書に記載された一切の情報は、お客様の用途におけるお客様の製品およびインフィニオン製品の一切の使用に関し、本文書に記載された義務ならびに一切の関連する法的要件、規範、および基準をお客様が遵守することを条件としています。

本文書に含まれるデータは、技術的訓練を受けた従業員のみを対象としています。本製品の対象用途への適合性、およびこれら用途に関連して本文書に記載された製品情報の完全性についての評価は、お客様の技術部門の責任にて実施してください。

本製品、技術、納品条件、および価格についての詳しい情報は、インフィニオンの最寄りの営業 所までお問い合わせください (www.infineon.com)。

警告事項

技術的要件に伴い、製品には危険物質が含まれる可能性があります。当該種別の詳細については、インフィニオンの最寄りの営業所までお問い合わせください。

インフィニオンの正式代表者が署名した書面を通じ、インフィニオンによる明示の承認が存在する場合を除き、インフィニオンの製品は、該製品の障害またはその使用に関する一切の結果が、合理的に人的傷害を招く恐れのある一切の用途に使用することはできないこと予めご了承ください。