

## 本書について

# 適用範囲と目的

本アプリケーションノートでは、TRAVEO™ T2G ファミリ MCU のシリアルメモリインタフェース (SMIF) の使用方法について説明します。

## 関連製品ファミリ

TRAVEO™ T2G ファミリ

## 対象者

このドキュメントは、TRAVEO™ T2G ファミリの SMIF を使用するユーザーを対象とします。

# 目次

本書(	について	1
目次		1
1	はじめに	3
2	概要	
<del>-</del> 2.1	特長	
2.2	ブロックダイヤグラム	
2.3	TX コマンド FIFO のコマンド	
2.4	データキャプチャ方式	
2.4.1	出力/フィードバッククロックベースキャプチャ	10
2.4.2	内部クロックベースキャプチャ	10
2.4.3	RWDS ベースキャプチャ	
2.4.4	遅延ラインおよびデータ学習パターン (DLP) ベースキャプチャ	11
3	デュアルクアッド SPI DDR モードの例	17
3.1	メモリデバイスの接続	12
3.2	デュアルクアッドモードでの S25FL256 デバイスの使用	12
3.3	初期化	15
3.3.1	SMIF の初期化	
3.3.2	クアッドのリセット	
3.3.3	クアッドのレジスタ読出し	
3.3.4	クアッドのレジスタ設定	
3.4	消去	
3.5	MMIO モードでの書込み転送	
3.6	XIP モードでの読出し転送	
3.7	データ学習パターン	
3.7.1	DLP の設定	
3.7.2	DLP キャリブレーション	
4	ハードウェアコンフィギュレーション	
4.1	デュアルクアッドコンフィギュレーションでの S25FL256 デバイスの使用	
4.2	HYPERFLASH™ および HYPERRAM™ コンフィギュレーションの使用	
5	用語集	31



# 目次

関連資料	·32
改訂履歴	33
免責事項	·

はじめに

#### はじめに 1

このアプリケーションノートでは、TRAVEO™ T2G ファミリ MCU と SPI デバイスへの少ないピン数での接 続方法を提供します。SMIF はマスタです。このアプリケーションノートでは、SPI フラッシュメモリ S25FL256S を使用し、デュアルクアッド SPI モードでのシングルデータレート (SDR) およびデュアルデー タレート (DDR) の使用例を説明します。シングル/デュアル/クアッド/オクタル SPI プロトコルの詳細に ついては、architecture technical reference manual (TRM) をご覧ください。SMIF 機能がサポートされて いるかどうかを確認するには、デバイス固有のデータシートを参照してください。

このアプリケーションノートで使用される用語については、用語集を参照してください。



#### 概要

# 2 概要

## 2.1 特長

以下に SMIF の特長を示します。

- SPI または HYPERBUS™マスタ機能
- HYPERBUS™プロトコル
  - HYPERFLASH™
  - HYPERRAM™
- SPIプロトコル
  - SPI モード 0 のみ、設定可能な MISO サンプリングタイミング
  - シングル、デュアル、クアッド、およびオクタル SPI をサポート
  - デュアルクアッド SPI モードをサポート
  - シングルデータレート (SDR) およびデュアルデータレート (DDR) 転送をサポート
- メモリデバイス
  - 64 KB から 4 GB の範囲で 2 の倍数の累乗でデバイス全体の容量をサポート
  - 設定可能な外部デバイス容量をサポート
  - 2つの外部メモリデバイスをサポート
- メモリマップド I/O (MMIO) 操作モード
- コードの直接実行 (XIP) モード
  - 読出しと書込みアクセスの両方の XIP 操作モード
  - XIP モードはオンザフライの暗号化と復号化をサポート
  - Arm® Cortex®-M0 の AHB インタフェースおよび Cortex® M7 コアの AXI インタフェースを介した XIP 操作モード
  - 最大4つのトランザクションをサポート
- メモリインタフェースロジック
  - FIFO のバックプレッシャに対処するための SPI および HYPERBUS™転送のストールをサポート
  - 非同期 SPI/HYPERBUS™送受信インタフェースクロックをサポート
  - 読み書きデータストローブ (RWDS) をサポート
  - 複数のインタフェース受信クロックをサポート
  - フレキシブルな外部 SPI メモリデバイスのデータ信号接続をサポート
  - PLL/FLL からの独立した SPI インタフェース送信クロック
  - SPI インタフェースロジックはフレキシブルな外部メモリデバイスのデータ信号接続をサポート



概要

#### ブロックダイヤグラム 2.2

SMIF により、外部デバイスへ少ないピン数で接続が可能です。 Figure 1 に CYT4B シリーズの SMIF のブ ロックダイヤグラムを示します。

Figure 1 の下部は、I/O サブシステム (IOSS) への SPI インタフェース信号接続を示します。黄色でハイラ イトされたセクションは、AXI スレーブインタフェースと AHB-Lite スレーブインタフェースを示しま す。XIP AHB-Lite インタフェースには専用のキャッシュがあります。XIP アドレス空間への AHB-Lite 転送 は、キャッシュにアクセスするか、オンザフライで外部デバイスへの SPI 転送に変換されます。SMIF は TRAVEO™ T2G のアドレス 0x6000:0000 にあるアドレス空間をサポートします。XIP アドレス空間内の外部 デバイスの領域はプログラム可能です。

デュアルクアッド SPI モードの場合、SMIF I/O 信号インタフェースに並列に接続されている 2 つの外部 デバイスに対して同じ MMIO デバイスレジスタ値をプログラムする必要があります。

AHB-Lite は、MMIO レジスタにアクセスして MMIO アドレス空間に転送します。 MMIO レジスタには、 FIFO にアクセスするためのレジスタが含まれます。 XIP アドレス空間は、外部デバイスへ非常に効率的 な読出しおよび書込みアクセスをサポートしますが (AHB-Lite 転送から SPI 転送へのオンザフライ変換に より)、MMIO アドレス空間は SPI 転送の構築に柔軟性を提供します。

SMIF には、2 つの TX FIFO と 1 つの RX FIFO があります。これらの FIFO は、CLK\_mem ロジックと CLK if tx/CLK if rx メモリインタフェースロジック間の非同期クロックドメイン転送を提供します。メ モリインタフェースロジックは、TX および RX FIFO を介して完全に制御されます。さらに、SMIF には RX データ MMIO FIFO があります。これは MMIO モードでのみ使用され、論理的に RX データ FIFO の拡張 であり、ソフトウェアでの使いやすい RX データ処理を可能にします。

SMIF には単一の割込みラインがあります。

XIP モードでは、暗号化コンポーネントは書込みデータのオンザフライ暗号化と読出しデータのオンザ フライ復号化をサポートします。オンザフライの暗号化の使用は、MMIO CTL レジスタの CRYPTO\_EN ビ ットフィールドによって決定されます。MMIO モードでは、MMIO レジスタインタフェースを介して暗号 化コンポーネントにアクセスし、オフラインの暗号化と復号化をサポートします。






Figure 1 CYT4B シリーズのハイレベルブロックダイヤグラム

他のシリーズの割込みアーキテクチャについては、architecture TRM を参照してください。



#### TX コマンド FIFO のコマンド 2.3

このアプリケーションノートでは、さまざまなコマンドを使用します。 以下の FIFO は、SMIF でこれら のコマンドの送受信に使用されます。

- TX コマンド FIFO: クアッド SPI および HYPERBUS™のコマンドをメモリインタフェースロジックに送 信します。 FIFO は、8 つの 27 ビットエントリで構成されます。各エントリはコマンドを保持しま す。FIFO は SMIF\_TX\_CMD\_FIFO\_WR.DATA27[26:0] レジスタによって制御されます。DATA27[26:24] はコ マンドを指定し、DATA[23:0] はコマンドタイプに応じてコマンド仕様を設定します。
- TX データ FIFO: 書込みデータをメモリインタフェースロジックに送信します
- RX データ FIFO: メモリインタフェースロジックから読出しデータを受信します

クアッド SPI のコマンドシーケンスは、フェーズごとに分類されます。フェーズには1バイトの命令,4 バイトのアドレス, 1 バイトのモード, クアッドメモリで決定されたダミーサイクル, およびデータ受信が あります。TX コマンド FIFO のコマンドは、シーケンスのフェーズを指定します。Table 1 に、TX コマ ンド FIFO がサポートする 5 種類のコマンドを説明します。コマンドの詳細については、architecture TRM および registers TRM を参照してください。

Table 1 5 種類の TX コマンド FIFO コマンド

コマンド	DATA27[26:24]	仕様
TX	0	このコマンドは、クアッド SPI のコマンドの命令, アドレス, モード などのフェーズを指定します。
TX_COUNT	1	このコマンドは、データが TX データ FIFO から外部メモリに送信されるときに使用されます。 このコマンドは、送信するメモリデータユニットの数を指定します。
RX_COUNT	2	このコマンドは、外部メモリから RX データ FIFO にデータを受信するときに使用されます。 このコマンドは、受信するメモリデータユニットの数を指定します。
DUMMY_COUNT	3	このコマンドは、ダミーサイクルの数を指定します。
DESELECT	4	このコマンドにより、メモリインタフェース送信ロジックが転送を 終了し、メモリデバイスの選択を解除します。



Figure 2 に、クアッド SPI の読出しコマンドに TX コマンド FIFO を使用する方法を説明します。




Figure 2 クアッド SPI の読出しコマンドの構築

クアッド SPI の読出しコマンドの TX コマンド FIFO の設定を以下に説明します。

- A) "TX" コマンドを使用して、命令, アドレス, モードの順に TX コマンド FIFO にエントリを設定。
- B) "DUMMY\_COUNT" コマンドを使用して、TX コマンド FIFO にダミーサイクルを設定。
- c) "RX COUNT" コマンドを使用して、TX コマンド FIFO に受信データの数を設定。
- D) RX データ FIFO はデータセットの数を受信。



Figure 3 に、クアッド SPI のプログラムコマンドに TX コマンド FIFO を使用する方法を説明します。




Figure 3 クアッド SPI のプログラムコマンドの構築

クアッド SPI のプログラムコマンドの TX コマンド FIFO の設定を以下に説明します。

- A) "TX" コマンドを使用して、命令とアドレスの順序で TX コマンド FIFO にエントリを設定。
- B) "TX\_COUNT" コマンドを使用して、送信データの数を TX コマンド FIFO に設定。
- c) SMIF は TX データ FIFO からデータセットの数を送信。

Table 6に、クアッドページプログラム (4QPP 34h)の TX コマンド FIFO エントリの詳細を示します。

#### 概要

#### データキャプチャ方式 2.4

SMIF は次のデータキャプチャをサポート

- 出力/フィードバッククロックベースキャプチャ
- 内部クロックベースキャプチャ
- RWDS ベースキャプチャ
- 遅延ラインおよびデータ学習パターンベースキャプチャ

以下は、各キャプチャ方式の概要です。詳細については architecture TRM を参照してください。

#### 出力/フィードバッククロックベースキャプチャ 2.4.1

このキャプチャ方式は、SMIF 出力または SDR および DDR タイミングの出力フィードバッククロックで データをキャプチャします。キャプチャクロックとして、メモリ出力クロック (spihb\_clk\_in), 反転メモ リ出力クロック、メモリ出力フィードバッククロック (spihb clk in)、または反転メモリ出力フィードバッ ククロックを使用します。この方式には、出力またはフィードバックを遅延させてサンプル時間をより 細かく調整するための遅延ラインがあります。クロックは、SMIFx\_CTL レジスタの CLOCK\_IF\_RX\_SEL[3:0] で選択できます。

出力クロックは、CYT4B および CYT3B シリーズのみで選択できます。

#### 内部クロックベースキャプチャ 2.4.2

このキャプチャ方式では、インタフェースクロック (clk if) または反転インタフェースクロックをキャプ チャクロックとして使用します。この方式は、出力/フィードバッククロックベースのキャプチャ方式と 比較して、常に内部クロックのキャプチャクロックのソースとして利用できます。クロックは、 SMIFx\_CTL レジスタの CLOCK\_IF\_RX\_SEL[3:0] で選択できます。

#### RWDS ベースキャプチャ 2.4.3

このキャプチャ方式では、RWDS 信号をクロックとして使用して、入力データをキャプチャします。 出 力またはフィードバックを遅延させてサンプル時間をより細かく調整するための遅延ラインがありま す。 クロックは、SMIFx\_CTL レジスタの CLOCK\_IF\_RX\_SEL[3:0] で選択できます。



#### 遅延ラインおよびデータ学習パターン (DLP) ベースキャプチャ 2.4.4

このキャプチャ方式では、内部クロック (clk\_if または反転 clk\_if) をクロックとして使用して、入力デー タをキャプチャします。 このキャプチャ方式は、キャプチャラインを正確に調整するための遅延ライン を提供します。

遅延ラインタップの選択は、ソフトウェアまたはデータ学習を介したハードウェアで自動的に行えま す。データ学習方式は、キャプチャされたデータ学習パターンを期待されるパターンと比較すること で、各データ入力ラインに対してハードウェアで最適な遅延ラインタップを見つけます。入力データ は、データ学習パターンの後に受信します。

この方式では、ソフトウェアは MMIO モードでメモリ読出しトランザクションを開始する必要がありま す。




Figure 4 DLP 出力イメージ

メモリデバイスは、要求された読出しデータが提供される前の読出しレイテンシサイクル内で、すべて のデータ I/O ピンに既知のデータパターン (データ学習パターン) を提供します。

この方式は、CYT4B および CYT3B シリーズには対応しません。




#### デュアルクアッド SPI DDR モードの例

#### デュアルクアッド SPI DDR モードの例 3

このセクションでは、データの書込み (SDR) およびデータの読出し (DDR) について説明します。MMIO モ ードでの暗号化は、データの書込みに使用し、XIP モードは、データの読出しに使用します。デュアル クアッド SPI モードでは、接続方法についても説明します。

#### メモリデバイスの接続 3.1

この図では、SPI 接続の例としてデュアルクアッド SPI モードを使用します。Figure 5 では、メモリデバ イス0と1を使用し、どちらもクアッド SPI メモリです。各デバイスは専用のデータ信号を接続しま す。TRAVEO™T2G アドレス空間でのデバイスアドレス領域は同じで、SPIHB SEL0 と SPIHB SEL1 の出力 は同じです。これは、デュアルクアッド設定として知られます。SPI 読出しおよび書込み転送中、各デ バイスは1バイトのニブルを提供します。



デュアルクアッド設定 Figure 5

#### デュアルクアッドモードでの S25FL256 デバイスの使用 3.2

この例では、クアッド SPI フラッシュメモリ S25FL256S を使用して、消去、書込み (SDR), および読出し (DDR) がチェックされます。Figure 6 に、メモリのコマンドの流れを示します。このフローは、暗号化 を使用した MMIO モードのデュアルクアッド SPI モードを使用して、16 バイトのデータをデバイスに書 込みます。書込まれている 16 バイトのデータはランダムデータです。読出しの場合、このフローは、 MMIO モードでのクアッド I/O 読出し (4QIOR ECh) および XIP モードでのオンザフライでの復号化による 読出し転送のモードをデバイスに設定します。Figure 6 のクアッドのすべてのコマンドは、デュアルク アッドモードです。



## デュアルクアッド SPI DDR モードの例




Figure 6 クアッドのコマンドを使用したソフトウェアフローチャートの例



#### デュアルクアッド SPI DDR モードの例

ソフトウェアのフローチャートの例を以下に説明します。

- (0) この例では、デュアルクアッド SPI モードを設定。
- (1) SMIF およびデュアルクアッドのデバイスの初期化。3.3 初期化参照。 ここから(4)までは、クアッドの4SEコマンドを使用した消去操作の一部です。
- (2) 4SE コマンドの WREN コマンドを送信。3.4 消去参照。
- (3) 4SE コマンドを送信して、アドレス指定されたセクタのすべてのビットを 1 に設定。Table 5 参照。
- (4) デバイスがレディまで待機。Figure 9 参照。
- ここから (12) までは、クアッドの 4QPP コマンドを使用したプログラム操作の一部です。
- (5) MMIO の暗号化設定を設定。Figure 13 参照。
- (6) 4OPP コマンドの WREN コマンドを送信。
- (7) 書込むため 4OPP コマンドを送信。 **Table 6** 参照。
- 例で使用される各クアッドデバイスのセクタのアドレス: 0x01240000
- サイズ: 16 バイト
- (8) FOR LOOP のオフセットアドレスを初期化。
- (9) オフセットアドレスで暗号化されたデータの量をチェック。
- クアッドのオフセットアドレス<16 の場合、(10) に進む。
- それ以外の場合は、(13) に進む。
- (10) SMIF\_TX\_DATA\_FIFO\_STATUS.USED4 ビットが5以上になるまで待機。
- (11) SMIF\_TX\_DATA\_FIFO\_WR4 を暗号化されたデータに設定。
- (12) オフセットアドレスに 4 を追加し、(9) に進む。
- (13) デバイスがレディまで待機。
- (14) XIP の設定と暗号化設定を設定。 **3.6 XIP モードでの読出し転送**参照。
- (15) 4QIOR コマンドを送信して、クアッド I/O ハイパフォーマンス読出しモードを設定。
- (16) SMIF\_CTL.XIP\_MODE を "1" に設定 (XIP モード)。
- (17) メモリはクアッド I/O ハイパフォーマンス読出しモードのままであり、命令を必要とせずに次のアド レスを入力できます (CS#を HIGH に上げてから LOW にアサートした後)。この後、ハードウェアは、 AHB-Lite または AXI 読出し転送のメモリ読出し転送を自動的に生成します。



### デュアルクアッド SPI DDR モードの例

## 3.3 初期化

この場合、SMIF とデバイスは、**Figure 6** の **(1)** に示すように初期化されます。**Figure 7** は、初期化のフローを示します。

フローチャートでは、SMIF が初期化され、デュアルクアッドのデバイスにリセットが送信されます。

デバイスのコンフィギュレーションレジスタは、**Figure 7** の **(5)** および **(6)** のように RDCR (コンフィギュレーションレジスタの読出し) コマンドによって確認されます。4 ビット幅のクアッド I/O がデバイスに設定されていない場合、クアッドビットは "1" に設定されます。

デバイス指定のないクアッドのコマンド (例えば (2)) は、デュアルクアッドモードです。 "SMIF\_TX\_CMD\_FIFO\_WR"の"Device select"ビットに複数のビット、例えば 0x3 (Table 2, Table 5) が設定される場合、コマンドはデュアルクアッドモードです。デバイス仕様 (例えば (5)) を持つクアッドのコマンドはクアッドモードです。"Device select"に 1 ビットのみが設定される場合、例えば 0x1 または 0x2 (Table 3, Table 4) コマンドはクアッドモードです。




Figure 7 初期化のソフトウェアフローチャート



### デュアルクアッド SPI DDR モードの例

初期化のソフトウェアフローを以下に説明します。

- (0) SMIF およびデュアルクアッドのデバイスの初期化を設定。
- (1) SMIF を初期化して、クアッドのコマンドを送信。**3.3.1 SMIF の初期化**参照。
- (2) WREN コマンドを送信して、WRR コマンドを後で実行できるようにする。Table 2 参照。
- (3) RESET コマンドを送信してメモリをリセットし新しいコマンドを待機。Table 2参照。
- (4) デバイスの準備が整うまで待ちます。Figure 9 参照。
- (5) RDCR (read configuration register) コマンドを送信してデバイス 0 のクアッドビットをチェック。**Table** 3 参照。
- (6) RDCR (read configuration register) コマンドを送信して、デバイス 1 のクアッドビットをチェック。
- (7) RDSR1 (read status register-1) コマンドを送信して、デバイス 0 の BP ビットをチェック。**Table 3** 参照。
- (8) RDSR1 (read status register-1) コマンドを送信して、デバイス1の BP ビットをチェック。
- (9) クアッドビットが 1 に設定されている場合、このビットはデバイスのデータ幅を 4 ビット クアッドモードに切り替え。

両方のクアッドビットが"1"ではない場合、(10)に進む。

両方のクアッドビットが"1"の場合、(14)に進む。

- (10) WREN コマンドを送信して、WRR コマンドを後で実行できるようにする。Table 2 参照。
- (11) WRR コマンドを送信して、デバイス 0 のクアッドビットと LC ビットを設定。Table 4 参照。
- (12) WRR コマンドを送信して、デバイス 1 のクアッドビットと LC ビットを設定。
- (13) デバイスがレディまで待機。
- (14) SMIF およびデュアルクアッドのデバイスの初期化が完了。

## 3.3.1 SMIF の初期化

SMIF は Figure 7 の (1) で示されるように初期化に設定されます。

デバイス 0 および 1 は、デュアルクアッド SPI モードを実装するために使用されます。registers TRM の SMIFO\_DEVICE の章では、デバイス 0 と 1 は SMIFO\_DEVICE 0 と SMIFO\_DEVICE として定義されます。 SMIFO\_DEVICE および SMIFO\_DEVICE にはそれぞれ SMIF\_DEVICE\_CTL レジスタがあります。このアプリケーションノートでは、レジスタは SMIF\_DEVICEO\_CTL および SMIF\_DEVICE1\_CTL として示されます。 SMIFO\_DEVICE と SMIFO\_DEVICE の両方が設定されている場合、レジスタは SMIF\_DEVICEx\_CTL のように表示されます。設定手順は以下のとおりです。

- 1. クロッキングシステムの設定[1]
- 2. ポート設定
- 3. SMIF ブロックを通信ブロックとして初期化
  - SMIF\_INTR\_MASK.TR\_TX\_REQ を "0" に設定 (無効: 初期割込みマスクを設定)
  - SMIF\_INTR\_MASK.TR\_RX\_REQ を "0" に設定 (無効: 初期割込みマスクを設定)
  - SMIF\_CTL.CLOCK\_IF\_TX\_SEL を "1" に設定 (DDR)
  - SMIF\_CTL.CLOCK\_IF\_RX\_SEL を "1" に設定 (DDR または SDR キャプチャ用の SMIF 出力反転クロック)
  - SMIF\_CTL.DELAY\_TAP\_ENABLED を "0" に設定 (レジスタ DELAY\_TAP\_SEL または INT\_CLOCK\_DELAY\_TAP\_SEL0/1 は未使用)
  - SMIF\_CTL.INT\_CLOCK\_DL\_ENABLED を "1" に設定 (有効。 遅延ラインタップの選択は、データ学習 パターンに基づいた HW によって変更)
  - SMIF\_CTL.XIP\_MODEを"0"に設定(MMIOモード)

 $<sup>^1</sup>$ 設定の詳細については、 $^{architecture\,TRM}$ の関連する章を参照してください。



### デュアルクアッド SPI DDR モードの例

- 4. SMIF デバイス 0/1 の設定
  - Set SMIF\_DEVICEO\_CTL.DATA\_SEL を "0" に設定 (spi\_data[0] = IO0, spi\_data[1] = IO1, ..., spi\_data[7] = IO7。
  - この値はシングル, デュアル, クアッド, デュアルクアッドおよびオクタル SPI モードで使用可能。 この値はデュアルクアッド SPI モードの最初のデバイスに使用する必要あり)
  - SMIF\_DEVICEO\_CTL.WR\_EN を "1" に設定 (このデバイスへの書込み転送許可)
  - SMIF\_DEVICE1\_CTL.DATA\_SEL を "2" に設定 (spi\_data[4] = IO0, spi\_data[5] = IO1, ..., spi\_data[7] = IO3。 この値はシングル, デュアル, クアッドおよびデュアルクアッド SPI モードのみで許可。デュアルク アッド SPI モードでは、この値を 2 番目のデバイスに使用する必要あり)
  - SMIF\_DEVICE1\_CTL.WR\_EN を "1" に設定 (このデバイスへの書込み転送許可)
- 5. SMIF の有効化
  - SMIF\_CTL.ENABLED を "1" に設定 (有効)
  - SMIF\_CTL の読出し (レジスタを読出しバッファをフラッシュ)

## 3.3.2 クアッドのリセット

RESET コマンドは **Figure 7** の (3) での、デュアルクアッドのデバイスをリセットするために送信されます。RESET コマンドを送信する前に、クアッドの WREN コマンドを送信する必要があります。WREN コマンド送信後、デバイスはステータスレジスタに書込みイネーブルラッチ (WEL) を設定して、書込み操作を有効にします。RESET および WREN は **Figure 8** に示すように、命令のみで構成されるスタンドアローンの命令コマンドです。WRR コマンドの詳細については、**S25FL256S** のデータシート を参照してください。




Figure 8 スタンドアローン命令コマンド

**Table 2** に、スタンドアローン命令コマンドの TX コマンド FIFO エントリを示します。デュアルクアッド SPI モードのため、spi\_select[0] および spi\_select[1] の両方が選択されます。

Table 2 スタンドアローン命令コマンドの SMIF\_TX\_CMD\_FIFO\_WR 設定

							_		_		
ビット	26:24	23	22	21	20	19	18	17:16	15:18 <sup>[2]</sup>	7:0	SMIF_TX_CMD
エントリ	コマンド	ā	デバイ	ス選护	7	最終 TX	SDR/ DDR			送信バイト	_FIFO_WR
1	0 (命令)		3			1	0	0	0	8 ビット 命令	0x038_00xx

RESET コマンドの場合、8 ビット命令を "0xF0" に設定します。WREN コマンドの場合、**Table 2** で指定されている 8 ビット命令を "0x01" に設定します。


 $<sup>^2</sup>$  "TX" コマンドの場合、DATA[15:8] は 2 番目に送信されるバイトを指定します。これは、DDR モードでのオクタルデータ転送、 つまり DATA[17:16] = "3" および DATA[18] = "1" の場合にのみ使用されます (指定の必要あり)。



#### デュアルクアッド SPI DDR モードの例

Figure 7 のステップ (4) では、デバイスの WIP ビットをチェックして RESET コマンドの完了を確認しま す。

Figure 9 は "デバイスがレディまで待機" のフローを示します。



デバイスがレディまで待機のソフトウェアフローチャート Figure 9

デバイスがレディまで待機するソフトウェアフローを以下に説明します。


- (0) "デバイスがレディまで待機" のフローチャート開始。
- (1) RDSR1 (Read Status Register-1) コマンドを送信して、デバイス 0 の WIP ビットをチェック。 Table 3 を 参照。
- (2) WIP ビットが 1 に設定されている場合、デバイスはビジー。
- WIP ビットが "0" ではない場合、(1) に進む。
- WIP ビットが "0" の場合、(3)に進む。
- (3) RDSR1 (Read Status Register-1) コマンドを送信して、デバイス1の WIP ビットをチェック。
- (4) WIP ビットが 1 に設定されている場合、デバイスはビジー。
- WIP ビットが "0" ではない場合、(3)に進む。
- WIP ビットが "0" の場合、(5) に進む。
- (5) "デバイスがレディまで待機"のフローチャート終了。



## デュアルクアッド SPI DDR モードの例

#### クアッドのレジスタ読出し 3.3.3


関数 "クアッドのレジスタ読出し" は Figure 7 と Figure 9 の両方で使用されます。この関数は、引数で設 定されたクアッドのレジスタ値を取得します。Figure 10 は、"クアッドのレジスタ読出し"のフローチャ ートです。



クアッドのレジスタ読出しのソフトウェアフローチャート Figure 10

- (0) クアッドのレジスタの読出し。2つの引数には、デバイスとコマンドを含む。
- (1) コマンド引数を設定されたデバイスに送信。
- (2) SMIF\_RX\_DATA\_MMIO\_FIFO\_STATUS.USED4 ビットが 1 以上になるまで待機。
- (3) 終了。FIFO から 1 バイトのみを読出す必要がある場合、SMIF\_RX\_DATA\_MMIO\_FIFO\_RD1 レジスタを チェック。

RDCR および RDSR1 コマンドは、Figure 11 に示すようにレジスタ読出しコマンドシーケンスです。



レジスタの読出しコマンドシーケンス Figure 11



### デュアルクアッド SPI DDR モードの例

**Table 3** に、レジスタ読出しコマンドシーケンスの TX コマンド FIFO エントリを説明します。このアプリケーションノートでは、クアッドフラッシュのレジスタを読出すために、spi\_select[0] および spi\_select[1] の SMIF\_TX\_CMD\_FIFO\_WR 設定が個別に設定されます。

- Table 3 レンスプか出しコマントンニケンスの SMIF IX CMD FIFU WK か	Table 3	レジスタ読出しコマンドシーケンスの SMIF_TX_CMD_FIFO_WR 設定
---	---------	--

		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,			•			
ビット	26:24	23 22 21 20	19	18	17:16	15:18 <sup>[3]</sup>	7:0	SMIF_TX_CMD
エントリ	コマンド	デバイス選択	最終 TX	SDR/ DDR	データ 転送幅		送信バイト	_FIFO_WR
デバイス(	0							
1	0 (命令)	1 (spi_select_out[0])	0	0	0	0	8 ビット 命令	0x010_00xx
2	2 (RX_COUNT)	1	1	0	0	(受付	x0000 言メモリ ユニット <sup>[4]</sup> )	0x218_0000
デバイス	1							
1	0 (命令)	2 (spi_select_out[1])	0	0	0	0	8 ビット 命令	0x020_00xx
2	2 (RX_COUNT)	2	1	0	0	(受付	x0000 言メモリ ユニット <sup>[4]</sup> )	0x228_0000

RDCR コマンドの場合、8 ビット命令を "0x35" に設定。RDSR1 コマンドの場合、8 ビット命令を "0x05" に設定。

\_

<sup>&</sup>lt;sup>3</sup> "TX" コマンドの場合、DATA[15:8] は 2 番目に送信されるバイトを指定します。これは、DDR モードでのオクタルデータ転送、 つまり DATA[17:16] = "3" および DATA[18] = "1" の場合にのみ使用されます (指定の必要あり)。

 $<sup>^4</sup>$  "RX\_COUNT"コマンドの場合、DATA [15:0]は受信したメモリデータユニットの数 (マイナス 1) を指定します。"0":1 ユニット、"1": 2 ユニット。SPI (DDR を使用する 8 進 SPI を除く) の場合、1 つのメモリデータユニットは 1 バイトであり、DDR を使用する 8 進 SPI の場合、1 つのメモリデータユニットは 2 バイトワードです。使用される RX データ FIFO エントリの数 (RX\_DATA\_FIFO\_STATUS 内) は、受信するメモリデータユニットの数\*8/データ幅 (1, 2, 4, 8) と同じです。使用される RX データ MMIO FIFO エントリの数 (RX\_DATA\_MMIO\_FIFO\_STATUS 内) は、バイト数と同じです。



### デュアルクアッド SPI DDR モードの例

## 3.3.4 クアッドのレジスタ設定

**Figure 7** のステップ **(10)** から **(13)** は、クアッドのレジスタを設定します。**Figure 7** の **(11)** および **(12)** に示すように、WRR コマンドを送信してデバイスのレジスタを設定します。WRR コマンドを送信する前に、RESET コマンドのようなクアッドの WREN コマンドを送信する必要があります。

**Table 4** に、WRR コマンドの TX コマンド FIFO エントリを説明します。このアプリケーションノートでは、spi\_select[0] および spi\_select[1] の SMIF\_TX\_CMD\_FIFO\_WR 設定は WRR コマンドに対して個別に設定されます。**Figure 9** は、デバイスの WIP ビットをチェックして、WRR コマンドの完了を確認します。

Table 4 書込みレジスタの SMIF\_TX\_CMD\_FIFO\_WR 設定 (WRR 01h)

i able 4	百込のレ.	ノヘブの3	MILE I	Y_CIM	D_FIF	O_WK		KK OTII)		
ビット	26:24	23 22	21	20	19	18	17:16	<b>15:18</b> [5]	7:0	SMIF_TX_CMD
エントリ	コマンド	デバイス選択			最終 TX	SDR/ DDR	データ 転送幅		送信バイト	_FIFO_WR
デバイス	0									
1	0 (命令)	1 (spi_select_out[0])			0	0	0	0	0x01	0x010_0001
2	0 (入力データ)	1			0	0	0	ステータスレジス タ 1 <sup>[6]</sup> で BP ビット = 0 設定		0x010_00xx
3	0 (入力データ)	1			1	0	0	コンフィグレーションレジスタ <sup>©</sup> で QUAD ビット = 1 LC ビット= 1 設定		0x018_00xx
デバイス	1									
1	0 (命令)	2 (spi_sel	2 (spi_select_out[1])			0	0	0	0x01	0x020_0001
2	0 (入力データ)	2			0	0	0	タ1[6]で	タスレジス © BP ビット 0 設定	0x020_00xx
3	0 (入力データ)		2		1	0	0	ョンレ QUAD	ィグレーシ ジスタ <sup>[6]</sup> で ビット = 1 ット= 1 設定	0x028_00xx

<sup>&</sup>lt;sup>5</sup> "TX" コマンドの場合、DATA[15:8] は 2 番目に送信されるバイトを指定します。これは、DDR モードでのオクタルデータ転送、 つまり DATA[17:16] = "3" および DATA[18] = "1" の場合にのみ使用されます (指定の必要あり) 。

<sup>&</sup>lt;sup>6</sup> Table 3 に示すように、事前に各クアッドのレジスタ値を取得してください。次に、レジスタ値に必要なビットを設定してください。



### デュアルクアッド SPI DDR モードの例

## 3.4 消去

**Figure 6** のステップ **(2)** から **(4)** は、クアッドの消去操作を示します。**Figure 6** の **(3)** に示すように、4SE コマンドを送信してデバイスのセクタを消去します。4SE コマンドを送信する前に、クアッドの WREN コマンドを送信する必要があります。

Table 5 に、4SE コマンドの TX コマンド FIFO エントリを説明します。

Table 5 セクタ消去の SMIF\_TX\_CMD\_FIFO\_WR 設定 (4SE DCh)

ビット	26:24	23	22	21	20	19	18	17:16	<b>15:18</b> [7]	7:0	SMIF_TX_CMD
エントリ	コマンド	41.7	デバイ	ス選技	R	最終 TX	SDR/ DDR			送信 バイト	_FIFO_WR
1	0 (命令)	3			0	0	0	0	0xDC	0x030_00DC	
2	0(アドレス)		3			0	0	0	0	0x01	0x030_0001
3	0(アドレス)		3	3		0	0	0	0	0x24	0x030_0024
4	0(アドレス)		3	3		0	0	0	0	0x00	0x030_0000
5	0(アドレス)		3			1	0	0	0	0x00	0x030_0000

Figure 8 は、デバイスの WIP ビットをチェックして、4SE コマンドの完了を確認します。

## 3.5 MMIO モードでの書込み転送

**Figure 6** のステップ **(5)** から **(13)** は、クアッドをプログラムします。MMIO モードはステップ **(5)** から **(13)** で使用されます。クアッドのコマンドを送信する前に、暗号化を設定する必要があります。

XIP モードでは、暗号化コンポーネントは書込みデータのオンザフライ暗号化と読出しデータのオンザフライ暗号化に対応します。オンザフライ暗号化の使用は、デバイスの SMIF\_DEVICEx\_CTL.CRYPTO\_EN によって決定されます。**Figure 12** に、完全な XIP モード機能を示します。




Figure 12 XIP モードでの暗号化

<sup>&</sup>lt;sup>7</sup> "TX"コマンドの場合、DATA[15:8]は 2 番目に送信されるバイトを指定します。これは、DDR モードでのオクタルデータ転送、 つまり、DATA[17:16]="3" および DATA[18]="1" の場合にのみ使用されます(指定する必要あり)。



#### デュアルクアッド SPI DDR モードの例

MMIO モードでは、MMIO レジスタインタフェースを介して暗号化コンポーネントにアクセスし、オフラインの暗号化と復号化に対応します。この例では、メモリで 4QPP コマンドを使用してプログラミングする前に、Figure 6 の (5) に示すように、MMIO モードでプログラムデータの暗号化が設定されます。

**Figure 13** に、MMIO モードでのプログラムデータの暗号化を示します。XIP モードの暗号化では、フローはハードウェアによって実現されます。




Figure 13 MMIO モードでのプログラムデータの暗号化ソフトウェアのフローチャートの例

ソフトウェアフローの例を以下に説明します。

- (0) この例では、MMIO モードでの暗号化を設定。
- (1) SMIF\_CRYPTO\_INPUT0~3 をプレーンテキスト PT[127:0] に設定 (プレーンテキスト PT[127:0] は AES-128 転送ブロック暗号への入力)。SMIF\_CRYPTO\_INPUT0[0:3], SMIF\_CRYPTO\_INPUT1[0:31],

SMIF\_CRYPTO\_INPUT2[0:31], SMIF\_CRYPTO\_INPUT3[0:31] は静的な値です。これは"ノンス"に対応することを意味します。SMIF\_CRYPTO\_INPUT0[4:31] は、読出し/書込みアドレスに従って動的に設定されます。これはカウンタに対応します。したがって、これはブロック暗号の CTR モードに似ています。暗号化コンテキストのノンスは、通常、暗号化操作に1度だけ使用される任意の番号です。

- (2) SMIF\_CRYPTO\_KEY0~3 を秘密鍵 KEY[127:0] に設定 (鍵 KEY[127:0] は AES-128 転送ブロック暗号鍵)。
- (3) SMIF CRYPTO INPUTOを以下の値に設定。

Value = ((0x6000\_0000 + 0x0124\_0000 x 2) & 0xFFFF\_FFF0) + (SMIF\_CRYPTO\_INPUTO & 0x0000\_000F) Cortex -M7 および Cortex -M0+のアドレスマップの SMIF 開始アドレス範囲: 0x6000\_0000 例で使用される各クアッドデバイスのセクタアドレス: 0x0124\_0000

- (4) SMIF\_CRYPTO\_CMD.START を "1" に設定 (SW はこのフィールドを '1' に設定して AES-128 転送ブロック暗号操作を開始します。ハードウェアはこのフィールドを '0' に設定して操作の完了を示します。)。
- (5) SMIF\_CRYPTO\_CMD.START ビットが "0" に設定されるまでチェック。
- (6) プログラムデータを以下に設定。

Program data = (Input data) XOR (SMIF\_CRYPTO\_OUTPUT0~3)

(7) この例では、MMIO モードでの暗号化の終了を設定。



### デュアルクアッド SPI DDR モードの例

Figure 6 の (7) のように、書込むために 4QPP コマンドがデバイスへ送信されます。送信する前に、クアッドの WREN コマンドを送信する必要があります。 Table 6 は、クアッドページプログラム (4QPP 34h) の TX コマンド FIFO エントリを説明します。 Figure 9 はデバイスの WIP ビットをチェックして、4QPP コマンドの完了を確認します。

Table 6 クアッドページプログラムの SMIF\_TX\_CMD\_FIFO\_WR 設定 (4QPP 34h)

ビット	26:24	23	22	21	20	19	18	17:16	15:18 [8]	7:0	SMIF_TX_CMD
エントリ	コマンド	7	·バイ	ス選択	₹	最終 TX	SDR/ DDR	データ 転送幅		送信 バイト	_FIFO_WR
1	0 (命令)		3			0	0	0	0	0x34	0x030_0034
2	0(アドレス)	3				0	0	0	0	0x01	0x030_0001
3	0(アドレス)		3		0	0	0	0	0x24	0x030_0024	
4	0(アドレス)	3		0	0	0	0	0x00	0x030_0000		
5	0(アドレス)	3		0	0	0	0	0x00	0x030_0000		
6	1 (TX_COUNT)		3			1	0	3	0x0 (送信) データユ	メモリ	0x030_0000

## 3.6 XIP モードでの読出し転送

XIP モードの SMIF は (ソフトウェアの介入無しで) TX FIFO および RX FIFO へのアクセスにより、メモリ転送を自動的に生成します。AHB-Lite または AXI 読出し/書込み転送のメモリ読出し/書込み転送を生成します。

これは、次の XIP ブロックで行われます。

- AHB-Lite または AXI インタフェースからの読出しまたは書込み転送要求を TX コマンド FIFO のコマンドに変換
- TX/RX データ FIFO との間でデータの送受信

この例では、クアッドフラッシュの機能であるクアッド I/O ハイパフォーマンス読出しモードが使用されます。**Figure 6** の **(14)** で示されるデュアルクアッド設定の場合、spi\_data[3:0] に接続されたデバイス 0 と spi\_data[7:4] に接続されたデバイス 1 で設定が異なり、デバイス 0 とデバイス 1 の両方が各レジスタを設定する必要があります。XIP モードによる設定を以下に説明します。

- 6. SMIF\_DEVICE0\_CTL.DATA\_SEL を "0" に設定 (spi\_data[0] = IO0, spi\_data[1] = IO1, ..., spi\_data[7] = IO7) SMIF\_DEVICE1\_CTL.DATA\_SEL を "2" に設定 (spi\_data[4] = IO0, spi\_data[5] = IO1, ..., spi\_data[7] = IO3)
- 7. SMIF\_DEVICEx\_CTL.WR\_EN を "1" に設定 (このデバイスへの書込み転送許可)
- 8. SMIF\_DEVICEx\_CTL.CRYPTO\_EN を "1" に設定 (読出し/書込みアクセスの暗号化が有効)
- 9. SMIF\_DEVICEx\_CTL.MERGE\_TIMEOUT を "0" に設定 SMIF\_DEVICEx\_CTL.MERGE\_EN を "1" に設定

<sup>&</sup>lt;sup>8</sup> "TX" コマンドの場合、DATA[15:8] は 2 番目に送信されるバイトを指定します。これは、DDR モードでのオクタルデータ転送、 つまり DATA[17:16] = "3" および DATA[18] = "1" の場合にのみ使用されます (指定の必要あり)。

<sup>&</sup>lt;sup>9</sup> "TX\_COUNT" コマンドの場合、DATA[15:0] は送信されるメモリデータユニットの数(マイナス 1) を指定します; "0": 1 ユニット、"1": 2 ユニット。SPI (DDR 付きオクタル SPI を除く)は、1 つのメモリデータユニットがバイトであり、DDR および HYPERBUS 付きオクタル SPI は 1 つのメモリデータユニットが 2 バイトワードです。使用される TX データ FIFO エントリの数 (TX\_DATA\_FIFO\_STATUS) = 送信されるメモリデータユニットの数。



### デュアルクアッド SPI DDR モードの例

- 10. SMIF\_DEVICEx\_CTL.TOTAL\_TIMEOUT を "1000" に設定 SMIF\_DEVICEx\_CTL.TOTAL\_TIMEOUT\_ENを"1"に設定
- 11. SMIF\_DEVICEx\_ADDR を "0x6000\_0000" に設定 (デバイス領域のベースアドレスを指定)
- 12. SMIF DEVICEX MASK を "0xFC00 0000" に設定 (デバイス領域のサイズを指定。32 M バイト 2 デバイス)
- 13. SMIF DEVICEX ADDR CTL.SIZE2を "3" に設定 (XIP デバイスアドレスのサイズをバイト単位で指定: "3": 4 バイトアドレス。ReadCmd: 4QOR, WriteCmd: 4QPP)
- 14. SMIF DEVICEX ADDR CTL.DIV2を"1"に設定('1':2で分割)
- 15. ここから 16 までは、XIP モードの読出しを設定。 SMIF\_DEVICEx\_RD\_CMD\_CTL.CODE を "0x00" に設定 (コマンドバイトコード。連続転送では設定不要) SMIF DEVICEX RD CMD CTL.DDR MODEを"0"に設定(転送速度のモード: "0": SDR モード)
  - SMIF\_DEVICEx\_RD\_CMD\_CTL.WIDTH を "0" に設定 (データ転送幅: "0": 1 ビット/サイクルの単一データ
  - SMIF\_DEVICEx\_RD\_CMD\_CTL.PRESENT2 を "0" に設定 (コマンドフィールドの存在: '0': 連続転送のため 存在しない)
- 16. SMIF\_DEVICEx\_RD\_ADDR\_CTL.DDR\_MODE を "0" に設定 (転送速度のモード: "0": SDR モード) SMIF\_DEVICEx\_RD\_ADDR\_CTL.WIDTH を "2" に設定 (データ転送幅: "2": 4 ビット/サイクルのクアッドデ ータ転送)
- 17. SMIF\_DEVICEX\_RD\_MODE\_CTL.CODE を "0xA5" に設定 (モードバイトコード) \$25FL256S のデータシー トのクアッド I/O 読出しセクションを参照。
  - SMIF\_DEVICEX\_RD\_MODE\_CTL.DDR\_MODE を "0" に設定 (転送速度のモード: "0": SDR モード) SMIF\_DEVICEx\_RD\_MODE\_CTL.WIDTH を "2" に設定 (データ転送幅:"2": 4 ビット/サイクルのクアッドデ ータ転送)
  - SMIF\_DEVICEx\_RD\_MODE\_CTL.PRESENT2 を "1" に設定 (コマンドフィールドの存在: '1': 存在 (1 バイト))
- 18. SMIF\_DEVICEx\_RD\_DUMMY\_CTL.SIZE5 を "3" に設定 (ダミーサイクルの数 (マイナス 1))。 S25FL256S の データシートのコンフィギュレーションレジスタ 1 (CR1) のセクション参照 SMIF\_DEVICEx\_RD\_DUMMY\_CTL.PRESENT2 を "1" に設定 (コマンドフィールドの存在: '1': 存在 (1 バイ **|-**|)
- 19. SMIF\_DEVICEx\_RD\_DATA\_CTL.DDR\_MODE を "0" に設定 (転送速度のモード: "0": SDR モード) SMIF\_DEVICEx\_RD\_DATA\_CTL.WIDTH を "3" に設定 (データ転送幅: "3": 8 ビット/サイクルのオクタルデ ータ転送)
- 20. SMIF\_DEVICEx\_RD\_CRC\_CTL.CODE を "0x0000" に設定 (読出しバス CRC 制御は未使用)
- 21. SMIF DEVICEX RD BOUND CTL.CODEを "0x0000"に設定 (読出しバウンダリ制御は HYPERBUS™に使用)
- 22. SMIF\_DEVICEx\_WR\_CRC\_CTL.CODE を "0x0000" に設定 (読出しバス CRC 制御は未使用)
- 23. SMIF\_DEVICEx\_CTL.ENABLED を "1" に設定 (デバイス有効化: '1': 有効)



#### デュアルクアッド SPI DDR モードの例

クアッド SPI の読出しコマンドの場合、追加のクアッド I/O 読出し命令を必要とせずにアドレスジャンプを実行できます。これは、Figure 2 に示すように、アドレスシーケンスの後のモードビットの設定によって制御されます。 Table 7 に、クアッド I/O 読出し (4QIOR ECh) のモード設定の TX コマンド FIFO エントリを説明します。 Figure 6 のクアッドフラッシュの機能であるクアッド I/O ハイパフォーマンス読出しモードの詳細については、S25FL256S のデータシートを参照してください。 MMIO モードでのモード設定と XIP モードでの読出しは、Figure 2 に示したものとは別に行われます。

Table 7 クアッド I/O 読出しの SMIF\_TX\_CMD\_FIFO\_WR 設定 (4QIOR ECh)

ビット	26:24	23 22 21 20	19	18	17:16	15:18 [10]	7:0	SMIF_TX_CMD
エントリ	コマンド	デバイス選択	最終 TX	SDR/ DDR			転送 バイト	_FIFO_WR
1	0 (命令)	3	0	0	0	0	0xEC	0x030_00EC
2	0(アドレス)	3	0	0	2	0	0x01	0x032_0001
3	0(アドレス)	3	0	0	2	0	0x24	0x032_0024
4	0(アドレス)	3	0	0	2	0	0x00	0x032_0000
5	0(アドレス)	3	0	0	2	0	0x00	0x032_0000
6	0(モード)	3	1	0	2	0	0xA5	0x032_00A5

## 3.7 データ学習パターン

データ学習パターン (DLP) の設定方法を以下に示します。DLP の詳細については、[4]を参照してください。

## 3.7.1 DLP の設定

DLP は初期状態で有効になっています。

# 3.7.2 DLP キャリブレーション

DLP キャリブレーションの設定方法について説明します。

DLP キャリブレーションハードウェアを備えたクアッド SPI デバイスは、ハードウェアによる DLP キャリブレーションを実行できます。

DLP キャリブレーションハードウェアを備えたクアッド SPI デバイスにのみ使用します。

Figure 14 に、DLP キャリブレーションを示します。

<sup>10 &</sup>quot;TX" コマンドの場合、DATA[15:8] は 2 番目に送信されたバイトを指定します。これは、DDR モードでのオクタルデータ転送、つまり DATA[17:16] = "3" および DATA[18] = "1" の場合にのみ使用されます (指定の必要あり)。

# infineon

### デュアルクアッド SPI DDR モードの例




Figure 14 DLP キャリブレーション

(1) SMIF 機能を無効化

SMIF\_CTL.ENABLED を"0" (SMIF は無効) に設定

(2) 内部反転クロックへ RxCLK を選択

SMIF\_CTL.CLOCK\_IF\_RX\_SEL = "5" (反転内部クロック) に設定

(3) SMIF を初期化

SMIF の初期化中に SMIF 割込みが無効になっていることを確認してください。

SMIF\_INTR\_MASK.TR\_TX\_REQ = "0" (デフォルト) に設定

SMIF\_INTR\_MASK.TR\_RX\_REQ = "0" (デフォルト) に設定



### デュアルクアッド SPI DDR モードの例

- (4) SMIF の初期化が終了し、SMIF 割込みの有効化を確認
- (5) マスタ DLP のサイズを確認
- (6) 比較するマスタ DLP を設定

DLP 幅は一定の8ビットです。

入力値は16ビット整数ですが、上位8ビットは無視されます。

SMIF\_DL\_CTL.DLP = dlp を設定 (例: dlp = 0xAA)

(7) マスタ DLP を読出し

SMIF\_DL\_CTL.DLP を読出し

(8) マスタ警告レベル[11]を確認

警告レベル (warnlevel) が 15 より大きい場合、SMIF BAD パラメーターが返されます。それ以外の場合は、SMIF Success が返されます。

SMIF\_DL\_CTL.DLP\_WARNING\_LEVEL を読出し

(9) DLP 警告レベルを設定

SMIF\_DL\_CTL. DLP\_WARNING\_LEVEL = warnlevel を設定, (例: warnlevel = "0x3" (推奨: "0x3"以上))。

(10) SMIF 機能を有効化

SMIF\_CTL.ENABLED を"1" (SMIF は有効) に設定

(11) 割込みフラグを確認

SMIF\_INTR.DL\_FAIL を読出し

値が"0"ならキャリブレーションは成功で、それ以外なら失敗です。

(12) DLP ステータス (初期値: すべて"0") を確認

SMIF\_DL\_STATUS0 を読出し

SMIF\_DL\_STATUS1 を読出し

ハードウェアによって書き換えられたことを確認してください。

<sup>&</sup>lt;sup>11</sup> DLP 警告については、TRAVEO™ T2G architecture technical reference manual の"Serial Memory Interface"セクションの "DL\_WARNING"の説明を参照してください。 **関連資料**を参照してください。



#### ハードウェアコンフィギュレーション

#### ハードウェアコンフィギュレーション 4

#### デュアルクアッドコンフィギュレーションでの S25FL256 デバイス 4.1 の使用

この使用例は、S25FL256S QUAD SPI フラッシュメモリを使用したデュアルクアッドメモリコンフィギュ レーションの設定例です。

Figure 15 に、デュアルクアッドメモリ接続を示します。




Figure 15 デュアルクアッドメモリ接続

データ ラインに直列抵抗を追加することを推奨します。

実際の値については、システム要件に応じて  $0\sim33$  オームの範囲で適切な値を使用してください。 そ れでもなお、お客様側でシグナルインテグリティ(SI)解析が必要です。




#### ハードウェアコンフィギュレーション

#### HYPERFLASH™ および HYPERRAM™ コンフィギュレーションの使用 4.2

この使用例は、HYPERFLASH™ および HYPERRAM™ メモリコンフィギュレーションの設定例です。

Figure 16 に HYPERFLASH™ (S26KL512S) と HYPERRAM™ (S27KL0641) を使用した接続例を示します。



HYPERFLASH™ および HYPERRAM™ メモリ接続 Figure 16

データ ラインに直列抵抗を追加することを推奨します。

実際の値については、SI分析に基づいて 0 ~ 33 オームの範囲で、システム要件に応じて適切な値を使用 してください。

メモリが選択されていないときに駆動されていない RWDS 入力信号 (RX キャプチャ クロックとして使用) を回避するには、RWDS 信号にプルダウンを使用する必要があります (0 はレイテンシ サイクル中および 最後のデータ読出し後、選択解除前の非アクティブな RWDS 状態であるため)。

この抵抗値は一例です。 実際の値については、システム要件に従って適切な値を使用してください。



# 用語集

#### 用語集 5

#### 用語集 Table 8

Table 6 Times	
用語	説明
AES	Advanced Encryption Standard (高度暗号化規格)
AHB	AMBA High-performance Bus (AMBA ハイパフォーマンスバス)
DDR	Dual Data Rate (デュアルデータレート)
DESELECT コマンド	TX コマンド FIFO の 5 つのコマンドタイプの 1 つ。このコマンドにより、メモリインタフェース送信ロジックが転送を終了し、メモリデバイスの選択を解除します。
DLP	Data Learning Pattern (データ学習パターン)
デュアルクアッド	2 つのデバイスがクアッド SPI メモリ。SPI 読出しおよび書込み転送中、各 デバイスは専用の信号接続を使用し、1 バイトのニブルを供給する。
DUMMY_COUNT コマンド	TX コマンド FIFO の 5 つのコマンドタイプの 1 つ。このコマンドは、ダミーサイクルの数を指定します。
HYPERBUS™	低信号数 DDR インタフェース
MMIO	Memory Mapped Input/Output (メモリマップド I/O)
RX_COUNT コマンド	TX コマンド FIFO の 5 つのコマンドタイプの 1 つ。このコマンドは、データを外部メモリから RX データ FIFO に受信するときに使用されます。
SDR	Single Data Rate (シングルデータレート)
SI	Signal Integrity (シグナルインテグリティ)
SMIF	Serial Memory Interface (シリアルメモリインタフェース)
SPI	Serial Peripheral Interface (シリアルペリフェラルインタフェース)
TXコマンド	TX コマンド FIFO の 5 つのコマンドタイプの 1 つ。このコマンドは、クアッド SPI のコマンドの命令, アドレス, モードなどのフェーズを指定します。
TX_COUNT コマンド	TX コマンド FIFO の 5 つのコマンドタイプの 1 つ。このコマンドは、データが TX データ FIFO から外部メモリに送信されるときに使用します。
XIP	eXecute-In-Place (コードの直接実行)



#### 関連資料

# 関連資料

以下は、TRAVEO™ T2G ファミリシリーズのデータシートとテクニカルリファレンスマニュアルです。こ れらのドキュメントを入手するには、テクニカルサポートに連絡してください。

- デバイスデータシート [1]
  - CYT4BF datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family
  - CYT4DN datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family (Doc No. 002-24601)
  - CYT3BB/4BB datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family
  - CYT3DL datasheet 32-bit Arm® Cortex®-M7 microcontroller TRAVEO™ T2G family (Doc No. 002-27763)
- Body controller high ファミリ [2]
  - TRAVEO™ T2G automotive body controller high family architecture technical reference manual (TRM)
  - TRAVEO™ T2G automotive body controller high registers technical reference manual (TRM) for
  - TRAVEO™ T2G automotive body controller high registers technical reference manual (TRM) for CYT3BB/4BB
- [3] Cluster 2D ファミリ
  - TRAVEO™ T2G automotive cluster 2D family architecture technical reference manual (TRM) (Doc No. 002-25800)
  - TRAVEO™ T2G automotive cluster 2D registers technical reference manual (TRM) for CYT4DN (Doc No. 002-25923)
  - TRAVEO™ T2G automotive cluster 2D registers technical reference manual (TRM) for CYT3DL (Doc No. 002-29584)
- [4] S25FL128S/S25FL256S, 128 Mb (16 MB)/256 Mb (32 MB) 3.0V SPI flash memory



# 改訂履歴

# 改訂履歴

版数	発行日	変更内容
**	2019-11-28	英語版 002-24454 Rev. ** の日本語版です。
*A	2020-05-27	英語版 002-24454 Rev. *A の日本語版です。
*B	2022-01-25	英語版 002-24454 Rev. *C の日本語版です。
*C	2022-08-05	英語版 002-24454 Rev. *D の日本語版です。
*D	2023-04-03	英語版 002-24454 Rev. *E の日本語版です。

#### Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

Edition 2023-04-03
Published by
Infineon Technologies AG
81726 Munich, Germany

© 2023 Infineon Technologies AG. All Rights Reserved.

Do you have a question about this document?

Go to www.infineon.com/support

Document reference 002-29072 Rev. \*D

#### 重要事項

本手引書に記載された本製品の使用に関する手引きとして提供されるものであり、いかなる場合も、本製品における特定の機能性能や品質について保証するものではありません。本製品の使用の前に、当該手引書の受領者は実際の他用環境の下であらゆる本製品の機能及びその他本手引書に記された一切の技術的情報についてクロジーズはここに当該手引書内で記される情報につき、第三者の知的所有権の不侵害の保証を含むがこれに限らず、あらゆる種類の一切の保証および責任を否定いたします。

本文書に含まれるデータは、技術的訓練を受けた従業員のみを対象としています。本製品の対象用途への適合性、およびこれら用途に関連して本文書に記載された製品情報の完全性についての評価は、お客様の技術部門の責任にて実施してください。

#### 警告事項