

### **About this document**

### **Scope and purpose**

AN220208 は TRAVEO™ T2G ファミリ CYT2B シリーズの MCU におけるクロックソースと PLL/FLL の設定方法を説明し、PLL/FLL の設定例, ILO の校正方法, 補足情報も提供します。

### 関連製品ファミリ

TRAVEO™ T2G ファミリ CYT2B シリーズ

### **Intended audience**

本書は、TRAVEO™ T2G ボディエントリ ファミリのクロック設定を使用するユーザーを対象とします。

### **Table of contents**

Abou	ıt this document	1
Table	e of contents	1
1	はじめに	3
2	TRAVEO™ T2G ファミリ MCU のクロックシステム	4
2.1	クロックシステムの概要	4
2.2	クロックリソース	
2.3	クロックシステムの機能	4
2.4	基本的なクロックシステム設定	
3	クロックリソースの設定	9
3.1	ECO の設定	9
3.1.1	ユースケース	
3.1.2	コンフィグレーション	10
3.1.3	サンプルコード	11
3.2	WCO の設定	16
3.2.1	操作概要	16
3.2.2	コンフィグレーション	
3.2.3	サンプルコード	18
3.3	IMO の設定	19
3.4	ILO0/ILO1 の設定	19
4	FLL と PLL の設定	20
4.1	FLL の設定	20
4.1.1	操作概要	20
4.1.2	ユースケース	21
4.1.3	コンフィグレーション	21
4.1.4	サンプルコード	22
4.2	PLL の設定	26



### **Table of contents**

4.2.1	操作概要	26
4.2.2	ユースケース	26
4.2.3	コンフィグレーション	26
4.2.4	サンプルコード	
5	内部クロックの設定	31
5.1	CLK_PATH0, CLK_PATH1, CLK_PATH2 および CLK_PATH3 の設定	
5.2	CLK_HF の設定	
5.3	CLK_LF の設定	33
5.4	CLK_FAST の設定	34
5.5	CLK_PERI の設定	34
5.6	CLK_SLOW の設定	34
5.7	CLK_GR の設定	34
5.8	PCLK の設定	34
5.8.1	PCLK の設定例	35
5.8.1.	1 ユースケース	35
5.8.2	コンフィグレーション	36
5.8.3	サンプルコード (TCPWM タイマの例)	37
5.9	ECO プリスケーラの設定	39
5.9.1	操作概要	39
5.9.2	ユースケース	
5.9.3	コンフィグレーション	
5.9.4	サンプルコード	40
6	補足情報	
6.1	周辺機能へのクロック入力	
6.2	クロック調整カウンタ機能のユースケース	
6.2.1	クロック調整カウンタの使い方	44
6.2.1.		
6.2.1.		
6.2.1.		
6.2.1.		
6.2.2	クロック調整カウンタ機能を使用した ILO0 の校正	
6.2.2.		
6.2.2.		
6.2.2.	3 クロック調整カウンタ設定を使用した ILO0 校正の初期設定のサンプルコード	50
7	用語集	52
8	関連ドキュメント	53
9	その他の参考資料	54
╸ ₽∕₽≣⊤∦		55



はじめに

### はじめに 1

ボディコントロールユニットなどの車載システム向けの TRAVEO™ T2G ファミリ MCU は高度な 40 nm プ ロセスで製造され、FPU 付き Arm® Cortex®-M4 プロセッサをベースにした 32 ビットの車載向けマイクロ コントローラです。これら製品は安全なコンピュータ プラットフォームを可能にし、インフィニオンの 低消費電力フラッシュメモリと複数の高性能アナログおよびデジタル機能を組み込んでいます。

TRAVEO™ T2G クロックシステムは内部クロックソースと外部クロックソースの両方をサポートし、PLL と FLL を用いた高速クロックもサポートします。また TRAVEO™ T2G クロックシステムは、内部クロック と外部クロックで低速クロックもサポートします。クロックソースは外部発振器も使用でき、TRAVEO™ T2G は主に RTC で使用するクロック入力もサポートします。

TRAVEO™ T2G はクロック動作を監視する機能と各クロックのクロック差を測定する機能もサポートしま す。

このアプリケーションノートで使用されている機能と用語を理解するためには architecture technical **reference manual (TRM)** の Clocking System の章を参照してください。

このドキュメントでは TRAVEO™ T2G ファミリ MCU は、ボディエントリまたは CYT2B シリーズのことを 指します。



TRAVEO™ T2G ファミリ MCU のクロックシステム

### TRAVEO™ T2G ファミリ MCU のクロックシステム 2

#### クロックシステムの概要 2.1

この CYT2B シリーズの MCU のクロックシステムは 2 つのブロックに分割できます。1 つのブロックは外 部クロックや内部クロックのクロックリソースを選択し、FLL と PLL を使用してクロックを逓倍しま す。もう1つのブロックはクロックを CPU コアおよび周辺機能に分配および分割します。ただし、クロ ックリソースから周辺回路に直接接続する RTC のようないくつかの例外はあります。

Figure 1 にクロックシステムの構造の概要を示します。




Figure 1 クロックシステム構造の概要

#### 2.2 クロックリソース

内部クロックソースと外部クロックソースの 2 種類のクロックリソースがこの MCU シリーズのクロッ クシステムに入力されます。内部クロックソースと外部クロックソースにはそれぞれ 3 種類のクロック ソースがあります。

- 内部クロックソース
  - IMO: Internal main oscillator (内部主発振器)。IMO は内蔵クロックであり、その周波数は 8 MHz (標 準) です。初期設定で IMO は有効です。
  - ILO0: Internal low-speed oscillator 0 (内部低速発振器 0) 。ILO0 は内蔵クロックであり、その周波数 は 32.768 kHz (標準) です。初期設定で ILOO は有効です。
  - ILO1: Internal low-speed oscillator 1 (内部低速発振器 1)。ILO1 は ILO0 と同様の機能を持っています が、ILO1は ILO0のクロック監視に利用できます。初期設定で ILO1は無効です。
- 外部クロックソース
  - ECO: External crystal oscillator (外部水晶発振器)。ECO は外部発振子を使用します。入力周波数範囲 は 3.988 MHz から 33.34 MHz です。初期設定で ECO は無効です。
  - WCO: Watch crystal oscillator (時計水晶発振器)。 WCO は主に RTC で使用されます。 32.768 kHz を使 用します。初期設定で WCO は無効です。
  - EXT\_CLK: 外部クロック。EXT\_CLK は 0.25 MHz から 80 MHz の範囲のクロックであり、そのクロッ クを専用 I/O ピンの信号から供給できます。このクロックは PLL か FLL のソースクロックとして使 用することや、高周波クロックとしても直接使用できます。初期設定で EXT\_CLK は無効です。

IMO や PLL などの機能や周波数のような数値の詳細については、TRAVEO™ T2G architecture TRM および データシートを参照してください。


### クロックシステムの機能 2.3

クロックシステムの機能について説明します。



### TRAVEO™ T2G ファミリ MCU のクロックシステム

Figure 2 に、Figure 1 に記載されている Clock selection and multiplier ブロックの詳細を示します。この ブロックはクロックリソースから CLK HF0, CLK HF1 および CLK HF2 を生成します。 CLK HF0, CLK HF1 および CLK\_HF2 は CYT2B シリーズの MCU を動作するための基本クロックです。また、このブロックは クロックリソースを選択し、高速クロックを生成するために FLL と PLL を選択できます。



ブロックダイヤグラム Figure 2

Active domain はアクティブパワーモード中のみで動作する領域です。 Active domain

DeepSleep domain はアクティブモードと DeepSleep モード中のみ動作する領域で DeepSleep domain

す。

Hibernate domain Hibernate domain はすべてのパワーモードで動作する領域です。

ECO prescaler ECO\_Prescaler は ECO を分周し、LFCLK クロックで使用できるクロックを作成します。分

周機能には10ビット整数分周と8ビット分数分周があります。

DSI\_MUX には ILO0, ILO1 および WCO からクロックを選択する機能があります。 DSI\_MUX



### TRAVEO™ T2G ファミリ MCU のクロックシステム

PATH\_MUX PATH\_MUX には IMO, ECO, EXT\_CLK および DSI\_MUX の出力からクロックを選択する機能が

あります。

CLK\_PATH CLK\_PATH0, CLK\_PATH1, CLK\_PATH2 および CLK\_PATH3 は CLK\_HF0, CLK\_HF1 および

CLK\_HF2 の入力ソースとして使用されます。

CLK\_HF CLK\_HF0, CLK\_HF1 および CLK\_HF2 は高周波クロックです。

FLL FLL は高速なクロックを生成できる周波数ロックループです。

PLL PLL は高速なクロックを生成できる Phase ロックループです。

BYPASS\_MUX BYPASS\_MUX には CLK\_PATH の出力となるクロックを選択する機能があります。

BYPASS\_MUX は FLL/PLL の出力を選択するか、それらをバイパスすることができます。

ROOT\_MUX ROOT\_MUX には CLK\_HFx のクロックソースに対する機能があります。選択できるクロッ

クは CLK\_PATH0, CLK\_PATH1, CLK\_PATH2 および CLK\_PATH3 です。

Predivider Predivider は選択された CLK\_PATH を分周するために利用できます。1, 2, 4 および 8 分周

が選択できます。

REF\_MUX REF\_MUX は CLK\_REF\_HF のクロックソースを選択します。

CLK\_REF\_HF CLK\_REF\_HF は CLK\_HF の CSV を監視します。

LFCLK\_SEL LFCLK\_SEL は CLK\_LF のクロックソース、または ECO の分周クロックを選択します。

CLK\_LF CLK\_LF は MCWDT のソースクロックです。

CLK\_SEL CLK\_SEL は RTC に入力するクロックを選択します。

CLK\_BAK CLK\_BAK は主に RTC で使用されます。

CSV CSV は clock supervision であり、クロック動作を監視します。監視できるクロックは

CLK\_HF, CLK\_REF\_HF, ILOO および CLK\_LF です。

**Figure 3** に CLK\_HF0 の分配先を示し、**Figure 1** 中の Clock Distribution, Division ブロックの詳細を示します。

CLK\_HF0 は CPU サブシステム (CPUSS) および周辺クロック分周器のルートクロックです。図中の機能については architecture TRM を参照してください。



### TRAVEO™ T2G ファミリ MCU のクロックシステム




Figure 3 CLK HF0 のブロックダイヤグラム

CLK\_FAST CLK\_FAST は CM4 と CPUSS Fast infrastructure の入力クロックです。

CLK\_PERI CLK\_RERI は CLK\_SLOW, CLK\_GR および周辺クロック分周器のクロックソースです。

CLK\_SLOW CLK\_SLOW は CM0+と CPUSS Slow infrastructure の入力クロックです。

CLK\_GR CLK\_GR は周辺機能への入力クロックです。CLK\_GR は Clock gater でグループ分けされま

す。CLK\_GR は 6 つのグループを持っています。

Divider Divider は各クロックを分周し、1 から 256 分周まで設定できます。

**Figure 4** に CLK\_HF1 の分配先を示し、**Figure 1** 中の「Clock Distribution, Division」ブロックの詳細を示します。

CLK\_HF1 は割込みとトリガを生成するイベントジェネレータの入力ソースです。割込みとトリガは内部 CPU と GPIO を含む周辺信号に接続します。イベントジェネレータは CLK\_GR3 だけでなく CLK\_HF1 も使用します。**Figure 4** に CLK\_HF1 のクロックの分配先を示します。

イベントジェネレータの詳細は architecture TRM を参照してください。




Figure 4 CLK\_HF1 のブロックダイヤグラム




### TRAVEO™ T2G ファミリ MCU のクロックシステム

Figure 5 は、Figure 3 中の周辺クロック分周器の詳細を示します。

通信機能であるシリアルコミュニケーションブロック (SCB)、波形出力および入力信号測定に使用する Timer, counter, and PWM (TCPWM) のようなこの CYT2B シリーズの MCU の周辺機能には動作クロックが必 要となります。これら周辺機能は周辺クロック分周器によりクロック動作します。

この CYT2B シリーズの MCU には、PCLK を生成するための多くの周辺クロック分周器があります。8 ビ ット分周器が 32 個, 16 ビット分周器が 16 個, 24.5 ビット分周器 (24 個の整数ビット, 5 個の分数ビット) が8個あります。これらの分周器の各出力はどの周辺機能にも接続できます。

CLK\_PERI のクロック分配を Figure 5 に示します。Figure 5 に記載の機能については architecture TRM を 参照してください。



周辺クロック分周器のブロックダイヤグラム Figure 5

8ビットのクロック分周器 Clock divider8.0

Clock divider16.0 16 ビットのクロック分周器

Clock divider24.5 24.5 ビットのクロック分周器

Clock enable multiplexing Clock enable multiplexing はクロック分周器から出力される信号を有効にし

ます。

Clock generator はクロック分周器を元にして CLK\_PERI を分周します。 Clock generator

#### 基本的なクロックシステム設定 2.4

ここでは、サンプルドライバライブラリ (SDL) を使用して、ユースケースに基づいてクロックシステム を設定する方法について説明します。 このアプリケーションノートのプログラムコードは SDL の一部で す。SDL については、その他の参考資料を参照してください。

SDL は、設定部とドライバ部があります。 設定部は、主に目的の操作のためのパラメータ値を設定しま す。

ドライバ部は、設定部のパラメータ値に基づいて各レジスタを設定します。

目的とするシステムに応じて、設定部の設定ができます。



クロックリソースの設定

#### クロックリソースの設定 3

クロックリソースの設定方法について説明します。

#### ECO の設定 3.1

ECO は初期設定では無効です。ECO は利用に応じて有効にする必要があります。また、ECO を使用する ためにはトリミングが必要です。このデバイスは、水晶振動子とセラミック発振子に応じて発振器を制 御するトリミングパラメータを設定できます。パラメータの決定方法は、水晶振動子とセラミック発振 子で異なります。詳細については、Setting ECO parameters in TRAVEO™ T2G user guide を参照してくだ さい。




Figure 6 ECO の有効化

\* ソフトウェアで計算されたトリミングデータを選択するか、ECO ユーザガイドに従って計算された データを使用します。

#### ユースケース 3.1.1

- 使用する発振器: 水晶振動子
- 基本周波数: 16 MHz
- 最大ドライブレベル: 300.0 uW
- 等価直列抵抗: 150.0 ohm



### クロックリソースの設定

• シャント容量: 0.530 pF • 並列負荷容量: 8.000 pF

• 水晶振動子ベンダーの負性抵抗の推奨値: 1500 ohm

• 自動ゲイン制御: OFF

これらの値は、水晶振動子ベンダーに確認した上で決めてください。 Note:

#### コンフィグレーション 3.1.2

ECO の設定における SDL の構成部のパラメータを Table 1 に、関数を Table 2 に示します。

#### ECO 設定パラメータ一覧 Table 1

パラメータ	説明	値
CLK_ECO_CONFIG2.WDTRIM	ウォッチドッグトリム	7ul
	TRAVEO™ T2G ユーザガイドの「Setting ECO	
	parameters」から計算	
CLK_ECO_CONFIG2.ATRIM	振幅トリム	0ul
	TRAVEO™ T2G ユーザガイドの「Setting ECO	
	parameters」から計算	
CLK_ECO_CONFIG2.FTRIM	3 次高調波発振のフィルタトリム	3ul
	TRAVEO™ T2G ユーザガイドの「Setting ECO	
	parameters」から計算	
CLK_ECO_CONFIG2.RTRIM	フィードバック抵抗トリム	3ul
	TRAVEO™ T2G ユーザガイドの「Setting ECO	
	parameters」から計算	
CLK_ECO_CONFIG2.GTRIM	ゲイントリムの起動時間	0ul
	TRAVEO™ T2G ユーザガイドの「Setting ECO	
	parameters」から計算	
CLK_ECO_CONFIG.AGC_EN	自動ゲイン制御(AGC)無効	0ul [OFF]
	TRAVEO™ T2G ユーザガイドの「Setting ECO	
	parameters」から計算	
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
PLL_PATH_NO	PLL 番号	1ul
CLK_FREQ_ECO	ソースクロック周波数	16000000ul
SUM_LOAD_SHUNT_CAP_IN_PF	ロードシャント容量の合計 (pF)	17ul
ESR_IN_OHM	等価直列抵抗 (ESR) (ohm)	250ul
MAX_DRIVE_LEVEL_IN_UW	最大ドライブレベル (uW)	100ul
MIN_NEG_RESISTANCE	最小負性抵抗	5 * ESR_IN_OHM

#### ECO 設定関数一覧 Table 2

関数	説明	値
Cy_WDT_Disable()	ウォッチドッグタイマ無効	-
Cy_SysClk_FllDisableSequence(Wait Cycle)	FLL 無効	Wait cycle = 100ul



### クロックリソースの設定

関数	説明	値
Cy_SysClk_PllDisable(PLL Number)	PLL 無効	PLL number = PLL_PATH_NO
AllClockConfiguration()	クロック設定	-
Cy_SysClk_EcoEnable(Timeout value)	ECO の有効化とタイムアウト値の設定	Timeout value = WAIT_FOR_STABILIZATION
Cy_SysLib_DelayUs(Wait Time)	指定されたマイクロ秒数に よる遅延	Wait time = 1u (1us)

#### サンプルコード 3.1.3

サンプルコードを Code Listing 1 に示します。


以下の説明は、SDL のドライバ部分のレジスタ表記の理解に役立ちます。

- SRSS->unCLK\_ECO\_CONFIG.stcField.u1ECO\_EN は、registers TRM に記載されている SRSS\_CLK\_ECO\_CONFIG.ECO\_EN です。他のレジスタも同じように記述されます。
- パフォーマンス改善策
- レジスタ設定のパフォーマンスを向上させるために、SDL は完全な 32 ビットデータをレジスタに書 き込みます。各ビットフィールドは、ビット書き込み可能なバッファで事前に生成され、最終的な 32 ビットデータとしてレジスタに書き込まれます。

```
tempTrimEcoCtlReg.u32Register
                                     = SRSS->unCLK_ECO_CONFIG2.u32Register;
tempTrimEcoCtlReg.stcField.u3WDTRIM = wdtrim;
tempTrimEcoCtlReg.stcField.u4ATRIM
                                     = atrim;
tempTrimEcoCtlReg.stcField.u2FTRIM
                                     = ftrim;
tempTrimEcoCtlReg.stcField.u2RTRIM
                                     = rtrim;
tempTrimEcoCtlReg.stcField.u3GTRIM
                                     = qtrim;
SRSS->unCLK_ECO_CONFIG2.u32Register = tempTrimEcoCtlReg.u32Register;
```

レジスタの共用体と構造体の詳細については、hdr/rev\_x/ip の下の cyip\_srss\_v2.h を参照してください。

#### Code Listing 1 ECO の基本設定





### クロックリソースの設定

```
Enable interrupt *,
 _enable_irq();
  Set Clock Configuring registers */
                                              トリムと ECO の設定。Code Listing 2 参照。
AllClockConfiguration();
 * Please check clock output using oscilloscope after CPU reached here. */
for(;;);
```

#### **Code Listing 2** AllClockConfiguration() 関数

```
static void AllClockConfiguration(void)
   /**** ECO setting *****/
       cy_en_sysclk_status_t ecoStatus;
       ecoStatus = Cy_SysClk_EcoConfigureWithMinRneg(
                                                           (1)-1. ソフトウェア計算によるトリム設定。
                         CLK_FREQ_ECO,
                                                            Code Listing 4 参照。
                         SUM LOAD SHUNT CAP IN PF,
                         ESR IN OHM,
                         MAX_DRIVE_LEVEL_IN_UW,
                         MIN_NEG_RESISTANCE
       CY_ASSERT(ecoStatus == CY_SYSCLK_SUCCESS);
      SRSS->unCLK_ECO_CONFIG2.stcField.u3WDTRIM = 7ul;
      SRSS->unCLK_ECO_CONFIG2.stcField.u4ATRIM = Oul;
       SRSS->unCLK_ECO_CONFIG2.stcField.u2FTRIM
                                              = 3ul;
                                                               (1)-2. ECO ユーザガイドによるトリム設定
       SRSS->unCLK_ECO_CONFIG2.stcField.u2RTRIM
                                              = 3ul;
       SRSS->unCLK ECO CONFIG2.stcField.u3GTRIM
                                              = 0ul;
       SRSS->unCLK_ECO_CONFIG.stcField.ulAGC EN
       ecoStatus = Cy_SysClk_EcoEnable(WAIT_FOR_STABILIZATION);
                                                                            ECO 有効。Code Listing 3
      CY_ASSERT(ecoStatus == CY_SYSCLK_SUCCESS);
                                                                            参照。
  return;
```

- (1)-1 または(1)-2 のいずれかを使用できます。
- (1)-1 または(1)-2 の使用しないプログラムコード表記をコメントアウトもしくは削除します。

#### **Code Listing 3** Cy\_SysClk\_EcoEnable() 関数

```
cy_en_sysclk_status_t Cy_SysClk_EcoEnable(uint32_t timeoutus)
   cy en sysclk status t rtnval;
   /* invalid state error if ECO is already enabled */
                                                                      (2) ECO_OK が既に有効か確認。
   if (SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_EN != 0ul) /* 1 = enabled */ 4
   {
      return CY_SYSCLK_INVALID_STATE;
                                               (3) ECO_EN ビットに"1"を書き込み。ECO が利用可能
   }
   /* first set ECO enable */
   SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_EN = 1ul; /* 1 = enable *
                                                                (4) ECO OK と TIMEOUT の状態を確認
    * now do the timeout wait for ECO_STATUS, bit ECO_OK */
   for (;
       (SRSS->unCLK_ECO_STATUS.stcField.u1ECO_OK == 0ul) &&(timeoutus != 0ul);
                                                                                (5) TIMEOUT 値を減算
       timeoutus--)
      Cy_SysLib_DelayUs(1u); -
                                 1 us 待機。
                                                                          (6) TIMEOUT によりループ
   rtnval = ((timeoutus == 0ul) ? CY_SYSCLK_TIMEOUT : CY_SYSCLK_SUCCESS);
                                                                          が終了したかどうか確認
```



### クロックリソースの設定

#### **Code Listing 4** Cy\_SysClk\_EcoConfigureWithMinRneg() 関数

```
cy_en_sysclk_status_t Cy_SysClk_EcoConfigureWithMinRneg(uint32_t freq, uint32_t cSum, uint32_t esr, uint32_t
driveLevel, uint32_t minRneg)
                                                                                      ソフトウェアによる
      Check if ECO is disabled */
    if(SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_EN == 1ul)
                                                                                       トリム計算
       return(CY SYSCLK INVALID STATE);
   }
    /* calculate intermediate values */
   float32_t freqMHz
                        = (float32_t)freq / 1000000.0f;
    float32_t maxAmplitude = (1000.0f * ((float32_t)sqrt((float64_t)((float32_t)driveLevel / (2.0f *
(float32_t)esr))))) /
                           (M PI * fregMHz * (float32 t)cSum);
                          = (157.91367042f /*4 * M_PI * M_PI * 4*/ * minRneg * freqMHz * freqMHz * (float32_t)cSum *
   float32_t gm_min
(float32_t)cSum) /
                           1000000000.0f;
    /* Get trim values according to caluculated values */
   uint32_t atrim, agcen, wdtrim, gtrim, rtrim, ftrim;
          = Cy_SysClk_SelectEcoAtrim(maxAmplitude);
                                                                    Atrim 値を取得。Code Listing 5 参照。
    if(atrim == CY_SYSCLK_INVALID_TRIM_VALUE)
       return(CY SYSCLK BAD PARAM);
   }
                                                                AGC を有効に設定。Code Listing 6 参照。
    agcen = Cy_SysClk_SelectEcoAGCEN(maxAmplitude);
    if(agcen == CY_SYSCLK_INVALID_TRIM_VALUE)
       return(CY SYSCLK_BAD_PARAM);
   }
                                                                 Wdtrim 値を取得。Code Listing 7 参照。
    wdtrim = Cy_SysClk_SelectEcoWDtrim(maxAmplitude);
    if(wdtrim == CY_SYSCLK_INVALID_TRIM_VALUE)
    {
       return(CY SYSCLK BAD PARAM);
                                                                   Gtrim 値を取得。Code Listing 8参照。
   gtrim = Cy_SysClk_SelectEcoGtrim(gm_min);
    if(gtrim == CY_SYSCLK_INVALID_TRIM_VALUE)
       return(CY_SYSCLK_BAD_PARAM);
                                                                   Rtrim 値を取得。Code Listing 9 参照。
   rtrim = Cy_SysClk_SelectEcoRtrim(freqMHz);
   if(rtrim == CY_SYSCLK_INVALID_TRIM_VALUE)
    {
       return(CY_SYSCLK_BAD_PARAM);
                                                                  Ftrim 値を取得。Code Listing 10 参照。
   ftrim = Cy_SysClk_SelectEcoFtrim(atrim);
      update all fields of trim control register with one write, without
      changing the ITRIM field:
   un_CLK_ECO_CONFIG2_t tempTrimEcoCtlReg;
    tempTrimEcoCtlReg.u32Register
                                       = SRSS->unCLK_ECO_CONFIG2.u32Register;
    tempTrimEcoCtlReg.stcField.u3WDTRIM = wdtrim;
                                                                                      トリム値を設定
    tempTrimEcoCtlReg.stcField.u4ATRIM
                                      = atrim;
    tempTrimEcoCtlReg.stcField.u2FTRIM
   tempTrimEcoCtlReg.stcField.u2RTRIM
    tempTrimEcoCtlReg.stcField.u3GTRIM
                                       = gtrim;
   SRSS->unCLK_ECO_CONFIG2.u32Register = tempTrimEcoCtlReg.u32Register;
   SRSS->unCLK ECO CONFIG.stcField.u1AGC EN = agcen;
    return(CY_SYSCLK_SUCCESS);
```

#### Code Listing 5 Code 1. Cy\_SysClk\_SelectEcoAtrim() 関数

```
STATIC_INLINE uint32_t Cy_SysClk_SelectEcoAtrim(float32_t maxAmplitude)
  if((0.50f <= maxAmplitude) && (maxAmplitude < 0.55f))</pre>
                                                                             Atrim 値を取得。
      return(0x04ul);
 else if(maxAmplitude < 0.60f)
      return(0x05ul);
```



### クロックリソースの設定

```
else if(maxAmplitude < 0.65f)
    return(0x06ul);
else if(maxAmplitude < 0.70f)
    return(0x07ul);
else if(maxAmplitude < 0.75f)
    return(0x08ul);
else if(maxAmplitude < 0.80f)
    return(0x09ul);
else if(maxAmplitude < 0.85f)
   return(0x0Aul);
else if(maxAmplitude < 0.90f)
   return(0x0Bul);
else if(maxAmplitude < 0.95f)
   return(0x0Cul);
else if(maxAmplitude < 1.00f)
   return(0x0Dul);
else if(maxAmplitude < 1.05f)
    return(0x0Eul);
else if(maxAmplitude < 1.10f)
   return(0x0Ful);
else if(1.1f <= maxAmplitude)
   return(0x00ul);
    // invalid input
    return(CY_SYSCLK_INVALID_TRIM_VALUE);
```

# Code Listing 6 Code 2. Cy\_SysClk\_SelectEcoAGCEN() 関数

```
__STATIC_INLINE uint32_t Cy_SysClk_SelectEcoAGCEN(float32_t maxAmplitude)
{
    if((0.50f <= maxAmplitude) && (maxAmplitude < 1.10f))
        {
            return(0x01ul);
        }
        else if(1.10f <= maxAmplitude)
        {
            return(0x00ul);
        }
        else
        {
            return(0x00ul);
        }
        else
        {
            return(CY_SYSCLK_INVALID_TRIM_VALUE);
        }
}
```



### クロックリソースの設定

#### Code 3. Cy\_SysClk\_SelectEcoWDtrim() 関数 **Code Listing 7**

```
_STATIC_INLINE uint32_t Cy_SysClk_SelectEcoWDtrim(float32_t amplitude)
   if( (0.50f <= amplitude) && (amplitude < 0.60f))
                                                                                 Wdtrim 値を取得。
      return(0x02ul);
   else if(amplitude < 0.7f)
      return(0x03ul);
   else if(amplitude < 0.8f)
      return(0x04ul);
  else if(amplitude < 0.9f)
      return(0x05ul);
  else if(amplitude < 1.0f)
      return(0x06ul);
   else if(amplitude < 1.1f)
      return(0x07ul);
  else if(1.1f <= amplitude)
      return(0x07ul);
   else
       // invalid input
      return(CY_SYSCLK_INVALID_TRIM_VALUE);
```

#### **Code Listing 8** Code 4. Cy\_SysClk\_SelectEcoGtrim() 関数

```
_STATIC_INLINE uint32_t Cy_SysClk_SelectEcoGtrim(float32_t gm_min)
  if( (0.0f <= gm_min) && (gm_min < 2.2f))
                                                                          Gtrim 値を取得。
      return(0x00ul+1ul);
  else if(gm_min < 4.4f)
      return(0x01ul+1ul);
  else if(gm_min < 6.6f)
      return(0x02ul+1ul);
  else if(gm_min < 8.8f)
     return(0x03ul+1ul);
  else if(gm_min < 11.0f)
      return(0x04ul+1ul);
  else if(gm_min < 13.2f)
      return(0x05ul+1ul);
  else if(gm_min < 15.4f)
     return(0x06ul+1ul);
  else if(gm_min < 17.6f)
      // invalid input
      return(CY_SYSCLK_INVALID_TRIM_VALUE);
      // invalid input
      return(CY_SYSCLK_INVALID_TRIM_VALUE);
```



### クロックリソースの設定

#### Code 5. Cy\_SysClk\_SelectEcoRtrim() 関数 **Code Listing 9**

```
_STATIC_INLINE uint32_t Cy_SysClk_SelectEcoRtrim(float32_t freqMHz)
  if(freqMHz > 28.6f)
                                                                             Rtrim 値を取得。
      return(0x00ul);
  else if(freqMHz > 23.33f)
      return(0x01ul);
  else if(freqMHz > 16.5f)
      return(0x02ul);
  else if(freqMHz > 0.0f)
      return(0x03ul);
 else
 {
      // invalid input
      return(CY_SYSCLK_INVALID_TRIM_VALUE);
 }
```

#### **Code Listing 10** Code 6. Cy\_SysClk\_SelectEcoFtrim() 関数

```
_STATIC_INLINE uint32_t Cy_SysClk_SelectEcoFtrim(uint32_t atrim)
                                                                          Ftrim 値を取得。
 return(0x03ul);
```

#### WCO の設定 3.2

#### 操作概要 3.2.1

WCO は初期設定では無効です。そのため WCO を有効にしない限り使用できません。Figure 7 は WCO を 有効にするためのレジスタの設定方法を示します。

WCO を無効にするためには、BACKUP\_CTL レジスタの WCO\_EN ビットに'0'を書き込んでください。



### クロックリソースの設定




Figure 7 WCO の有効化

# 3.2.2 コンフィグレーション

WCO の設定における SDL の構成部のパラメータを Table 3 に、関数を Table 4 に示します。

Table 3 WCO 設定パラメータ一覧

パラメータ	説明	値
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
PLL_PATH_NO	PLL PATH 番号	1ul

Table 4 WCO 設定関数一覧

関数	説明	値
Cy_WDT_Disable()	ウォッチドッグタイマ無効	-
Cy_SysClk_FllDisableSequence(Wait Cycle)	FLL 無効	Wait cycle = 100ul
Cy_SysClk_PllDisable(PLL Number)	PLL 無効	PLL number = PLL_PATH_NO
AllClockConfiguration()	クロック設定	-
Cy_SysClk_WcoEnable(Timeout value)	WCO の有効化とタイムアウト値の設定	Timeout value = WAIT_FOR_STABILIZATION
Cy_SysLib_DelayUs(Wait Time)	指定されたマイクロ秒数に よる遅延	Wait time = 1u (1us)



### クロックリソースの設定

#### サンプルコード 3.2.3

サンプルコードを Code Listing 11 から Code Listing 13 に示します。

#### WCO の基本設定 Code Listing 11

```
Wait time definition **/
                                                TIMEOUT 変数の宣言
#define WAIT_FOR_STABILIZATION (10000ul)
#define PLL_PATH_NO
int main(void)
                                                PLL 番号の宣言
     disable watchdog timer */
                                                    ウォッチドッグタイマ無効。
   Cy_WDT_Disable();
    * Disable Fll */
   Cy_SysClk_FllDisableSequence(100ul);
                                                     FLL 無効
                                                                       PLL 無効
   CY_ASSERT(Cy_SysClk_PllDisable(PLL_PATH_NO) == CY_SYSCLK_SUCCESS);
   /* Enable interrupt */
    enable irq();
    /* Set Clock Configuring registers */
                                                             WCO の設定。Code Listing 12 参照。
   AllClockConfiguration();
    /* Please check clock output using oscilloscope after CPU reached here. */
   for(;;);
```

#### **Code Listing 12** AllClockConfiguration() 関数

```
static void AllClockConfiguration(void)
    /**** WCO setting *****/
       cy en sysclk status t wcoStatus;
                                                                     」WCO が有効。Code Listing 13 参照。
       wcoStatus = Cy_SysClk_WcoEnable(WAIT_FOR_STABILIZATION*10ul);
       CY_ASSERT(wcoStatus == CY_SYSCLK_SUCCESS);
  return;
```

#### Code Listing 13 Cy\_Sysclk\_WcoEnable() 関数

```
STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_WcoEnable(uint32_t timeoutus)
 cy_en_sysclk_status_t rtnval = CY_SYSCLK_TIMEOUT; (1) WCO_EN ビットに"1"を書込み、
                                                 WCO を利用可能にする
 BACKUP->unCTL.stcField.u1WCO_EN = 1ul;
 /* now do the timeout wait for STATUS, bit WCO_OK */
for (; (Cy_SysClk_WcoOkay() == false) && (timeoutus != 0ul); timeoutus--)
                                                                              (2) WCO_OK と TIMEOUT
                                                                              の状態を確認
                              J 1 us 待機。
     Cy_SysLib_DelayUs(1u); 🚤
 if (timeoutus != 0ul)
                                                                      (3) TIMEOUT 値を減算する
                                  (4) TIMEOUT によりループが
     rtnval = CY_SYSCLK_SUCCESS;
                                  終了したかどうか確認
 return (rtnval);
```



### クロックリソースの設定

#### IMO の設定 3.3

IMO は初期設定で有効になっているため、すべての機能は適切に動作します。Deep Sleep, Hibernate お よび XRES 中では IMO は自動的に無効になります。したがって IMO を設定する必要はありません。

#### ILO0/ILO1 の設定 3.4

ILO0 は初期設定で有効です。

注意として、ILOO はウォッチドッグタイマ (WDT) の動作クロックとして使用されます。したがって、 ILOO を無効にする場合は WDT を無効にする必要があります。ILOO を無効にするためには WDT\_CTL レジ スタの WDT\_LOCK ビットに'01b'を書き込み、それから CLK\_ILOO\_CONFIG レジスタの ENABLE ビットに'0' を書き込みます。ILO1 は初期設定で無効です。ILO1 を有効にするためには、CLK\_ILO1\_CONFIG レジスタ の ENABLE ビットに'1'を書き込んでください。



### FLL と PLL の設定

# 4 FLL と PLL の設定

クロックシステムの FLL と PLL の設定方法について示します。

### 4.1 FLL の設定

# 4.1.1 操作概要

FLL を使用するためには FLL を設定する必要があります。 FLL は電流制御オシレータ (CCO) を搭載しており、この CCO の出力周波数は CCO のトリミングを調整することによって制御されます。 **Figure 8** に FLL を設定する手順を示します。




Figure 8 FLL 設定の手順

FLL および FLL 設定レジスタの詳細については architecture TRM と registers TRM を参照してください。



### FLL と PLL の設定

#### ユースケース 4.1.2

• 入力クロック周波数: 16 MHz (ECO) • 出力クロック周波数: 100 MHz

#### コンフィグレーション 4.1.3

FLL の設定における SDL の構成部のパラメータを Table 5 に、関数を Table 6 に示します。

#### Table 5 FLL 設定パラメータ一覧

パラメータ	説明	値
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
FLL_PATH_NO	FLL 番号	0ul
FLL_TARGET_FREQ	FLL ターゲット周波数	100000000ul (100 MHz)
CLK_FREQ_ECO	ソースクロック周波数	16000000ul (16 MHz)
PATH_SOURCE_CLOCK_FREQ	FLL 入力周波数	CLK_FREQ_ECO
CY_SYSCLK_FLLPLL_OUTPUT_ AUTO	FLL 出力モード CY_SYSCLK_FLLPLL_OUTPUT_AUTO: ロックインジケータを自動使用。 CY_SYSCLK_FLLPLL_OUTPUT_LOCKED_OR_NOTHING: AUTO と同様にロック解除でクロックがゲートオフされることを除外。 CY_SYSCLK_FLLPLL_OUTPUT_INPUT: FLL リファレンス入力を選択 (バイパスモード)。 CY_SYSCLK_FLLPLL_OUTPUT_OUTPUT: FLL 出力を選択。ロックインジケータを無視。 詳細については、registers TRM の SRSS_CLK_FLL_CONFIG3 を参照	Oul

#### FLL 設定関数一覧 Table 6

関数	説明	値
AllClockConfiguration()	クロック設定	-
Cy_SysClk_FllConfigureStandard (inputFreq, outputFreq, outputMode)	inputFreq: 入力周波数 outputFreq:出力周波数 outputMode: FLL 出力モー ド	<pre>inputFreq = PATH_SOURCE_CLOCK_FREQ, outputFreq = FLL_TARGET_FREQ, outputMode = CY_SYSCLK_FLLPLL_OUTPUT_AUTO</pre>
<pre>Cy_SysClk_FllEnable(Timeout value)</pre>	FLL の有効化とタイムアウ ト値の設定	Timeout value = WAIT_FOR_STABILIZATION
Cy_SysLib_DelayUs(Wait Time)	指定されたマイクロ秒数 による遅延	Wait time = 1u (1us)



### FLL と PLL の設定

#### サンプルコード 4.1.4

サンプルコードを Code Listing 14 から Code Listing 18 に示します。

#### Code Listing 14 FLL の基本設定

```
** Wait time definition **/
                                                            TIMEOUT 変数の宣言
#define WAIT_FOR_STABILIZATION (10000ul)
#define FLL_TARGET_FREQ (10000000ul)
                                                             FLL ターゲット周波数の宣言。
#define CLK_FREQ_ECO
                      (16000000ul)
#define PATH_SOURCE_CLOCK_FREQ CLK_FREQ_ECO
#define FLL_PATH_NO
                      (0ul)
                                                            FLL 入力周波数の宣言。
                                       FLL 番号の宣言
int main(void)
   /* Enable interrupt */
   __enable_irq();
                                                            FLL の設定。Code Listing 15 参照。
     Set Clock Configuring registers */
   AllClockConfiguration();
    * Please check clock output using oscilloscope after CPU reached here. */
   for(;;);
```

#### **Code Listing 15** AllClockConfiguration() 関数

```
static void AllClockConfiguration(void)
     **** FLL(PATH0) source setting *****/
                                                                       FLL の設定。Code Listing 16 参照。
        fllStatus = Cy_SysClk_FllConfigureStandard(PATH_SOURCE_CLOCK_FREQ, FLL_TARGET_FREQ,
CY_SYSCLK_FLLPLL_OUTPUT_AUTO);
       CY_ASSERT(fllStatus == CY_SYSCLK_SUCCESS);
                                                                        FLL が有効。Code Listing 18 参照。
       fllStatus = Cy_SysClk_FllEnable(WAIT_FOR_STABILIZATION); -
       CY_ASSERT((fllStatus == CY_SYSCLK_SUCCESS) || (fllStatus == CY_SYSCLK_TIMEOUT));
  return;
```



### FLL と PLL の設定

#### Code Listing 16 Cy\_SysClk\_FllConfigureStandard() 関数

```
cy_en_sysclk_status_t Cy_SysClk_FllConfigureStandard(uint32_t inputFreq, uint32_t outputFreq,
cy_en_fll_pll_output_mode_t outputMode)
                                                                                     (1) FLL が既に有効か確認
       check for errors */
    if (SRSS->unCLK_FLL_CONFIG.stcField.u1FLL_ENABLE != 0ul) /* 1 = enabled
        return(CY SYSCLK INVALID STATE);
    else if ((outputFreq < CY_SYSCLK_MIN_FLL_OUTPUT_FREQ) || (CY_SYSCLK_MAX_FLL_OUTPUT_FREQ < outputFreq)) /* invalid
output frequency
    {
                                                                        FLL の出力範囲を確認。
        return(CY_SYSCLK_INVALID_STATE);
    else if (((float32_t)outputFreq / (float32_t)inputFreq) < 2.2f) /* check output/input frequency ratio */
        return(CY SYSCLK INVALID STATE);
    }
                                                             FLL の出力比率を確認。
    /* no error */
      If output mode is bypass (input routed directly to output), then done.
       The output frequency equals the input frequency regardless of the
       frequency parameters. */
    if (outputMode == CY_SYSCLK_FLLPLL_OUTPUT_INPUT)
         * bypass mode */
        /* update CLK_FLL_CONFIG3 register with divide by 2 parameter */
                                                                                      FLL パラメータの計算
        SRSS->unCLK_FLL_CONFIG3.stcField.u2BYPASS_SEL = (uint32_t)outputMode;
        return(CY_SYSCLK_SUCCESS);
   cy_stc_fll_manual_config_t config = { Oul };
    config.outputMode = outputMode;
    /* 1. Output division is not required for standard accuracy. */
   config.enableOutputDiv = false;
    ^{\prime\prime} 2. Compute the target CCO frequency from the target output frequency and output division. ^{*\prime}
    uint32_t ccoFreq;
    ccoFreq = outputFreq * ((uint32_t)(config.enableOutputDiv) + 1ul);
    ^{\prime \star} 3. Compute the CCO range value from the CCO frequency ^{\star \prime}
    if(ccoFreq >= CY_SYSCLK_FLL_CCO_BOUNDARY4_FREQ)
        config.ccoRange = CY_SYSCLK_FLL_CCO_RANGE4;
    else if(ccoFreg >= CY SYSCLK FLL CCO BOUNDARY3 FREO)
        config.ccoRange = CY_SYSCLK_FLL_CCO_RANGE3;
    else if(ccoFreq >= CY_SYSCLK_FLL_CCO_BOUNDARY2_FREQ)
        config.ccoRange = CY SYSCLK FLL CCO RANGE2;
    else if(ccoFreq >= CY_SYSCLK_FLL_CCO_BOUNDARY1_FREQ)
    {
        config.ccoRange = CY_SYSCLK_FLL_CCO_RANGE1;
    else
    {
        config.ccoRange = CY_SYSCLK_FLL_CCO_RANGEO;
    /* 4. Compute the FLL reference divider value. */
   config.refDiv = CY_SYSCLK_DIV_ROUNDUP(inputFreq * 250ul, outputFreq);
    /* 5. Compute the FLL multiplier value.
          Formula is fllMult = (ccoFreq * refDiv) / fref */
    /* 6. Compute the lock tolerance.
         Recommendation: ROUNDUP((refDiv / fref ) * ccoFreq * 3 * CCO_Trim_Step) + 2 */
    config.updateTolerance = CY_SYSCLK_DIV_ROUNDUP(config.fllMult, 100ul /* Reciprocal number of Ratio */ );
    config.lockTolerance = config.updateTolerance + 20ul /*Threshould*/;
    // TODO: Need to check the recommend formula to calculate the value.
    /* 7. Compute the CCO igain and pgain. */
    /* intermediate parameters */
    float32_t kcco = trimSteps_RefArray[config.ccoRange] * fMargin_MHz_RefArray[config.ccoRange];
    float32_t ki_p = (0.85f * (float32_t)inputFreq) / (kcco * (float32_t)(config.refDiv)) / 1000.0f;
  /* find the largest IGAIN value that is less than or equal to ki_p */
for(config.igain = CY_SYSCLK_N_ELMTS(fll_gains_RefArray) - lul;config.igain > 0ul; config.igain--)
        if(fll gains RefArray[config.igain] < ki p)
```



### FLL と PLL の設定

```
/* then find the largest PGAIN value that is less than or equal to ki_p - gains[igain] */
for(config.pgain = CY_SYSCLK_N_ELMTS(fll_gains_RefArray) - lul; config.pgain > 0ul; config.pgain--)
    if(fll_gains_RefArray[config.pgain] < (ki_p - fll_gains_RefArray[config.igain]))</pre>
       break;
/* 8. Compute the CCO_FREQ bits will be set by HW */
config.ccoHwUpdateDisable = Oul;
 * 9. Compute the settling count, using a 1-usec settling time. *,
config.settlingCount = (uint16_t)((float32_t)inputFreq / 1000000.0f);
/* configure FLL based on calculated values */
                                                         FLL のレジスタを設定。Code Listing 17 参照。
cy_en_sysclk_status_t returnStatus;
returnStatus = Cy_SysClk_FllManualConfigure(&config);
return (returnStatus);
```

#### **Code Listing 17** Cy\_SysClk\_FllManualConfigure() 関数

```
cy_en_sysclk_status_t Cy_SysClk_FllManualConfigure(const cy_stc_fll_manual_config_t *config)
   cy_en_sysclk_status_t returnStatus = CY_SYSCLK_SUCCESS;
                                                                            (1) FLL が既に有効かどうか確認
    /* check for errors */
   if (SRSS->unCLK_FLL_CONFIG.stcField.u1FLL_ENABLE != 0ul) /* 1 = enabled
   {
       returnStatus = CY_SYSCLK_INVALID_STATE;
   else
        return status is OK */
                                                                            (2) FLL の設定
    /* no error */
   if (returnStatus == CY_SYSCLK_SUCCESS) /* no errors */
         * update CLK_FLL_CONFIG register with 2 parameters; FLL_ENABLE is already 0
       un_CLK_FLL_CONFIG_t tempConfg;
                                                                                        CLK_FLL_CONFIG レジ
       tempConfg.u32Register
                                          = SRSS->unCLK_FLL_CONFIG.u32Register;
                                                                                        スタの設定
       tempConfg.stcField.u18FLL_MULT
                                          = config->fllMult;
       tempConfg.stcField.u1FLL_OUTPUT_DIV = (uint32_t)(config->enableOutputDiv);
       SRSS->unCLK_FLL_CONFIG.u32Register = tempConfg.u32Register;
        /* update CLK_FLL_CONFIG2 register with 2 parameters */
       un_CLK_FLL_CONFIG2_t tempConfg2;
                                                                                        CLK_FLL_CONFIG2 レジ
       tempConfg2.u32Register
                                           = SRSS->unCLK_FLL_CONFIG2.u32Register;
       tempConfg2.stcField.u13FLL_REF_DIV = config->refDiv;
                                                                                        スタの設定
       tempConfg2.stcField.u8LOCK TOL
                                          = config->lockTolerance;
       tempConfg2.stcField.u8UPDATE_TOL
                                          = config->updateTolerance;
       SRSS->unCLK_FLL_CONFIG2.u32Register = tempConfg2.u32Register;
       /* update CLK_FLL_CONFIG3 register with 4 parameters */
       un_CLK_FLL_CONFIG3_t tempConfg3;
                                                                                        CLK_FLL_CONFIG3 レジ
       tempConfg3.u32Register
                                            = SRSS->unCLK_FLL_CONFIG3.u32Register;
       tempConfg3.stcField.u4FLL_LF_IGAIN
                                            = config->igain;
                                                                                        スタの設定
       tempConfg3.stcField.u4FLL_LF_PGAIN
                                            = config->pgain;
       tempConfg3.stcField.u13SETTLING_COUNT = config->settlingCount;
       tempConfg3.stcField.u2BYPASS_SEL
                                            = (uint32_t)(config->outputMode);
       SRSS->unCLK_FLL_CONFIG3.u32Register
                                            = tempConfg3.u32Register;
                                                                                        CLK_FLL_CONFIG4 レジ
        /* update CLK_FLL_CONFIG4 register with 1 parameter; preserve other bits */
                                                                                        スタの設定
       un_CLK_FLL_CONFIG4_t tempConfg4;
       {\tt tempConfg4.u32Register}
                                              = SRSS->unCLK_FLL_CONFIG4.u32Register;
       {\tt tempConfg4.stcField.u3CCO\_RANGE}
                                              = (uint32_t)(config->ccoRange);
       tempConfg4.stcField.u9CCO FREO
                                               = (uint32 t)(config->cco Freg);
       tempConfg4.stcField.ulCCO_HW_UPDATE_DIS = (uint32_t)(config->ccoHwUpdateDisable)
       SRSS->unCLK_FLL_CONFIG4.u32Register
                                              = tempConfg4.u32Register;
   } /* if no error */
   return (returnStatus);
```



### FLL と PLL の設定

### Code Listing 18 Cy\_SysClk\_FllEnable() 関数

```
cy_en_sysclk_status_t Cy_SysClk_FllEnable(uint32_t timeoutus)
                                                                      (3) CCO を有効にする。
    * first set the CCO enable bit */
   SRSS->unCLK_FLL_CONFIG4.stcField.u1CCO_ENABLE = 1ul;
   /* Wait until CCO is ready */
                                                                    (4) CCO が利用可能になるまで待機。
   while(SRSS->unCLK_FLL_STATUS.stcField.ulCCO_READY == 0ul)
       if(timeoutus == 0ul)
                                                            (5) タイムアウトの確認。
           /* If cco ready doesn't occur, FLL is stopped.
          Cy_SysClk_FllDisable();
                                                           タイムアウトが発生した場合は FLL が無効。
          return(CY SYSCLK TIMEOUT);
       Cy_SysLib_DelayUs(1u);
                                      1 us 待機。
       timeoutus--;
    * Set the FLL bypass mode to 2 */
   SRSS->unCLK_FLL_CONFIG3.stcField.u2BYPASS_SEL = (uint32_t)CY_SYSCLK_FLLPLL_OUTPUT_INPUT;
   /* Set the FLL enable bit, if CCO is ready */
                                                                                (6) FLL を有効にする
   SRSS->unCLK_FLL_CONFIG.stcField.u1FLL_ENABLE = 1ul;
     now do the timeout wait for FLL STATUS, bit LOCKED */
                                                                   (7) FLL がロックされるまで待機。
   while(SRSS->unCLK_FLL_STATUS.stcField.u1LOCKED == 0ul)
       if(timeoutus == 0ul)
                                                               (8) タイムアウトの確認。
           /* If lock doesn't occur, FLL is stopped. */
          Cy_SysClk_FllDisable(); =
return(CY_SYSCLK_TIMEOUT);
                                                           タイムアウトが発生した場合は FLL が無効。
       Cy_SysLib_DelayUs(1u); -
                                         1 us 待機。
       timeoutus--;
   }
   /* Lock occurred; we need to clear the unlock occurred bit.
      Do so by writing a 1 to it.
   SRSS->unCLK_FLL_STATUS.stcField.u1UNLOCK_OCCURRED = 1ul;
    * Set the FLL bypass mode to 3
   SRSS->unclK_FLL_CONFIG3.stcField.u2BYPASS_SEL = (uint32_t)CY_SYSCLK_FLLPLL_OUTPUT_OUTPUT;
   return(CY_SYSCLK_SUCCESS);
```



### FLL と PLL の設定

# 4.2 PLL の設定

# 4.2.1 操作概要

PLL を使用するためには、PLL を設定する必要があります。**Figure 9** に PLL を設定する手順を示します。PLL の詳細については、**architecture TRM** と **registers TRM** を参照してください。




Figure 9 PLL 設定の手順

# 4.2.2 ユースケース

- 入力クロック周波数: 16 MHz (ECO)
- 出力クロック周波数: 160 MHz
- LF モード: 200 MHz ~ 400 MHz (PLL 出力 320 MHz)

### 4.2.3 コンフィグレーション

PLL の設定における SDL の構成部のパラメータを Table 7 に、関数を Table 8 に示します。

Table 7 PLL 設定パラメータ一覧

パラメータ	説明	値
PLL_TARGET_FREQ	PLL ターゲット周波数	160000000ul (160 MHz)
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
PLL_PATH_NO	PLL 番号	1u
CLK_FREQ_ECO	ECO クロック周波数	16000000ul (16 MHz)



# FLL と PLL の設定

パラメータ	説明	値
PATH_SOURCE_CLOCK_FREQ	PLL 入力周波数	CLK_FREQ_ECO
CY_SYSCLK_FLLPLL_OUTPUT_	FLL 出力モード	Oul
AUTO	CY_SYSCLK_FLLPLL_OUTPUT_AUTO:	
	ロックインジケータを自動使用。	
	CY_SYSCLK_FLLPLL_OUTPUT_LOCKED_OR_N	
	OTHING:	
	AUTO と同様にロック解除でクロックがゲ   ートオフされることを除外。	
	CY_SYSCLK_FLLPLL_OUTPUT_INPUT:	
	FLL リファレンス入力を選択 (バイパスモー   i	
	F).	
	CY_SYSCLK_FLLPLL_OUTPUT_OUTPUT: FLL 出力を選択。ロックインジケータを無	
	一視。	
	詳細については、registers TRM の	
	SRSS_CLK_FLL_CONFIG3 を参照	
pllConfig.inputFreq	入力 PLL 周波数	PATH_SOURCE_CLOCK_FREQ
pllConfig.outputFreq	出力 PLL 周波数	PLL_TARGET_FREQ
pllConfig.lfMode	PLL LF モード	0u (VCO 周波数 320MHz)
	0: VCO 周波数 [200MHz, 400MHz]	
	1: VCO 周波数 [170MHz, 200MHz]	
pllConfig.outputMode	出力モード	CY_SYSCLK_FLLPLL_OUTPUT_
	0: CY_SYSCLK_FLLPLL_OUTPUT_AUTO	AUTO
	1:	
	CY_SYSCLK_FLLPLL_OUTPUT_LOCKED_OR_N	
	OTHING	
	2: CY_SYSCLK_FLLPLL_OUTPUT_INPUT	
	3: CY_SYSCLK_FLLPLL_OUTPUT_OUTPUT	

#### PLL 設定関数一覧 Table 8

関数	説明	値
AllClockConfiguration()	クロック設定	-
Cy_SysClk_PllConfigure(PLL	PLL 番号と PLL の設定	PLL number = PLL_PATH_NO,
Number,PLL Configure)		PLL configure = pllConfig
Cy_SysClk_PllEnable(PLL Number, Timeout value)	PLL 番号と PLL モニタの設定	PLL Number = PLL_PATH_NO,
		Timeout value = WAIT_FOR_STABILIZATION
Cy_SysLib_DelayUs(Wait Time)	指定されたマイクロ秒数によ る遅延	Wait time = 1u (1us)
Cy_SysClk_PllManualConfigure(PL	PLL の有効化と PLL 値の設定	PLL number = PLL_PATH_NO,
L Number, PLL Configure)		PLL manual configure = manualConfig



### FLL と PLL の設定

# 4.2.4 サンプルコード

サンプルコードを Code Listing 19 から Code Listing 23 に示します。

### Code Listing 19 PLL の基本設定

```
TIMEOUT 変数の宣言
   Wait time definition **/
#define WAIT_FOR_STABILIZATION (10000ul)
                                         ECO 周波数。
                                                                    PLL 入力周波数。
                             (16000000011)
#define CLK FREO ECO
#define PATH_SOURCE_CLOCK_FREQ_CLK_FREQ_ECO
                                                                    PLL ターゲット周波数。
#define PLL_TARGET_FREQ
                             (160000000ul)
#define PLL_PATH_NO
                             (1u)
                                                                    PLL 番号の宣言
/*** Parameters for Clock Configuration ***/
cy_stc_pll_config_t pllConfig =
                                                                    PLL の設定。
    .inputFreq = PATH_SOURCE_CLOCK_FREQ,
    .outputFreq = PLL_TARGET_FREQ,
                                             // target PLL output
    1 fMode
              = 011.
                                             // VCO frequency is [200MHz, 400MHz]
    .outputMode = CY_SYSCLK_FLLPLL_OUTPUT_AUTO,
};
int main(void)
{
    /* Enable interrupt */
    enable irq();
                                                              PLL の設定。Code Listing 20 参
    /* Set Clock Configuring registers */
   AllClockConfiguration();
    /* Please check clock output using oscilloscope after CPU reached here. */
   for(;;);
```

### Code Listing 20 AllClockConfiguration() 関数

### Code Listing 21 Cy\_SysClk\_PllConfigure() 関数

```
cy_en_sysclk_status_t Cy_SysClk_PllConfigure(uint32_t clkPath, const cy_stc_pll_config_t *config)
   cy_en_sysclk_status_t returnStatus;
                                                                                   クロックパスが有効か
    * check for error */
                                                                                   どうか確認。
   if ((clkPath == 0ul) || (clkPath > SRSS_NUM_PLL)) /* invalid clock path number */
   {
                                                                                      (1) PLL が既に有効か
       return (CY SYSCLK BAD PARAM);
                                                                                      どうか確認。
   if (SRSS->unCLK_PLL_CONFIG[clkPath - lul].stcField.ulENABLE != 0ul) /* 1 = enabled */
       return (CY_SYSCLK_INVALID_STATE);
      invalid input frequency */
                                                                                 PLL の入力範囲を確認。
   if (((config->inputFreq) < MIN_IN_FREQ) || (MAX_IN_FREQ < (config->inputFreq)))
       return (CY_SYSCLK_BAD_PARAM);
```



### FLL と PLL の設定

```
invalid output frequency */
if (((config->outputFreq) < MIN_OUT_FREQ) || (MAX_OUT_FREQ < (config->outputFreq)))
   return (CY_SYSCLK_BAD_PARAM);
                                                                                  PLL の出力範囲を確認。
/* no errors */
cy_stc_pll_manual_config_t manualConfig = {Oul};
/* If output mode is bypass (input routed directly to output), then done.
                                                                                PLL のパラメータを計算
  The output frequency equals the input frequency regardless of the
   frequency parameters. */
if (config->outputMode != CY_SYSCLK_FLLPLL_OUTPUT_INPUT)
    /* for each possible value of OUTPUT_DIV and REFERENCE_DIV (Q), try
      to find a value for FEEDBACK_DIV (P) that gives an output frequency
      as close as possible to the desired output frequency. ^{\star}/
    uint32_t p, q, out;
                     = 0xFFFFFFFFul;
    uint32_t error
    uint32_t errorPrev = 0xFFFFFFFFul;
    /* REFERENCE_DIV (Q) selection */
    for (q = MIN_REF_DIV; q <= MAX_REF_DIV; q++)
        /* FEEDBACK_DIV (P) selection */
        for (p = MIN_FB_DIV; p <= MAX_FB_DIV; p++)
           uint32 t fout;
            /* make sure that fvco in range. */
           if ((fvco < MIN_FVCO) || (MAX_FVCO < fvco))</pre>
               continue;
           }
            /* OUTPUT_DIV selection */
            /* round dividing
           out = CY_SYSCLK_DIV_ROUND(inf_MultipliedBy_p, ((uint64_t)config->outputFreq * (uint64_t)q));
           if(out < MIN OUTPUT DIV )
               out = MIN_OUTPUT_DIV;
           if (MAX OUTPUT DIV < out)
           {
               out = MAX_OUTPUT_DIV;
            /* Calculate what output frequency will actually be produced.
           If it's closer to the target than what we have so far, then save it. */fout = (uint32_t)(inF_MultipliedBy_p / (q * out));
           error = abs((int32_t)fout - (int32_t)config->outputFreq);
           if (error < errorPrev)
               manualConfig.feedbackDiv = p;
               manualConfig.referenceDiv = q;
               manualConfig.outputDiv
               errorPrev = error;
               if(error == 0ul){break;}
       if(error == 0ul){break;}
    /* exit loops if foutBest equals outputFreq */
} /* if not bypass output mode */
                                                                           PLL のレジスタを設定する。
/* configure PLL based on calculated values */
                      = config->lfMode;
manualConfig.lfMode
                                                                           Code Listing 22 参照。
manualConfig.outputMode = config->outputMode;
returnStatus = Cy_SysClk_PllManualConfigure(clkPath, &manualConfig);
return (returnStatus);
```



### FLL と PLL の設定

### Code Listing 22 Cy\_SysClk\_PllManualConfigure() 関数

```
cy_en_sysclk_status_t Cy_SysClk_PllManualConfigure(uint32_t clkPath, const cy_stc_pll_manual_config_t *config)
      check for error *
   return(CY_SYSCLK_BAD_PARAM);
    /* valid divider bitfield values *,
   if((config->outputDiv < MIN_OUTPUT_DIV) || (MAX_OUTPUT_DIV < config->outputDiv))
   {
        return(CY_SYSCLK_BAD_PARAM);
   if((config->referenceDiv < MIN_REF_DIV) || (MAX_REF_DIV < config->referenceDiv))
   {
        return(CY_SYSCLK_BAD_PARAM);
   if((config->feedbackDiv < (config->lfMode ? MIN_FB_DIV_LF : MIN_FB_DIV)) ||
      ((config->lfMode ? MAX_FB_DIV_LF : MAX_FB_DIV) < config->feedbackDiv))
        return(CY_SYSCLK_BAD_PARAM);
   }
   un_CLK_PLL_CONFIG_t tempClkPLLConfigReg;
   tempClkPLLConfigReg.u32Register = SRSS->unCLK_PLL_CONFIG[clkPath - 1ul].u32Register;
   if (tempClkPLLConfigReg.stcField.u1ENABLE != Oul) /* 1 = enabled */
       return(CY SYSCLK INVALID STATE);
     no errors */
   /* If output mode is bypass (input routed directly to output), then done.
      The output frequency equals the input frequency regardless of the frequency parameters. */
   if (config->outputMode != CY_SYSCLK_FLLPLL_OUTPUT_INPUT)
                                                                                       (2) PLL の設定
       tempClkPLLConfigReg.stcField.u7FEEDBACK_DIV = (uint32_t)config->feedbackDiv;
       tempClkPLLConfigReg.stcField.u5REFERENCE_DIV = (uint32_t)config->referenceDiv;
       tempClkPLLConfigReg.stcField.u5OUTPUT_DIV = (uint32_t)config->outputDiv;
       tempClkPLLConfigReg.stcField.u1PLL_LF_MODE = (uint32_t)config->lfMode;
                                                                                      CLK_PLL_CONFIG レジ
   tempClkPLLConfigReg.stcField.u2BYPASS_SEL = (uint32_t)config->outputMode;
                                                                                      スタの設定
   SRSS->unCLK_PLL_CONFIG[clkPath - 1ul].u32Register = tempClkPLLConfigReg.u32Register;
   return (CY_SYSCLK_SUCCESS);
```

#### Cy\_SysClk\_PllEnable() 関数 **Code Listing 23**

```
cy_en_sysclk_status_t Cy_SysClk_PllEnable(uint32_t clkPath, uint32_t timeoutus)
      _en_sysclk_status_t rtnval = CY_SYSCLK_BAD_PARAM;
   if ((clkPath != Oul) && (clkPath <= SRSS_NUM_PLL))
       clkPath--; /* to correctly access PLL config and status registers
                                                                      structures */
       /* first set the PLL enable bit */
                                                                       (3) PLL を有効にする
       SRSS->unCLK PLL CONFIG[clkPath].stcField.u1ENABLE = 1ul;
                                                                                      (4) PLL がロックされる
        /* now do the timeout wait for PLL_STATUS, bit LOCKED */
       for (; (SRSS->unCLK_PLL_STATUS[clkPath].stcField.u1LOCKED == 0ul) &&
                                                                                      まで待機。
              (timeoutus != Oul);
            timeoutus--)
                                                             (5) タイムアウトの
                                        」1 us 待機。
                                                             確認。
           Cy SysLib DelayUs(1u); -
       rtnval = ((timeoutus == 0ul) ? CY_SYSCLK_TIMEOUT : CY_SYSCLK_SUCCESS);
   return (rtnval);
```



### 内部クロックの設定

# 5 内部クロックの設定

クロックシステム中に CLK\_HF0 や CLK\_FAST などで現れる内部クロックの設定方法について説明します。

# 5.1 CLK PATHO, CLK PATH1, CLK PATH2 および CLK PATH3 の設定

CLK\_PATH0, CLK\_PATH1, CLK\_PATH2, および CLK\_PATH3 は CLK\_HF0, CLK\_HF1 および CLK\_HF2 の入力ソースとして使用します。CLK\_PATH0 と CLK\_PATH1 は DSI\_MUX と PATH\_MUX を使用して FLL と PLL を含むすべてのクロックリソースを選択できます。CLK\_PATH2 と CLK\_PATH3 は、FLL と PLL を選択できませんが、他のクロックリソースを選択できます。

**Figure 10** に CLK\_PATH0, CLK\_PATH1, CLK\_PATH2 および CLK\_PATH3 の生成ブロックダイヤグラムを示します。




Figure 10 CLK\_PATH0, CLK\_PATH1, CLKPATH2 および CLKPATH3 の生成ブロックダイヤグラム

CLK\_PATH0, CLK\_PATH1, CLK\_PATH2 および CLK\_PATH3 を設定するためには、DSI\_MUX と PATH\_MUX を 設定する必要があります。また BYPASS\_SEL は CLK\_PATH0 と CLK\_PATH1 の設定も必要です。CLK\_PATH に必要なレジスタを Table 9 に示します。詳細については architecture TRM と registers TRM を参照して ください。



### 内部クロックの設定

CLK\_PATH0, CLK\_PATH1 および CLK\_PATH2 の設定 Table 9

レジスタ名	ビット名	値	選択クロックと項目
CLK_PATH_SELECT	PATH_MUX[2:0]	0 (初期値)	IMO
		1	EXT_CLK
		2	ECO
		4	DSI_MUX
		その他の値	予約済み。使用禁止
CLK_DSI_SELECT	DSI_MUX[4:0]	16	ILO0
		17	wco
		20	ILO1
		その他の値	予約済み。使用禁止
CLK_FLL_CONFIG3	BYPASS_SEL[29:28]	0 (初期値)	AUTO <sup>1</sup>
		1	LOCKED_OR_NOTHING <sup>2</sup>
		2	FLL_REF (バイパスモード) ³
		3	FLL_OUT <sup>4</sup>
CLK_PLL_CONFIG	BYPASS_SEL[29:28]	0 (初期値)	AUTO <sup>1</sup>
		1	LOCKED_OR_NOTHING <sup>2</sup>
		2	PLL_REF (バイパスモード)³
		3	PLL_OUT <sup>4</sup>

### CLK\_HF の設定 5.2

CLK\_HF0, CLK\_HF1 および CLK\_HF2 は CLK\_PATH0, CLK\_PATH1, CLK\_PATH2 および CLK\_PATH3 から選択で きます。Predivider は選択された CLK\_PATH0, CLK\_PATH1, CLK\_PATH2 および CLK\_PATH3 を分周するため に利用できます。CLK\_HF0 は CPU のソースクロックのため、常に有効です。CLK\_HF1 と CLK\_HF2 は無 効にできます。

CLK\_HF1 を有効にするためには CLK\_ROOT\_SELECT レジスタの ENABLE ビットに'1'を書き込みます。 CLK\_HF1 と CLK\_HF2 を無効にするためには、CLK\_ROOT\_SELECT レジスタの ENABLE ビットに'0'を書き 込みます。

CLK\_PATH0 は FLL からのクロック出力です。CLK\_PATH1 は PLL からのクロック出力です。CLK\_PATH2 と CLK\_PATH3 は PATH\_MUX および DSI\_MUX によって選択されたソースクロックになります。 CLK\_ROOT レジスタの ROOT\_DIV ビットは選択肢である分周なし,2 分周,4 分周,8 分周から Predivider の 値を設定します。Figure 11 に ROOT\_MUX と Predivider の詳細を示します。

<sup>1</sup>ロック状態に応じて自動的に切り替えます。

 $<sup>^2</sup>$ ロックが解除されるとクロックはオフになります。

<sup>3</sup>このモードではロック状態は無視されます。

⁴このモードではロック状態は無視されます。



### 内部クロックの設定




Figure 11 ROOT\_MUX と Predivider

CLK\_HF0, CLK\_HF1 および CLK\_HF2 に必要なレジスタを Table 10 に示します。architecture TRM と registers TRM を参照してください。

CLK\_HF0 と CLK\_HF1 の設定 Table 10

レジスタ名	ビット名	値	選択項目
CLK_ROOT_SELECT	ROOT_MUX[3:0]	0	CLK_PATH0
		1	CLK_PATH1
		2	CLK_PATH2
		3	CLK_PATH3
		その他の値	予約。使用禁止。
CLK_ROOT_SELECT	ROOT_DIV[5:4]	0	分周なし
		1	2 分周
		2	4 分周
		3	8 分周

### CLK\_LF の設定 5.3

CLK\_LF は WCO, ILO0, ILO1 および ECO\_Prescaler から選択できます。CLK\_LF は ILO0 を選択できるため、 WDT\_CLTL レジスタの WDT\_LOCK ビットが無効のときは CLK\_LF を設定できません。

Figure 12 に LFCLK\_SEL の詳細を示します。




Figure 12 LFCLK\_SEL

CLK\_LF に必要なレジスタを Table 11 に示します。詳細については architecture TRM と registers TRM を 参照してください。



### 内部クロックの設定

#### Table 11 CLK\_LF の設定

レジスタ名	ビット名	値	選択項目
CLK_SELECT	ELECT LFCLK_SEL[2:0] 0	0	ILO0
		1	WCO
		5	ILO1
		6	ECO_Prescaler
		その他の値	予約。使用禁止

#### **CLK FAST の設定** 5.4

(x+1) による CLK\_HF0 の分周によって、CLK\_FAST は生成されます。CLK\_FAST を設定する場合は、 CM4\_CLOCK\_CTL レジスタの FAST\_INT\_DIV ビットにより分周する値 (x = 0..255) を設定してください。

#### CLK\_PERI の設定 5.5

CLK\_PERI は周辺クロック分周器へのクロック入力です。CLK\_HFO の分周によって CLK\_PERI は生成され ます。(x+1)での CLK\_HFO 分周から得た値から、CLK\_PERI の周波数が設定されます。CLK\_PERI を設定す る場合は、CM0\_CLOCK\_CTL レジスタの PERI\_INT\_DIV ビットにより分周する値 (x = 0..255) を設定してく ださい。

#### CLK SLOW の設定 5.6

CLK\_PERI の分周によって、CLK\_SLOW は生成されます。(x+1)で CLK\_PERI 分周から得た値で、 CLK\_SLOW の周波数が設定されます。CLK\_PERI を設定した後、CM0\_CLOCK\_CTL レジスタの SLOW\_INT\_DIV ビットで分周する値 (x = 0..255) を設定してください。

### 5.7 CLK GR の設定

CLK\_GR のクロックソースはグループ 1,2 では CLK\_SLOW であり、グループ 3,5,6,9 では CLK\_PERI で す。グループ 3,5,6 および 9 は CLK\_PERI から分周されたクロックです。CLK\_GR の生成は、分周するた めの分周値 (1 から 255) を PERI\_GR\_CLOCK\_CTL レジスタの CLOCK\_CTL ビットに書き込んでください。

#### PCLK の設定 5.8

周辺クロック (PCLK) は各周辺機能をアクティブにするクロックです。周辺クロック分周器は CLK\_PERI を分周し、各周辺機能に供給するクロックを生成します。周辺クロックの割り当てについてはデータシ **−**トの Peripheral Clocks を参照してください。

Figure 13 に周辺クロック分周器を設定する手順を示します。詳細については architecture TRM を参照 してください。



### 内部クロックの設定




Figure 13 PCLK 生成の設定手順


### 5.8.1 PCLK の設定例

### 5.8.1.1 ユースケース

- 入力クロック周波数: 80 MHz
- 出力クロック周波数: 2 MHz
- 分周器のタイプ: Clock divider 16.0
- 使用する分周器: Clock divider 16.0#0
- 周辺機器クロック出力番号: 31 (TCPWM0, Group#0, Counter#0)



### 内部クロックの設定



PCLK の設定手順の例 Figure 14

#### コンフィグレーション 5.8.2

PCLK の設定 (TCPWM タイマの例) における SDL の構成部のパラメータを Table 12 に、関数を Table 13 に 示します。

Table 12 PCLK (TCPWM タイマの例) 設定パラメータ一覧

パラメータ	説明	値
PCLK_TCPWMx_CLOCKSx_COUNTER	TCPWM0 の PCLK	PCLK_TCPWM0_CLOCKS0 = 31ul
TCPWM_PERI_CLK_DIVIDER_NO_COUNTER	使用する分周器の番号	Oul
CY_SYSCLK_DIV_16_BIT	分周器のタイプ	1ul
	CY_SYSCLK_DIV_8_BIT = 0u,8 ビット分周器	
	CY_SYSCLK_DIV_16_BIT = 1u, 16 ビット分周器	
	CY_SYSCLK_DIV_16_5_BIT = 2u, 16.5 ビット分数分周器	
	CY_SYSCLK_DIV_24_5_BIT=3u, 24.5 ビット分数分周器	
periFreq	周辺機器のクロック周波数	8000000ul (80 MHz)
targetFreq	ターゲットクロック周波数	2000000ul (2 MHz)
divNum	分周数	periFreq/targetFreq



### 内部クロックの設定

PCLK (TCPWM タイマの例) 設定関数一覧 Table 13

関数	説明	値
Cy_SysClk_PeriphAssignDivider(IPb lock,dividerType, dividerNum)	選択した IP ブロック (TCPWM など)にプロ グラム可能な分周器 を割り当てる	IPblock = PCLK_TCPWMx_CLOCKSx_COUNTER dividerType = CY_SYSCLK_DIV_16_BIT dividerNum = TCPWM_PERI_CLK_DIVIDER_NO_CO UNTER
Cy_SysClk_PeriphSetDivider(divide rType,dividerNum, dividerValue)	周辺機器の分周器を 設定	dividerType, = CY_SYSCLK_DIV_16_BIT dividerNum = TCPWM_PERI_CLK_DIVIDER_NO_CO UNTER dividerValue = divNum-1ul
Cy_SysClk_PeriphEnableDivider(dividerType,dividerNum)	周辺機器の分周器を 有効にする	dividerType, = CY_SYSCLK_DIV_16_BIT dividerNum = TCPWM_PERI_CLK_DIVIDER_NO_CO UNTER

### サンプルコード (TCPWM タイマの例) 5.8.3

サンプルコードを Code Listing 24 から Code Listing 27 に示します。

#### **Code Listing 24** PCLK (TCPWM タイマの例) の基本設定

```
#define PCLK_TCPWMx_CLOCKSx_COUNTER
                                    PCLK_TCPWM0_CLOCKS0
                                                        PCLK_TCPWMx_CLOCKSx_COUNTER の宣言
#define TCPWM_PERI_CLK_DIVIDER_NO_COUNTER Oul
                                                         TCPWM_PERI_CLK_DIVIDER_NO_COUNTER
int main(void)
                                                         の宣言
   SystemInit();
                                                           (1) 入出力周波数と分周数の設定
    _enable_irq(); /* Enable global interrupts. */
   uint32_t periFreq = 80000000ul;
   uint32_t targetFreq = 2000000ul;
                                                 分周数の計算
                                                                         周辺機器の分周器を割り当
   uint32_t divNum = (periFreq / targetFreq);
                                                                          てる設定。Code Listing 25
   CY_ASSERT((periFreq % targetFreq) == Oul); // inaccurate target clock
   Cy_SysClk_PeriphAssignDivider(PCLK_TCPWMx_CLOCKSx_COUNTER, CY_SYSCLK_DIV_16_BIT
TCPWM_PERI_CLK_DIVIDER_NO_COUNTER);
     Sets the 16-bit divider
   Cy_SysClk_PeriphSetDivider(CY_SYSCLK_DIV_16_BIT, TCPWM_PERI_CLK_DIVIDER_NO_COUNTER, (divNum-lul));
   Cy_SysClk_PeriphEnableDivider(CY_SYSCLK_DIV_16_BIT, TCPWM_PERI_CLK_DIVIDER_NO_COUNTER);
                                                                       周辺機器の分周器を設定。
                       周辺機器の分周器を有効にする設定。
   for(;;);
                       Code Listing 27 参照。
                                                                       Code Listing 26 参照。
```



### 内部クロックの設定

#### Cy\_SysClk\_PeriphAssignDivider() 関数 **Code Listing 25**

```
_STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_PeriphAssignDivider(en_clk_dst_t ipBlock, cy_en_divider_types_t
dividerType, uint32_t dividerNum)
    un_PERI_CLOCK_CTL_t tempCLOCK_CTL_RegValue;
                                                                                            (2) 周辺機器に分
    tempCLOCK_CTL_RegValue.u32Register
                                             = PERI->unCLOCK_CTL[ipBlock].u32Register;
   tempCLOCK_CTL_RegValue.stcField.u2TYPE_SEL = dividerType;
                                                                                            周器を割り当て
    tempCLOCK_CTL_RegValue.stcField.u8DIV_SEL = dividerNum;
   PERI->unCLOCK_CTL[ipBlock].u32Register
                                             = tempCLOCK_CTL_RegValue.u32Register;
   return CY_SYSCLK_SUCCESS;
```

#### **Code Listing 26** Cy\_SysClk\_PeriphSetDivider() 関数

```
_STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_PeriphSetDivider(cy_en_divider_types_t dividerType,
                                             uint32_t dividerNum, uint32_t dividerValue)
  if (dividerType == CY_SYSCLK_DIV_8_BIT)
  {
    :
  else if (dividerType == CY_SYSCLK_DIV_16_BIT)
                                                                                   (3) 分周数を"clock divider
                                                                                   16.0#0"に設定
          PERI->unDIV_16_CTL[dividerNum].stcField.u16INT16_DIV = dividerValue;
  else
      return bad parameter */
  { /
     return CY_SYSCLK_BAD_PARAM;
  return CY SYSCLK SUCCESS;
```

#### Code Listing 27 Cy\_SysClk\_PeriphEnableDivider() 関数

```
STATIC_INLINE cy_en_sysclk_status_t Cy_SysClk_PeriphEnableDivider(cy_en_divider_types_t dividerType, uint32_t
dividerNum)
                                                                                       (4) "clock divider 16#0"を
    ^{\prime\prime} specify the divider, make the reference = clk_peri, and enable the divider ^{*\prime}
                                                                                       有効にする
    un_PERI_DIV_CMD_t tempDIV_CMD_RegValue;
    tempDIV_CMD_RegValue.u32Register
                                               = PERI->unDIV_CMD.u32Register;
    tempDIV_CMD_RegValue.stcField.u1ENABLE
                                               = 1ul;
    tempDIV_CMD_RegValue.stcField.u2PA_TYPE_SEL = 3ul;
                                                                                    分周器のタイプ選択の設定
    tempDIV_CMD_RegValue.stcField.u8PA_DIV_SEL = 0xFFul;
    tempDIV_CMD_RegValue.stcField.u2TYPE_SEL
                                               = dividerType;
    tempDIV_CMD_RegValue.stcField.u8DIV_SEL
                                               = dividerNum;
                                                                                       分周器番号の設定
   PERI->unDIV CMD.u32Register
                                               = tempDIV_CMD_RegValue.u32Register;
    (void)PERI->unDIV_CMD; /* dummy read to handle buffered writes */
    return CY_SYSCLK_SUCCESS;
```



### 内部クロックの設定

## 5.9 ECO プリスケーラの設定

# 5.9.1 操作概要

ECO プリスケーラは ECO を分周し、LFCLK クロックで使用できるクロックを生成します。分周機能には 10 ビット整数分周器と 8 ビット分数分周器があります。

Figure 15 に ECO プリスケーラを有効にする手順を示します。ECO プリスケーラの詳細については architecture TRM と registers TRM を参照してください。




Figure 15 ECO プリスケーラの有効化

**Figure 16** に ECO プリスケーラを無効にする手順を示します。ECO プリスケーラの詳細については **architecture TRM** と **registers TRM** を参照してください。




Figure 16 ECO プリスケーラの無効化



### 内部クロックの設定

#### ユースケース 5.9.2

- 入力クロック周波数: 16 MHz
- ECO プリスケーラターゲット周波数: 1.234567 MHz

#### コンフィグレーション 5.9.3

ECO プリスケーラ設定での SDL の設定部のパラメータを Table 14 に、関数を Table 15 に示します。

ECO プリスケーラ設定パラメータ一覧 Table 14

パラメータ	説明	値
ECO_PRESCALER_TARGET_FREQ	ECO プリスケーラターゲット周波数	1234567ul
WAIT_FOR_STABILIZATION	発振安定待ち	10000ul
CLK_FREQ_ECO	ECO クロック周波数	16000000ul (16 MHz)
PATH_SOURCE_CLOCK_FREQ	PLL 入力周波数	CLK_FREQ_ECO


ECO プリスケーラ設定関数一覧 Table 15

関数	説明	値
AllClockConfiguration()	クロック設定	-
Cy_SysClk_SetEcoPrescale(In clk, Targetclk)	ECO 周波数とターゲット周波数 を設定する	Inclk = PATH_SOURCE_CLOCK_FREQ,
		Targetclk = ECO_PRESCALER_TARGET_FREQ
Cy_SysClk_EcoPrescaleEnable (Timeout value)	ECO プリスケーラを有効にしタ イムアウト値を設定する	Timeout value = WAIT_FOR_STABILIZATION
Cy_SysClk_SetEcoPrescaleMan ual (divInt, divFact)	divInt: ECO 周波数を考慮に入れ た 10 ビット整数値 divFrac: 8 ビット分数値	-
Cy_SysClk_GetEcoPrescaleSta tus	プリスケーラの状態を確認	-
Cy_SysLib_DelayUs(Wait	指定されたマイクロ秒数による 遅延	Wait time = 1u (1us)

### サンプルコード 5.9.4

サンプルコードを Code Listing 28 から Code Listing 34 に示します。

#### **Code Listing 28** ECO プリスケーラの基本設定





### 内部クロックの設定

```
/* Please check clock output using oscilloscope after CPU reached here. */
for(;;);
}
```

### Code Listing 29 AllClockConfiguration() 関数

### Code Listing 30 Cy\_SysClk\_SetEcoPrescale() 関数

```
cy_en_sysclk_status_t Cy_SysClk_SetEcoPrescale(uint32_t ecoFreq, uint32_t targetFreq)
      Frequency of ECO (4MHz ~ 33.33MHz) might exceed 32bit value if shifted 8 bit.
    // So, it uses 64 bit data for fixed point operation.
    // Lowest 8 bit are fractional value. Next 10 bit are integer value.
   uint64_t fixedPointEcoFreq = ((uint64_t)ecoFreq << 8ull);</pre>
   uint64_t fixedPointDivNum64;
   uint32_t fixedPointDivNum;
     / Culculate divider number
   fixedPointDivNum64 = fixedPointEcoFreq / (uint64_t)targetFreq;
      Dividing num should be larger 1.0, and smaller than maximum of 10bit number.
    if((fixedPointDivNum64 < 0x100ull) && (fixedPointDivNum64 > 0x40000ull))
   {
       return CY_SYSCLK_BAD_PARAM;
   }
   fixedPointDivNum = (uint32_t)fixedPointDivNum64;
                                                           ECO プリスケーラの設定。Code Listing 31 参照。
   Cy_SysClk_SetEcoPrescaleManual(
                                 (((fixedPointDivNum & 0x0003FF00ul) >> 8ul) - 1ul),
                                 (fixedPointDivNum & 0x000000FFul)
   return CY_SYSCLK_SUCCESS;
```

### 

```
__STATIC_INLINE void Cy_SysClk_SetEcoPrescaleManual(uint16_t divInt, uint8_t divFract)
{
    un_CLK_ECO_PRESCALE_t tempRegEcoPrescale;
    tempRegEcoPrescale.u32Register = SRSS->unCLK_ECO_PRESCALE.u32Register;
    tempRegEcoPrescale.stcField.u10ECO_INT_DIV = divInt;
    tempRegEcoPrescale.stcField.u8ECO_FRAC_DIV = divFract;
    SRSS->unCLK_ECO_PRESCALE.u32Register = tempRegEcoPrescale.u32Register;

return;
}
```



### 内部クロックの設定

#### **Code Listing 32** Cy\_SysClk\_EcoPrescaleEnable() 関数

```
cy_en_sysclk_status_t Cy_SysClk_EcoPrescaleEnable(uint32_t timeoutus)
                                                                   (2) ECO プリスケーラを有効にする
    / Send enable command
   SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_DIV_ENABLE = 1ul;
   // Wait eco prescaler get enabled
   while(CY_SYSCLK_ECO_PRESCALE_ENABLE != Cy_SysClk_GetEcoPrescaleStatus())
                                                                          (3) ECO プリスケーラが利用
                                                                          可能になるまで待機。Code
      if(Oul == timeoutus)
                                                                          Listing 33 参照。
          return CY_SYSCLK_TIMEOUT;
      Cy SysLib DelayUs(1u);
      timeoutus--;
   return CY_SYSCLK_SUCCESS;
```

#### Code Listing 33 Cy\_SysClk\_GetEcoPrescaleStatus() 関数

```
プリスケーラの
STATIC_INLINE cy_en_eco_prescale_enable_t Cy_SysClk_GetEcoPrescaleStatus(void)
                                                                                        状態を確認。
 return (cy_en_eco_prescale_enable_t)(SRSS->unCLK_ECO_PRESCALE.stcField.ulECO_DIV_ENABLED);
```

ECO プリスケーラを無効にする場合は、上記の関数と同じ方法で待機時間を設定し、次の関数を呼び出 します。

### **Code Listing 34** Cy\_SysClk\_EcoPrescaleDisable() 関数

```
cy_en_sysclk_status_t Cy_SysClk_EcoPrescaleDisable(uint32_t timeoutus)
                                                                   (4) ECO プリスケーラを無効にする。
    / Send disable command
   SRSS->unCLK_ECO_CONFIG.stcField.u1ECO_DIV_DISABLE = 1ul;
   // Wait eco prescaler actually get disabled
                                                                           (5) ECO プリスケーラが無効
   while(CY_SYSCLK_ECO_PRESCALE_DISABLE != Cy_SysClk_GetEcoPrescaleStatus()) <
                                                                           になるまで待機。
       if(0ul == timeoutus)
                                                                           Code Listing 33 参照。
          return CY SYSCLK TIMEOUT;
       Cy_SysLib_DelayUs(1u);
       timeoutus--;
   return CY_SYSCLK_SUCCESS;
```



### 補足情報

### 補足情報 6

### 周辺機能へのクロック入力 6.1

Table 16 から Table 20 に各周辺機能へのクロック入力を示します。PCLK の詳細値についてはデータシ ートの Peripheral clocks を参照してください。

TCPWM へのクロック入力 Table 16

周辺機能	動作クロック	チャネルクロック
TCPWM (16 ビット)	CLK_GR3 (グループ 3)	PCLK (PCLK_TCPWM0_CLOCKSx, $x = 0 \sim 62$ )
TCPWM (16 ビット)		DCLK (DCLK TCDWM0 CLOCKS) y = 2560,267\
(Motor Control)		PCLK (PCLK_TCPWM0_CLOCKSy, y = $256\sim267$ )
TCPWM (32 ビット)		PCLK (PCLK_TCPWM0_CLOCKSz, z = 512~515)

#### CAN FD へのクロック入力 Table 17

周辺機能	動作クロック (clk_can (cclk))	チャネルクロック (clk_sys (hclk))
CAN FD0	CLK_GR5 (グループ 5)	Ch0: PCLK (PCLK_CANFD0_CLOCK_CANFD0)
		Ch1: PCLK (PCLK_CANFD0_CLOCK_CANFD1)
		Ch2: PCLK (PCLK_CANFD0_CLOCK_CANFD2)
CAN FD1		Ch0: PCLK (PCLK_CANFD1_CLOCK_CANFD0)
		Ch1: PCLK (PCLK_CANFD1_CLOCK_CANFD1)
		Ch2: PCLK (PCLK_CANFD1_CLOCK_CANFD2)

#### Table 18 LIN へのクロック入力

周辺機能	動作クロック	チャネルクロック (clk_lin_ch)
LIN	CLK_GR5 (グループ 5)	Ch0: PCLK (PCLK_LIN_CLOCK_CH_EN0)
		Ch1: PCLK (PCLK_LIN_CLOCK_CH_EN1)
		Ch2: PCLK (PCLK_LIN_CLOCK_CH_EN2)
		Ch3: PCLK (PCLK_LIN_CLOCK_CH_EN3)
		Ch4: PCLK (PCLK_LIN_CLOCK_CH_EN4)
		Ch5: PCLK (PCLK_LIN_CLOCK_CH_EN5)
		Ch6: PCLK (PCLK_LIN_CLOCK_CH_EN6)
		Ch7: PCLK (PCLK_LIN_CLOCK_CH_EN7)

#### Table 19 SCB へのクロック入力

周辺機能	動作クロック	チャネルクロック
SCB0	CLK_GR6 (グループ 6)	PCLK (PCLK_SCB0_CLOCK)
SCB1		PCLK (PCLK_SCB1_CLOCK)
SCB2		PCLK (PCLK_SCB2_CLOCK)
SCB3		PCLK (PCLK_SCB3_CLOCK)
SCB4		PCLK (PCLK_SCB4_CLOCK)
SCB5		PCLK (PCLK_SCB5_CLOCK)



### 補足情報

周辺機能	動作クロック	チャネルクロック
SCB6		PCLK (PCLK_SCB6_CLOCK)
SCB7		PCLK (PCLK_SCB7_CLOCK)

#### SAR ADC へのクロック入力 Table 20

周辺機能	動作クロック	チャネルクロック
SAR ADC	CLK_GR9 (グループ 9)	Unit0: PCLK (PCLK_PASS_CLOCK_SAR0)
		Unit1: PCLK (PCLK_PASS_CLOCK_SAR1)
		Unit2: PCLK (PCLK_PASS_CLOCK_SAR2)

### クロック調整カウンタ機能のユースケース 6.2

#### クロック調整カウンタの使い方 6.2.1

#### 操作概要 6.2.1.1

クロック調整カウンタには、2つのクロックソースの周波数を比較するために使用できる2つのカウン タがあります。すべてのクロックソースはこれらの2つのクロックのクロックソースとして使用できま す。


- 1. Calibration Counter1 は Calibration Clock1 (基準クロックとして使用される高精度クロック) からのクロ ックパルスをカウントします。Counter1 は降順でカウントします。
- 2. Calibration Counter2 は Calibration Clock2 (測定クロック) からのクロックパルスをカウントします。こ のカウンタは昇順でカウントします。
- 3. Calibration Counter1 が 0 に達すると Calibration Counter2 はカウントを停止し、その値を読み出せま す。
- 4. Calibration Counter2 の周波数はその値と次の式を使用して取得できます。

 $CalibrationClock2 = \frac{Counter2value}{Counter1value} \times CalibrationClock1$ 

Figure 17 に ILOO および ECO を使用した場合のクロック調整カウンタの機能の例を示します。ILOO およ び ECO を有効にする必要があります。ECO および ILOO の設定については、ILOO/ILO1 の設定および ECO の設定を参照してください。



### 補足情報



ILOO と ECO を用いたクロック調整カウンタの例 Figure 17

#### ユースケース 6.2.1.2

- 測定クロック: ILO0 クロック周波数 32.768 kHz
- 基準クロック: ECO クロック周波数 16 MHz
- 基準クロックカウント値: 40000ul

### コンフィグレーション 6.2.1.3

ILOO および ECO 設定でのクロック調整カウンタの SDL の設定部のパラメータを Table 21 に、関数を Table 22 に示します。

ILOO および ECO を使用したクロック調整カウンタ設定パラメータ一覧 Table 21

パラメータ	説明	値
ILO_0	ILO_0 設定パラメータを宣言する	Oul
ILO_1	ILO_1 設定パラメータを宣言する	1ul
ILONo	測定クロックを宣言する	ILO_0
clockMeasuredInfo[].name	測定クロック	CY_SYSCLK_MEAS_CLK_ILO0 = 1ul
clockMeasuredInfo[].measuredFreq	測定クロックの分周数を保存する	-



### 補足情報

パラメータ	説明	値
counter1	基準クロックのカウント値	40000ul
CLK_FREQ_ECO	ECO クロック周波数	1600000ul (16MHz)

#### ILOO および ECO を使用したクロック調整カウンタ設定関数一覧 Table 22

関数	説明	値
GetILOClockFreq()	ILO_0 周波数を取得する	-
Cy_SysClk_StartClkMeasurementC ounters(clk1, count1,clk2)	調整の設定と開始 Clk1: 基準クロック Count1: 測定期間 Clk2: 測定クロック	[カウンタを設定する] clk1 = CY_SYSCLK_MEAS_CLK_ECO = 0x101ul count1 = counter1 clk2 = clockMeasuredInfo[].name
Cy_SysClk_ClkMeasurementCounte rsDone()	カウンタ測定が行われたかどう かを確認する	-
Cy_SysClk_ClkMeasurementCountersGetFreq (MesauredFreq, refClkFreq)	測定クロック周波数を取得する MesauredFreq: 保存された測定クロック周波数 refClkFreq: 基準クロック周波数	MesauredFreq = clockMeasuredInfo[].measured Freq refClkFreq = CLK_FREQ_ECO

### ILOO および ECO を使用したクロック調整カウンタの初期設定のサン 6.2.1.4 プルコード

サンプルコードを、Code Listing 35 に示します。

#### ILO\_0 および ECO を使用したクロック調整カウンタの基本設定 **Code Listing 35**

```
#define CY_SYSCLK_DIV_ROUND(a, b) (((a) + ((b) / 2ull)) / (b))
                                                                    CY_SYSCLK_DIV_ROUND 関数の宣言
#define ILO_0
                             測定クロック(ILO0)の宣言
#define ILO_1
               1ul
#define ILONo
              ILO 0
                              (16000000ul)
#define CLK_FREQ_ECO
int32 t ILOFreq;
stc_clock_measure clockMeasuredInfo[] =
#if(ILONo == ILO_0)
    { .name = CY_SYSCLK_MEAS_CLK_ILO0,
                                      .measuredFreg= 0ul},
#else
    {.name = CY_SYSCLK_MEAS_CLK_ILO1,
                                      .measuredFreq= 0ul},
#endif
};
int main(void)
    /* Enable interrupt */
                                         (1) ECO と ILOO の設定。 ECO の設定と ILOO/ILO1 の設定参
   __enable_irq();
     * Set Clock Configuring registers
   AllClockConfiguration();
                                                          クロック周波数を取得。Code Listing 36 参照。
      return: Frequency of ILO */
   ILOFreq = GetILOClockFreq();
    ^{\prime} Please check clock output using oscilloscope after CPU reached here. ^{*\prime}
   for(;;);
```



### 補足情報

#### **Code Listing 36** GetILOClockFreq() 関数

```
uint32_t GetILOClockFreq(void)
                                                                                ECO の状態を確認
   uint32_t counter1 = 40000ul;
   if((SRSS->unCLK_ECO_STATUS.stcField.u1ECO_OK == 0ul) | (SRSS->unCLK_ECO_STATUS.stcField.u1ECO_READY == 0ul))
      while(1);
                                                クロック測定カウンタの開始。Code Listing 37 参照。
   cy_en_sysclk_status_t status;
   status = Cy_SysClk_StartClkMeasurementCounters(CY_SYSCLK_MEAS_CLK_ECO, counter1, clockMeasuredInfo[0].name);
   CY_ASSERT(status == CY_SYSCLK_SUCCESS);
                                                            カウンタの測定が終了したかどうか確認。
   while(Cy SysClk ClkMeasurementCountersDone() == false);
                                                            Code Listing 38 参照。
   status = Cy_SysClk_ClkMeasurementCountersGetFreq(&clockMeasuredInfo[0].measuredFreq, CLK_FREQ_ECO);
   CY_ASSERT(status == CY_SYSCLK_SUCCESS);
                                                            ILO 周波数を取得。Code Listing 39 参照。
   uint32_t Frequency = clockMeasuredInfo[0].measuredFreq;
   return (Frequency);
```

#### Code Listing 37 Cy\_SysClk\_StartClkMeasurementCounters() 関数

```
cy_en_sysclk_status_t Cy_SysClk_StartClkMeasurementCounters(cy_en_meas_clks_t clock1, uint32_t count1,
cy_en_meas_clks_t clock2)
   cy_en_sysclk_status_t rtnval = CY_SYSCLK_INVALID_STATE;
   if (!preventCounting /* don't start a measurement if about to enter DeepSleep mode */ ||
       SRSS->unCLK_CAL_CNT1.stcField.u1CAL_COUNTER_DONE != Oul/*1 = done*/)
                                                                            (2) 基準クロック(ECO)を設定
   SRSS->unCLK_OUTPUT_FAST.stcField.u4FAST_SEL0 = (uint32_t)clock1;
   SRSS->unCLK_OUTPUT_SLOW.stcField.u4SLOW_SEL1 = (uint32_t)clock2;
                                                                             (3) 測定クロック(ILO0)を設定
   SRSS->unCLK_OUTPUT_FAST.stcField.u4FAST_SEL1 = 7ul; /*slow_sel1 output*/;
   rtnval = CY SYSCLK SUCCESS;
    /* Save this input parameter for use later, in other functions.
   No error checking is done on this parameter.*/
   clk1Count1 = count1;
     Counting starts when counterl is written with a nonzero value. */
                                                                              (4) カウント値とカウンタの
   SRSS->unCLK CAL CNT1.stcField.u24CAL COUNTER1 = clk1Count1;
                                                                              開始を設定
   return (rtnval);
```

### Cy\_SysClk\_ClkMeasurementCountersDone() 関数 Code Listing 38

```
_STATIC_INLINE bool Cy_SysClk_ClkMeasurementCountersDone(void)
                                                                          (5) クロック調整カウンタ
 return (bool)(SRSS->unCLK_CAL_CNT1.stcField.u1CAL_COUNTER_DONE); /* 1 = done */
                                                                          の動作完了を確認
```



### 補足情報

#### **Code Listing 39** Cy\_SysClk\_ClkMeasurementCountersGetFreq() 関数

```
cy_en_sysclk_status_t Cy_SysClk_ClkMeasurementCountersGetFreq(uint32_t *measuredFreq, uint32_t refClkFreq)
   if(SRSS->unCLK_CAL_CNT1.stcField.u1CAL_COUNTER_DONE != 1ul)
       return(CY_SYSCLK_INVALID_STATE);
   if(clk1Count1 == 0ul)
       return(CY_SYSCLK_INVALID_STATE);
                                                                                      ILO 0 カウント値を取得
   volatile uint64_t counter2Value = (uint64_t)SRSS->unCLK_CAL_CNT2.stcField.u24CAL_COUNTER2;
    /* Done counting; allow entry into DeepSleep mode. */
                                                                                       (6) ILO 0 周波数を取得
   clkCounting = false;
   *measuredFreq = CY_SYSCLK_DIV_ROUND(counter2Value * (uint64_t)refClkFreq, (uint64_t)clk1Count1 );
   return(CY SYSCLK SUCCESS);
```

### クロック調整カウンタ機能を使用した ILO0 の校正 6.2.2

#### 6.2.2.1 操作概要


ILO 周波数は製造時に決定されます。しかし電圧および温度条件によって、実際の ILO 周波数の値は変 化するため、適宜調整(校正)できます。

ILO 周波数のトリミングは CLK\_TRIM\_ILOx\_CTL レジスタの ILOx\_FTRIM ビットを使用して更新できます。 ILOx\_FTRIM ビットの初期値は 0x2C です。このビットの値を 0x01 増加すると周波数が 1.5% (標準) 増加 します。このビット値を 0x01 だけ下げると周波数が 1.5% (標準) 低下します。CLK\_TRIM\_ILO0\_CTL レジ スタは WDT\_CTL.ENABLE によって保護されています。WDT\_CTL レジスタの仕様については TRAVEO™ T2G architecture TRM の Watchdog Timer を参照してください。

Figure 18 にクロック調整カウンタと CLK\_TRIM\_ILOx\_CTL レジスタを使用した ILO0 校正のフロー例を示 します。



## 補足情報



ILO0 の校正 Figure 18

### コンフィグレーション 6.2.2.2

クロック調整カウンタ設定を使用した ILOO 校正での SDL の設定部のパラメータを Table 23 に、関数を Table 24 に示します。

クロック調整カウンタ設定を使用した ILOO 校正設定パラメータ一覧 Table 23

パラメータ	説明	値
CY_SYSCLK_ILO_TARGET_FREQ	ILO ターゲット周波数	32768ul (32.768 KHz)
ILO_0	ILO_0 設定パラメータの宣言	0ul
ILO_1	ILO_1 設定パラメータの宣言	1ul
ILONo	測定クロックの宣言	ILO_0
iloFreq	現在の ILO 0 周波数を保存する	-



### 補足情報

クロック調整カウンタ設定を使用した ILOO 校正設定関数一覧 Table 24

関数	説明	値
Cy_WDT_Disable ()	ウォッチドッグタイマ無効	-
Cy_WDT_Unlock()	ウォッチドッグタイマのロックを解除する	-
GetILOClockFreq()	現在の ILO 0 周波数を取得する	-
Cy_SysClk_IloTrim	トリム設定	iloFreq: iloFreq
(iloFreq, iloNo)	iloFreq:現在の ILO 0 周波数	iloNo: ILONo
	iloNo: ILO 番号のトリミング	

### クロック調整カウンタ設定を使用した ILOO 校正の初期設定のサンプ 6.2.2.3 ルコード

サンプルコードを Code Listing 40 に示します。

#### クロック調整カウンタ設定を使用した ILO 0 校正の基本設定 **Code Listing 40**

```
#define CY_SYSCLK_DIV_ROUND(a, b) (((a) + ((b) / 2ull)) / (b))
                                                              CY_SYSCLK_DIV_ROUND 関数の宣言
#define CY_SYSCLK_ILO_TARGET_FREQ 32768ul
                                                            ターゲット ILO 0 周波数を宣言
#define ILO_0
#define ILO_1
#define ILONo
            ILO_0
                                 ILO 0 番号を宣言
int32_t iloFreq;
int main(void)
   /* Enable global interrupts. */
                                  (1) ウォッチドッグタイマ無効。
    _enable_irq();
   Cy_WDT_Disable();
                                  (2) 現在の ILO 0 周波数を取得。Code Listing 36 参照。
   /* return: Frequency of ILO */
   ILOFreq = GetILOClockFreq(); -
   /* Must unlock WDT befor update Trim */
                                                ウォッチドッグタイマのロック解除
   Cy_WDT_Unlock();
   Trim_diff = Cy_SysClk_IloTrim(ILOFreq,ILONo);
                                                ILO 0 をトリミング。Code Listing 41 参照。
   for(;;);
```



### 補足情報

### Code Listing 41 Cy\_SysClk\_IloTrim() 関数

```
int32_t Cy_SysClk_IloTrim(uint32_t iloFreq, uint8_t iloNo)
    ^{\prime *} Nominal trim step size is 1.5% of "the frequency". Using the target frequency. ^*
   const uint32_t trimStep = CY_SYSCLK_DIV_ROUND((uint32_t)CY_SYSCLK_ILO_TARGET_FREQ * 15ul, 1000ul);
                                                                                 (4) 現在の周波数とター
   uint32_t newTrim = Oul;
                                     (3) トリミングステップの計算
   uint32_t curTrim = Oul;
                                                                                 ゲット周波数の差異を
   /* Do nothing if iloFreq is already within one trim step from the target
   uint32_t diff = (uint32_t)abs((int32_t)iloFreq - (int32_t)CY_SYSCLK_ILO_TARGET_FREQ);
   if (diff >= trimStep)
                                            差分がトリミングステップよりも大きいかどうかを確認。
       if(iloNo == 0u)
          curTrim = SRSS->unCLK_TRIM_ILOO_CTL.stcField.u6ILOO_FTRIM;
                                                                        (5) 現在のトリミング値を読出し
       else
          curTrim = SRSS->unCLK TRIM ILO1 CTL.stcField.u6ILO1 FTRIM;
                                                                      現在の周波数がターゲット周波数
       if (iloFreq > CY_SYSCLK_ILO_TARGET_FREQ)
                                                                      よりも小さいかどうか確認。
          * iloFreq is too high. Reduce the trim value */
newTrim = curTrim - CY_SYSCLK_DIV_ROUND(iloFreq - CY_SYSCLK_ILO_TARGET_FREQ, trimStep);
       { /
                                                                                               (6) 新しい
       else
                                                                                                トリム値
       { /* iloFreq too low. Increase the trim value. */
          newTrim = curTrim + CY_SYSCLK_DIV_ROUND(CY_SYSCLK_ILO_TARGET_FREQ - iloFreq, trimStep);
                                                                                               を計算。
       /* Update the trim value */
                                                          ウォッチドッグタイマが無効かどうか確認
       if(iloNo == 0u)
       {
          if(WDT->unLOCK.stcField.u2WDT_LOCK != Oul) /* WDT registers are disabled */
          {
              return(CY_SYSCLK_INVALID_STATE);
                                                                        (7) 新しいトリミング値を設定
          SRSS->unCLK TRIM ILOO CTL.stcField.u6ILOO FTRIM = newTrim;
       else
       {
          SRSS->unCLK_TRIM_ILO1_CTL.stcField.u6ILO1_FTRIM = newTrim;
   return (int32_t)(curTrim - newTrim);
```



# 用語集

### 用語集 7

用語	説明	
FPU	Floating point unit	
RTC	Real time clock	
IMO	Internal main oscillator	
ILO	Internal low-speed oscillators	
ECO	External crystal oscillator	
WCO	Watch crystal oscillator	
EXT_CLK	External clock	
PLL	Phase Locked Loop	
FLL	周波数ロックループ	
CLK_HF	High frequency clock。CLK_HF は CLK_FAST と CLK_SLOW を動作させます。 CLK_HF, CLK_FAST および CLK_SLOW は同期しています。	
CLK_FAST	Fast Clock。CLK_FAST は CM4 と CPUSS Fast infrastructure に使用されます。	
CLK_SLOW	Slow Clock。CLK_SLOW は CM0+と CPUSS Slow infrastructure に使用されます。	
CLK_PERI	Peripheral clock。CLK_PERI は CLK_SLOW, CLK_GR および周辺クロック分周器のクロックソースです。	
CLK_GR	Group clock。CLK_GR は周辺機能へのクロック入力です。	
Peripheral clock divider	周辺クロック分周器は各周辺機能で使用するためのクロックを駆動します。	
MCWDT	Multi-counter watchdog timer。詳細は TRAVEO™ T2G <b>architecture TRM</b> の Watchdog timer 章を参照してください。	
TCPWM	Timer, counter, and pulse width modulator。詳細は TRAVEO™ T2G architecture TRM の Timer, counter, and PWM 章を参照してください。	
CAN FD	CAN FD は CAN with Flexible Data rate のことであり、CAN は Controller Area Network です。詳細は TRAVEO™ T2G <b>architecture TRM</b> の CAN FD controller 章 を参照してください。	
LIN	Local Interconnect Network。詳細は TRAVEO™ T2G <b>architecture TRM</b> の Local Interconnect Network (LIN) 章を参照してください。	
SCB	Serial communications block。詳細は TRAVEO™ T2G <b>architecture TRM</b> の Serial communications block (SCB) 章を参照してください。	
SAR ADC	Successive approximation register analog-to-digital converter。 詳細は TRAVEO™ T2G <b>architecture TRM</b> の SAR ADC 章を参照してください。	
Clock calibration counter	クロック調整カウンタには、2 つのクロックを使用してクロックを校正する 機能があります。	



### 関連ドキュメント

### 関連ドキュメント 8

- デバイスデータシート
  - CYT2B7 datasheet 32-bit Arm® Cortex®-M4F microcontroller TRAVEO™ T2G family
  - CYT2B9 datasheet 32-bit Arm® Cortex®-M4F microcontroller TRAVEO™ T2G family
- Body Controller Entry ファミリ
  - TRAVEO™ T2G automotive body controller entry family architecture technical reference manual
  - TRAVEO™ T2G automotive body controller entry registers technical reference manual (TRM) for CYT2B7
  - TRAVEO™ T2G automotive body controller entry registers technical reference manual (TRM) for CYT2B9
- ユーザガイド
  - Setting ECO parameters in TRAVEO™ T2G family user guide



### その他の参考資料

### その他の参考資料 9

さまざまな周辺機器にアクセスするためのサンプルソフトウェアとしてのスタートアップを含むサンプ ルドライバライブラリ (SDL) が提供されます。SDL は、公式の AUTOSAR 製品でカバーされないドライバ の顧客へのリファレンスとしても機能します。SDL は自動車規格に適合していないため、製造目的で使 用できません。このアプリケーションノートのプログラムコードは SDL の一部です。SDL の入手につい ては、テクニカルサポートに連絡してください。



# 改訂履歴

# 改訂履歴

Document version	Date of release	Description of changes
**	2019-07-01	このドキュメントは英語版 002-20208 Rev.**を翻訳した日本語版 002-26051 Rev.**です。
*A	2022-01-14	このドキュメントは英語版 002-20208 Rev.*B を翻訳した日本語版 002-26051 Rev.*A です。

### Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

Edition 2022-01-14
Published by
Infineon Technologies AG
81726 Munich, Germany

© 2022 Infineon Technologies AG. All Rights Reserved.

Do you have a question about this document?

Go to www.cypress.com/support

Document reference 002-26051 Rev. \*A

### 重要事項

本文書に記載された情報は、いかなる場合も、 条件または特性の保証とみなされるものではありません(「品質の保証」)。本文に記された一切の事例、手引き、もしくは一般的価値、および/または本製品の用途に関する一切の情報に関し、インフィニオンテクノロジーズ(外下、「インフィニオン」)はここに、第三者の知的所有権の不侵害の保証を含むがこれに限す、あらゆる種類の一切の保証および責任を否定いたします。

さらに、本文書に記載された一切の情報は、お客様の用途におけるお客様の製品およびインフィニオン製品の一切の使用に関し、本文書に記載された義務ならびに一切の関連する法的要件、規範、および基準をお客様が遵守することを条件としています。

本文書に含まれるデータは、技術的訓練を受けた従業員のみを対象としています。本製品の対象用途への適合性、およびこれら用途に関連して本文書に記載された製品情報の完全性についての評価は、お客様の技術部門の責任にて実施してください。

本製品、技術、納品条件、および価格についての詳しい情報は、インフィニオンの最寄りの営業 所 ま で お 問 い 合 わ せ く だ さ い (www.infineon.com)。

### 警告事項

技術的要件に伴い、製品には危険物質が含まれる可能性があります。当該種別の詳細については、インフィニオンの最寄りの営業所までお問い合わせください。

インフィニオンの正式代表者が署名した書面を通じ、インフィニオンによる明示の承認が存在する場合を除き、インフィニオンの製品は、該製品の障害またはその使用に関する一切の結果が、合理的に人的傷害を招く恐れのある一切の用途に使用することはできないこと予めご了承ください。