

Engenharia de Computação  
Arquitetura e Organização de Computadores II  
Prática II

**Aluno 1:** Ana Carolina

**Aluno 2:** Bernardo Meneghini

## Introdução

Nesta prática, apresentaremos um processador simples descrita na linguagem Verilog, os módulos necessários para a implementação do mesmo, com as respectivas simulações.

## Desenvolvimento

Tomamos como base, o circuito descrito pela Imagem 1, que pode ser encontrada no arquivo auxiliar em inglês disponibilizado no Moodle. Escolhemos instruções de 16 bits, e, portanto, registrados de 16 bits (para a saída).




Figure 1. A digital system.

Para atender as especificações exigidas, estabelecemos um OPCODE de 3 bits, pois temos no total 8 operações. Os próximos 6 bits são destinados ao registrador de destino e registrador fontes, respectivamente. Os demais bits foram colocados como “don’t care”. Esta situação está sendo mostrada na Imagem 2.




Imagem 2. Divisão da Instrução

As instruções implementadas no processador foram as seguintes:

OPCODE	Instrução
000	MV
001	MVI
010	ADD
011	SUB
100	OR
101	SLT
110	Shift Left
111	Shift Right

Tabela 1. Instruções

Para um processador realizar operações como ADD, SUB, SLT, SL e SR, uma ULA é necessária (e não somente um módulo de ADDSUB, como mostrado no diagrama). Implementamos uma então e simulamo-la para todas as situações. Temos que nos certificar que a implementação desta seja perfeita, para não acarretar em erros ao final do projeto. Todas as simulações realizadas estão sendo apresentadas na sessão de Simulações.

Finalizando a parte de documentação e planejamento, faltava apenas realizar a conexão entre o processador e uma memória, que no caso, é do tipo ROM. A implementação desta parte foi baseada também no arquivo auxiliar em inglês disponibilizado no Moodle, e a Imagem 3 pode ser encontrada lá também.




Imagem 3. Interconexão Processador-Memória ROM

## Simulações

Todos os módulos desse projeto foram simulados, a fim de verificar se o comportamento dos mesmos estava dentro do esperado. Cada simulação aqui apresentada será discutida individualmente.

Objects

Name	Value	painfo	Kind	Mode
in1	0000000000000001		Net	In
in2	0000000000000001		Net	In
ctrl	000		Net	In
out	0000000000000010		Packed Array	Out

Wave - Default

	Msgs	
Edit:/ula/in1	0000000000000001	0000000000000001
Edit:/ula/in2	0000000000000001	0000000000000001
Edit:/ula/ctrl	000	000
sim:/ula/out	0000000000000010	0000000000000010

Simulação 1. ULA ADD

Nesta simulação, entramos com 1 e 1, e a saída retornou 2, como esperado.

Objects

Name	Value	painfo	Kind	Mode
in1	0000000000000001		Net	In
in2	0000000000000001		Net	In
ctrl	001		Net	In
out	0000000000000000		Packed Array	Out

Wave - Default

	Msgs		
Edit:/ula/in1	0000000000000001	0000000000000001	
Edit:/ula/in2	0000000000000001	0000000000000001	
Edit:/ula/ctrl	001	001	
sim:/ula/out	0000000000000000	0000000000000000	

Simulação 2. ULA SUB

Entramos com 1 e 1, e a saída retornou 0, como previsto.

Objects

Name	Value	painfo	Kind	Mode
in1	0000000000000001		Net	In
in2	0000000000000001		Net	In
ctrl	010		Net	In
out	0000000000000001		Packed Array	Out

Wave - Default

	Msgs
Edit:/ula/in1	0000000000000001
Edit:/ula/in2	0000000000000001
Edit:/ula/ctrl	010
sim:/ula/out	0000000000000001

Simulação 3. ULA OR

Novamente, entramos com 1 e 1, e a saída retornou 1, como esperado, pois 1 OR 1 resulta em 1.

Objects				
Name	Value	painfo	Kind	Mode
in1	0000000000000001		Net	In
in2	0000000000000010		Net	In
ctrl	101		Net	In
out	0000000000000001		Packed Array	Out

Wave - Default			
	Msgs		
Edit:/ula/in1	0000000000000001	0000000000000001	
Edit:/ula/in2	0000000000000010	0000000000000010	
Edit:/ula/ctrl	101	101	
sim:/ula/out	0000000000000001	0000000000000001	

Simulação 4. ULA SLT

Entrando com 1 e 2, e obtivemos 1 na saída, pois  $1 < 2$ , como esperado.

Objects				
Name	Value	painfo	Kind	Mode
in1	0000000000000001		Net	In
in2	0000000000000010		Net	In
ctrl	110		Net	In
out	0000000000000100		Packed Array	Out

Wave - Default		
	Msgs	
Edit:/ula/in1	0000000000000001	0000000000000001
Edit:/ula/in2	0000000000000010	0000000000000010
Edit:/ula/ctrl	110	110
sim:/ula/out	0000000000000100	0000000000000100

### Simulação 5. ULA SHIFT LEFT

Entramos com 1 e 2 novamente, e obtivemos 4, como esperado

Objects					Wave - Default				
Name	Value	painfo	Kind	Mode		Msgs			
in1	00000000000000100		Net	In	Edit:/ula/in1	00000000000000100	00000000000000100		
in2	00000000000000010		Net	In	Edit:/ula/in2	00000000000000010	00000000000000010		
ctrl	111		Net	In	Edit:/ula/ctrl	111	111		
out	00000000000000001		Packed Array	Out	sim:/ula/out	00000000000000001	00000000000000001		

### Simulação 6. ULA SHIFT RIGHT

Finalizando com a ULA, entramos com 4 e 2, e obtivemos 1, como estávamos esperando. Portanto, TODAS as operações na ULA estão funcionando corretamente. A seguir, apresentaremos as simulações do processador com instruções pré construídas. As instruções utilizadas aqui, foram documentadas em um arquivo .txt que pode ser encontrado na pasta do projeto, sob o nome de “Instruções.txt”.



### Simulação 7. Processador – Instruções MVI, ADD

A Simulação 7 consiste primeiramente, numa instrução de MVI, armazenando no registrador 1 o valor de 2. Para fins práticos, adicionamos em todas as simulações do processador as ondas referentes aos Registradores (na figura, R1, R2, R3, R4, R5, R6, R7), a fim de acompanhar o conteúdo dos mesmos e verificar se o fluxo está de acordo com o esperado. Observamos então, que o R1 passa a conter o valor de 2. Outra instrução de MVI foi realizada, armazenando o valor de 1 no R2 (observe que R2 passa a conter 2 após o fim da instrução). Uma instrução de ADD foi então processada, fazendo R1 + R2 e armazenando o valor em R1, que no caso, é 3. Verifique que a saída (BusWire) contém exatamente este valor.



