Архитектура.


- Архитектура планируется стековая, безадресная.
- Как такового отдельного стека (операндов) не предполагается, это область памяти, на которую указывает пара регистров.
- В дальнейшем для работы со стеком операндов предполагается небольшой кэш ~ на пару десятков слов.
- Стек локальных переменных также расположен в памяти
- Предполагается что оба этих стека расположены в одной области памяти и растут навстречу друг другу, при встрече возникает аппаратная ошибка.
- Инструкции упаковываются алгоритмом Vluint7, каждая инструкция представлена опкодом и аргументами. И опкод и аргументы закодированы Vluint7. Это позволит не бояться, что внезапно закончатся опкоды, а также даст возможность плавного перехода с 32-х на 64-х разрядную архитектуру.
- Два младших разряда опкода число аргументов, облегчим жизнь декодеру.
- Потоки управления и исполнения разделены. Т.е. есть два независимых декодера потока управления и потока исполнения (strands). И два счетчика команд.
- Инструкция из потока управления может запустить новый strand, после чего дожидается конца его работы (когда потоку исполнения не встретится стоп-инструкция). После возврата, поток управления продолжает работу.

Подготовка.

Распаковщик Vluint7

Как мы условились, поток инструкций - это записанные подряд числа, упакованные Vluint7. В этом алгоритме число (не важно, 64-х, 32-х или 16-разрядное) записывается как последовательность байт, в каждом из которых 7 значащих разрядов и один управляющий, который означает- закончена запись числа или нет. Так, 32-х разрядное значение может потребовать от 1 до 5 байт. Но поскольку идентификаторы инструкций или сдвиги до данных (из которых предположительно состоит код) обычно небольшие числа, такая запись довольно компактна.

Есть два варианта записи - начиная с младших или со старших разрядов. Второй вариант показан на Фиг.5.2.1, но мы будем использовать друго, он представляется чуть более простым в реализации.



Фиг. 5.2.1 Кодирование методом Vluint7.(отсюда),

цветами выделены блоки по 7 разрядов.

Всего получилось уложиться в 7 байтов, они показаны на Фиг.5.2.2

```
        ee
        96
        01
        58
        9d
        d6
        96
        90

        00
        00
        00
        00
        00
        00
        00
        00

        00
        00
        00
        00
        00
        00
        00
        00
        00

        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00

        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
        00
```

Фиг. 5.2.2 Содержимое памяти, для тестирования выбран блок в 64 байта.

Модуль vluint7 имеет интерфейс:

```
module vluint7 (
input wire clk,
input wire reset,
input wire beg,
input wire ['MEM_ADDR_WIDTH-1:0] addr,

output logic ['MEM_ADDR_WIDTH-1:0] addr_out,
output logic rd,
output logic ['WORD_WIDTH-1:0] data
);
```

Фиг.5.2.3 интерфейс модуля

Здесь:

- clk: синхроимпульс
- reset: сброс состояния
- beg: сигнал к распаковке
- addr: адрес начала распаковки
- addr_out: адрес на котором закончилась распаковка
- rd: сигнал об окончании распаковки
- data: распакованные данные

Распаковка начинается с приходом сигнала beg

```
always @ (posedge beg)begin
                              // ожидание чтения памяти
40
            loc rd <= 0;
41
            loc beg <= 1;
                              // начинаем читать память
42
            data <= 0;
                              //
                              // распаковка с младших разрядов
43
            loc shift <= 0;
44
            loc addr <= addr; //
            rd <= 0;
                              // результат не готов
45
            working <= 1;
46
                              // распаковываем
47
        end
```


Фиг.5.2.4 начало работы

Собственно распаковка:

```
51
        always @ (posedge loc_wrd) begin
52
          if (working) begin
53
            data <= data | (tmp_data[6:0] << loc_shift);</pre>
54
            loc addr ++;
             if (tmp data[7]) begin
55
               loc shift += 7;
56
57
               loc beg <= 1;
58
             end else begin
59
              rd <= 1;
60
               working <= 0;
               addr out = loc addr;
61
62
               loc beg <= 0;
63
             end
64
          end
65
        end
```

Фиг.5.2.4 распаковка

Всё довольно просто, по окончании чтения памяти, сохраняем текущие 7 разрядов в их позицию, наращиваем адрес чтения, отдаём команду на чтение и наращиваем позицию сдвига данных.




Фиг. 5.2.3 результат работы симулятора

Эмулятор (в данном случае ModelSim от Altera, тут без него не обойтись) демонстрирует нам что распакованы три числа, прочитано 7 байтов памяти.

Синхронное FIFO¹


Прежде чем приступить к декодеру команд, нам потребуется буфер, в который декодер сможет записывать инструкции и из которого их можно будет вычитывать для исполнения. Дисциплина записи/чтения - очередь. Писатель и читатель работают на одной частоте, поэтому очередь синхронная.

Синхронная очередь - довольно простое устройство - это кольцевой буфер с указателями чтения / записи.



Фиг. 5.2.4 состояния кольцевого буфера: пустой, частично заполненный, полный

Автор, не мудрствуя лукаво, взял готовый verilog модуль (sync_fifo) и использовал его с минимальными доработками. В силу особенностей реализации он способен работать только с буфером размером в степень двойки, но нас это вполне устроит.



Фиг.5.2.5 эмуляция модуля sync fifo

На Фиг.5.2.5 показана эмуляция работы, чтение идёт со случайными задержками (/tb/rd_en), поэтому буфер время от времени переполняется (/tb/full), при этом приостанавливается запись (/tb/din, /tb/wr_en).

Декодер инструкций.

Для начала следует определиться с инструкциями, из опкодами и аргументами. Попробуем вычислить выражение (a+3) * b-c. Для этого требуются следующие инструкции:

- stop конец работы, opcode = 0, аргументов нет
- varpush кладём на вершину стека адрес переменной, opcode = 1, один аргумент (адрес)

1

¹ First In First Out, очередь

- eval вычисляем значение переменной, берём адрес с вершины стека и вместо него помещаем значение по адресу, орсоde=2, аргументов нет
- imdpush помещаем на вершину стека аргумент число, opcode=3, аргумент один (число)
- рор удаляем элемент с вершины стека, орсоde=4, аргументов нет
- add удаляем из стека два элемента, складываем и сумму кладём в стек, opcode=5, аргументов нет
- minus удаляем из стека два элемента, вычитаем и разность кладём в стек, opcode=6, аргументов нет
- mul удаляем из стека два элемента, перемножаем и произведение кладём в стек, орсоde=7, аргументов нет

Пусть адрес a=0, b=4, c=8. Опкоды и адреса на первых порах 16-разрядные, в нашей плате всего чуть больше 32 Кб памяти (15 разрядов).

Вышеприведённый пример порождает следующий набор инструкций: Не забываем, что в младшие два разряда орсоdе помещается число аргументов.

мнемоника/ ассемблер	opcode	N args	args	код
varpush a	1	1	0	0005 0000
eval	2	0		8000
imdpush 3	3	1	3	000D 0003
add	5	0		0014
varpush b	1	1	4	0005 0004
eval	2	0		0008
mul	7	0		001C
varpush c	1	1	8	0005 0008
eval	2	0		0008
minus	6	0		0018

Поскольку все значения адресов и опкодов умещаются в 7 разрядов, упаковка в Vluint7 оказывается тривиальной, содержимое буфера памяти с кодом показано на Фиг.5.2.6.

```
    05
    00
    08
    0D
    03
    14
    05
    04

    08
    1C
    05
    08
    08
    18
    00
    00

    00
    00
    00
    00
    00
    00
    00
    00

    00
    00
    00
    00
    00
    00
    00
    00

    00
    00
    00
    00
    00
    00
    00
    00

    00
    00
    00
    00
    00
    00
    00
    00

    00
    00
    00
    00
    00
    00
    00
    00

    00
    00
    00
    00
    00
    00
    00
    00
```

Фиг. 5.2.6 бинарный код, соответствующий выражению (a + 3) * b - c

В сущности, у нас всё есть для создания декодера инструкций: мы умеем буферизировать поток опкодов и операндов с помощью очереди, инициализировать и читать (синхронную) память, осталась малость - научиться вычитывать из очереди не просто значения, а именно инструкции - опкод и нужное число аргументов в одной транзакции. Впрочем, это не сложно.

В цикле:

читаем элемент из очереди

```
// Wait until there is data in fifo
           while (fifo empty) begin
37
             fifo rd <= 0;
38
             $display("[%0t] FIFO is empty, wait for writes to happen", $time);
39
             @(posedge clk);
40
            end;
41
           // Sample new values from FIFO
            fifo rd <= 1'bl;
44
            @(posedge clk);
45
            fifo rd <= 1'b0;
46
            @(posedge clk);
```

Фиг.5.2.7 ожидание и чтение из очереди

- делаем несколько итераций - по числу аргументов, которое хранится в двух младших разрядах инструкции

```
48
            if (nargs) begin
49
              cur args[cur arg] <= fifo data;
50
              nargs <= nargs - 1;
51
              cur arg <= cur arg + 1;
52
            end else begin
53
              cur instr <= fifo data;
54
              has smth <= 1'b1;
55
              cur arg <= 0;
              nargs <= fifo_data[1:0];</pre>
56
57
            end;
```

Фиг.5.2.8

распаковка завершена

```
if (has smth && cur instr == 0)
60
              stop <= 1'b1;
61
            else if (has smth && nargs == 0) begin
62
              case (cur instr[7:2])
                6'b000001: $display("[%0t] VARPUSH %d", $time, cur_args[0]);
63
                6'b000010: $display("[%0t] EVAL", $time);
64
                6'b000011: $display("[%0t] IMDPUSH %d", $time, cur args[0]);
65
66
                6'b000101: $display("[%0t] ADD", $time);
67
                6'b000111: $display("[%0t] MUL", $time);
                6'b000110: $display("[%0t] MINUS", $time);
68
```


Фиг. 5.2.9 отладочная печать распакованных инструкций

- Запускаем пример в отладчике и получаем заветные слова в консоли отладчика

```
# [210] VARPUSH 0
# [250] EVAL
# [330] IMDPUSH 3
# [370] ADD
# [450] VARPUSH 4
# [490] EVAL
# [530] MUL
# [610] VARPUSH 8
# [650] EVAL
# [690] MINUS
```

Фиг. 5.2.10 отладочная печать вышеописанного примера

На сладкое - диаграмма состояния



Фиг.5.2.11 временная диаграмма

Что же, мы готовы к созданию калькулятора (вычислителя выражений).

Калькулятор.