
## **CSE 331 Computer Organization**

## Project 2 – ALU with Structural Verilog

## Proje Ana Yapısı



Projede kullandığım yapı yukarıdaki şekildeki gibidir.

Nor komutu için

And komutu için and\_32bit(S,A,B); modülü Or komutu için or 32bit(S, A, B); modülü Add komutu için fulladder 32bit(sum, carry out, input1, input2,carry in); modülü Xor komutu için xor 32bit(S,A,B); modülü Sub komutu için fulladder\_32bit(sum, carry\_out, input1, input2, carry\_in); modülü sra\_module(outfifth, inp, select1,select2,select3,select4,select5); >> komutu için modülü sl module(outfifth, inp, select1,select2,select3,select4,select5); << komutu için modülü

and\_32bit(S,A,B); — → 32bit A ve 32bit B inputlarını and işlemine sokar ve sonucu 32bit olan S outputunda gösterir.

nor 32bit(S, A, B); modülünü tasarladım.

or\_32bit(S, A, B); → 32bit A ve 32bit B inputlarını or işlemine sokar ve sonucu 32bit olan S outputunda gösterir.

fulladder\_32bit(sum, carry\_out, input1, input2, carry\_in); — → carry\_in inputuna 1b'0 verdiğimizde 32bit A ve 32bit B inputlarını toplar ve sonucu 32bit olan S outputunda gösterir.

xor\_32bit(S,A,B); 32bit A ve 32bit B inputlarını xor işlemine sokar ve sonucu 32bit olan S outputunda gösterir.

fulladder\_32bit(sum, carry\_out, input1, input2, carry\_in); carry\_in inputuna 1b'1 verdiğimizde 32bit A ve 32bit B inputlarını çıkarır ve sonucu 32bit olan S outputunda gösterir.

sra\_module(outfifth, inp, select1,select2,select3,select4,select5); En fazla 32 bite kadar 32bitlik inputu sağa kaydırma işlemi yapar ve outfifth isimli outputta gösterir. Selectlere verdiğimiz değerler doğrultusunda farklı farklı kaydırmalar yapabiliriz.Bu selectlere değerleri alu32.v isimli modülde atanabiliyor ve kaydırma biti sayısına bu modülde karar veriliyor. Selectlere değer atama aşağıdaki şekilde gösterildiği gibidir.

Select bitlerine sırası ile select0,select1,select2,select3,select4 değerleri verilir. Yani yukarıdaki gibi 01000 değerleri girildiğinde 2 basamak sağa kayar.

select0=1'b0
select1=1b'1
select2=1'b0
select3=1'b0
select4=1'b0 olduğunda 2 basamak sağa kayar.

sl\_module(outfifth, inp, select1,select2,select3,select4,select5); → Bu modülde sra\_moduldeki sağa kaydırma işleminin tam tersini yani sola kaydırma işleminin yapılması amaçlanmıştır.yani Select bitlerine sırası ile select0,select1,select2,select3,select4 değerleri verilir. Yani yukarıdaki gibi 01000 değerleri girildiğinde 2 basamak sola kayar.

select0=1'b0 select1=1b'1

select2=1'b0

select3=1'b0

<u>select4=1'b0 olduğunda 2 basamak SOLA kayması gerekmekteydi.</u> Ancak hatalı sonuçlar gelmektedir.

And ,Or ,Add ,Xor ,Sub , >>, <<, Nor işlemlerinden çıkan 32 bitlik sonuçların her bir bitleri 32 tane tasarlanan her muxun bir girişine verilir. (En yukarıda proje tasarımı örneğinde verildiği gibi.)

ALU select (S)	Operation Operation
000	R = A AND B
001	R = A OR B
010	R = A + B
011	R = A XOR B
100	R = A - B
101	R = A >> B (arithmetic shift right)
110	R = A << B (shift left)
111	R = A NOR B

Muxa şekildeki select bitleri verildiğinde o selectin

gösterdiği modülün sonucu çıktı olarak output üretir.

Bu yapı alu32.v modülünde kurulmuştur. Aşağıda gösterilmiştir.

000 için And 32bit çıktısını outa verir.

001 için Or 32bit çıktısını outa verir.

010 için Fulladder 32bit (toplama )çıktısını outa verir.


011 için Xor\_32bit çıktısını outa verir.

100 için Fulladder 32bit çıktısını outa verir.

**101** için Sra\_module çıktısını outa verir.

- 110 için SI module çıktısını outa verir.
- 111 için Nor 32bit çıktısını outa verir.

## 8\*1 mux aşağıdaki mux yapısı ile tasarlanmıştır.



 Projemde her modüle karşılık bir testbench yazılmıştır. Top modülüm alu32 modülüdür. Ve alu32\_testbench sonuçları sl(sola kaydırma modülü haricinde) doğru sonuçlar vermektedir ve aşağıdaki gibidir. Her select için 3 farklı sonuç döndürmesi için 3 farklı input verilmiştir.

