
## 第六章习题

1、试用 JK 触发器设计五进制同步加法计数器。写出设计过程和激励方程,可以不画逻辑图。


2、试用 JK/D 触发器和少量门设计一个五进制递减同步计数器(100 到 000)。写出设计过程 并画出逻辑图。


3、试用 JK/D 触发器和少量门设计一个时序电路。该电路能顺次产生 000→001→011→111 →110→100→000 状态循环。

4、试用 JK/D 触发器设计一个可控型计数器,其状态转换图如图所示,並检验电路能否自启动。




5、4 位双向移位寄存器 74194 功能表如下表所示。设初始状态为 0011,分析电路,写出状态转换表并画各 Q 端波形。






6、4 位双向移位寄存器 74194 功能表如下表所示。设初始状态为 1001,分析电路,写出状态转换表并画各 Q 端波形。



7、下图所示为同步可预置 4 位二进制计数器 74LS161 的应用电路,附表是 74LS161 的功能真值表。请列出图示电路的状态转换真值表,并说明其逻辑功能( $Q_D$ 是 MSB)。

## 74LS161 功能真值表



8、由 1 片 74HC161 组成的计数器如图所示,分析计数器的模值、计数器的状态转移图、画出 clk 与 Y 的输出波形, Y 的分频比是多少?

