$\mathbf{V}_{\mathbf{DD}}$ 

D


D

**OUT** 

2.1.10 CMOS结构

• CMOS优点: 静态功耗小,

电路结构简单规则



IN

图 2-16 CMOS 结构剖面示意图

#### 2.2 COMS逻辑部件


- ◆2.2.1 CMOS倒相器设计
- ◆2.2.2 CMOS与非门、或非门的结构

#### 及等效倒相器设计方法

- ◆2.2.3 其他CMOS逻辑门
- ◆2.2.4 D触发器
- ◆2.2.5 内部信号的分布式驱动结构.

#### 2.2.1 COMS倒相器设计

- CMOS倒相器的结构
- □典型的CMOS构造
- □两栅极相连做输入
- □两漏极相连做输出
- □衬底与源极相连
- CMOS倒相器的原理




#### COMS倒相器设计


- CMOS倒相器设计是CMOS门电路中最基本的逻辑部件
- 在一定的工艺条件下,倒相器的设计关键是对晶体管的尺寸(W/L)的设计,并由确定的沟道长度L计算得到沟道宽度W
- 计算方法:应用上升时间t<sub>r</sub>与下降时间t<sub>f</sub>公式 计算W/L

## 第 5 页

### 上升时间与下降时间



### 上升时间与下降时间



#### • 上升时间:

在输入阶跃波的条件下,输出信号从 \*0.1V<sub>DD</sub>上升到0.9V<sub>DD</sub>所需要的时间

### •下降时间:

在输入阶跃波的条件下,输出信号从 $0.9V_{DD}$ 下降到 $0.1V_{DD}$ 所需要的时间

### 上升时间与下降时间

$$t_r = \tau_P$$

上升时间:
$$t_{r} = \tau_{p} \left[ \frac{\alpha_{p} - 0.1}{(1 - \alpha_{p})^{2}} + \frac{\operatorname{arcth} \left( 1 - \frac{0.1}{1 - \alpha_{p}} \right)}{1 - \alpha_{p}} \right]^{\frac{1}{p}}$$

$$0.1 \leq \alpha_{\rm p} \leq 0.9$$

下降时间:
$$0.1 \le \alpha_{P} \le 0.9$$

$$t_{f} = \tau_{N} \left[ \frac{\alpha_{N} - 0.1}{(1 - \alpha_{N})^{2}} + \frac{\operatorname{arcth}\left(1 - \frac{0.1}{1 - \alpha_{N}}\right)}{1 - \alpha_{N}} \right]$$

#### 上升时间与下降时间

• 其中: arcth: 反双曲正切

$$\alpha_{P} = \frac{V_{TP}}{V_{dd}} \qquad \alpha_{N} = \frac{V_{TN}}{V_{dd}}$$

$$\tau_{P} = \frac{C_{L}}{K_{P}V_{dd}} \qquad \tau_{N} = \frac{C_{L}}{K_{N}V_{dd}} \qquad C_{L}$$
 为负载电容

由于
$$K_N = K_N' \left[ \frac{W}{L} \right] = \frac{\mu_N \varepsilon_{0X}}{2 t_{0X}} \left[ \frac{W}{L} \right]$$



所以宽长比[W/L]与下降时间成反比。

### 复习: 双曲函数与反双曲函数

arcth: 反双曲正切

双曲正弦:  $\operatorname{sech} = \frac{e^{\lambda} - e^{-\lambda}}{2}$  双曲余弦:  $\operatorname{cosh} = \frac{e^{\lambda} + e^{-\lambda}}{2}$ 

双曲正切:  $tanh = \frac{e^{x} - e^{-x}}{e^{x} + e^{-x}}$  双曲余切:  $cosh = \frac{e^{x} + e^{-x}}{e^{x} - e^{-x}}$ 

反双曲正切: arc tanh 或者 arc th

可用Excel MatLab等工具计算

### 倒相器的最高工作频率

- 当输出信号的幅度变化只能在0.1V<sub>DD</sub>~0.9V<sub>DD</sub> 范围内时,且信号为锯齿波,这时所对应的信号频率被认为是倒相器的最高工作频率
- 在实际设计中,通常对器件的最高工作频率要预留一定设计余量,然后就可求得上升时间与下降时间,在根据工艺提高的特征数值,即可计算MOS管的具体尺寸(W/L)

### 倒相器的尺寸设计

- 通常要求输出波形对称 即 $t_r = t_f$
- 同一工艺下,NMOS与PMOS的栅极氧化层厚度相同,若阈值电压相等,则 $K_p=K_N$

由于
$$K_N = K_N' \left[ \frac{W}{L} \right] = \frac{\mu_N \varepsilon_{0X}}{2t_{0X}} \left[ \frac{W}{L} \right]$$

则 
$$\frac{(W/L)_P}{(W/L)_N} = \frac{\mu_N}{\mu_P} \approx 2.5$$

因此可由此计算:  $t_f \rightarrow \tau_N \rightarrow K_N \rightarrow (W/L)_N$   $\rightarrow (W/L)_P$  wxhsnow@163.com

### 例题: 倒相器的尺寸设计

例 2-1 设计一个倒相器,要求  $t_r = t_f = 25 n s$ ,  $V_{TN} = 1 V$ ,  $V_{TP} = -1 V$ ,  $V_{DD} = 5 V$ , 栅氧化层厚度为50 n m,负载电容 $C_L = 2 p F$ 。(电子迁移率 $\mu_N = 600 c m^2 / V \cdot s$ ) 试计算 NMOS管和 PMOS管的宽长比。

$$\begin{aligned}
\widehat{\mathbf{M}} : \quad \mathbf{K}_{N} &= \mathbf{K}_{N}' \left[ \frac{W}{L} \right] = \frac{\mu_{N} \mathcal{E}_{0X}}{2 t_{0X}} \left[ \frac{W}{L} \right]_{N} \\
&= \frac{600 \times 10^{-4} \times 3.9 \times (8.85 \times 10^{-14} \times 10^{2})}{2 \times 50 \times 10^{-9}} \left[ \frac{W}{L} \right]_{N} = 2.07 \times 10^{-5} \left[ \frac{W}{L} \right]_{N} \\
\tau_{N} &= \frac{C_{L}}{K_{N} V_{dd}} = \frac{2 \times 10^{-12}}{2.07 \times 10^{-5}} \left[ \frac{W}{L} \right]_{N} \times 5 = 1.93 \times 10^{-8} \left[ \frac{L}{W} \right]_{N}
\end{aligned}$$

### 例题: 倒相器的尺寸设计

$$\alpha_{\rm N} = \frac{{\rm V}_{\rm TN}}{{\rm V}_{\rm dd}} = \frac{1}{5} = 0.2,$$


$$t_f = 1.85 \tau_N = 1.85 \times 1.93 \times 10^{-8} \left[ \frac{L}{W} \right]_N = 25 \times 10^{-9},$$

$$\therefore \left[\frac{W}{L}\right]_{N} = 1.43, \quad \text{取整数值2}$$

$$(W / L)_P \approx 2.5(W / L)_N = 5$$



2.2.2 COMS与非门的结构与原理。




#### 与非门的倒相器设计

• 根据晶体管的串并联关系,再根据等效倒相器中相应晶体管的尺寸,直接获得与非门中各晶

体管的尺寸

倒相器 上升下降时间



#### 与非门的倒相器设计

- 具体方法:
- □将与非门中串联的M₃与M₄等效为倒相器中的 NMOS晶体管一一与下降时间有关
- □将与非门中并联的M<sub>1</sub>与M<sub>2</sub>等效为倒相器中的 PMOS晶体管一一与上升时间有关
- □根据频率要求以及倒相器中器件宽长比设计与 非门 wxhsnow@163.com

#### 与非门的倒相器设计


- ◆考虑M₃与M₄串联,为保持下降时间不变,二者的等效电阻必须缩小一半 下降时间公式
- ◆从t<sub>f</sub>与宽长比成反比的角度分析:宽长比[W/L]
- ==》宽长比为倒相器中的NMOS晶体管的两倍
- 考虑M<sub>2</sub> 与M<sub>2</sub>并联,为保持下降时间不变
  - ==》宽长比为倒相器中的PMOS的一半?

why?

### 多输入与非门的倒相器设计

- · 将与非门中N个串联的NMOS管、N个并联的 PMOS管分别等效为倒相器中的NMOS管、 PMOS管;
- 根据频率要求和有关参数计算获得倒相器中的NMOS管和PMOS管的宽长比
- · 考虑NMOS管的串联,为保持下降时间不变, 宽长比为倒相器中的NMOS的N倍;
- PMOS管的宽长比与倒相器中的PMOS的相同

#### COMS或非门



#### 或非门的倒相器设计

- 考虑M<sub>1</sub>与M<sub>2</sub>串联,为保持上升时间不变,二 者的等效电阻必须缩小一半(或者从t<sub>r</sub>与宽长比成反比的角度分析)
- ==》宽长比为倒相器中的PMOS晶体管的两倍
- M<sub>3</sub>与M<sub>4</sub>并联,为保持上升时间不变,宽长比与倒相器中的相同

### 多输入或非门的倒相器设计

- · 将或非门中N个串联的PMOS管、N个并联的 NMOS管分别等效为倒相器中的PMOS管、 NMOS管;
- 根据频率要求和有关参数计算获得倒相器中的 NMOS管和PMOS管的宽长比
- · 考虑PMOS管的串联,为保持上升时间不变, 宽长比为倒相器中的PMOS的N倍;
- NMOS管的宽长比与倒相器中的NMOS的相同

### 例题2-2: 倒相器的尺寸设计

例 2-2 : 设倒相器的宽长比 $\left\lceil \frac{W}{L} \right\rceil_{L} = 5$ ,  $\left\lceil \frac{W}{L} \right\rceil_{L} = 2$ 

电子、空穴的迁移率之比为2.5:1

试 计 算 两 输 入 与 非 门 、 两 输 入 或 非 门 各 MOS 管 的 尺 寸 。

$$\left\lfloor \frac{W}{L} \right\rfloor_P = 5,$$

解: 两输入与非门: 
$$\left[\frac{W}{L}\right]_P = 5$$
,  $\left[\frac{W}{L}\right]_N = 2 \times 2 = 4$ 


两输入或非门: 
$$\left[\frac{W}{L}\right]_P = 2 \times 5 = 10, \qquad \left[\frac{W}{L}\right]_N = 2$$

$$\left[\frac{W}{L}\right]_{N}=2$$

### 多输入的与非门、或非门

- 结构: 串联或者并联的晶体管的数量变化
- 输入数量N不可以随意增多 串联结构的器件存在衬底偏置效应
- 与非门: NMOS
- 或非门: PMOS
- 衬底偏置效应的影响:

与非门:串联的上层MOS管阈值电压提高,相应导通过程变缓,wx对信号的响应滞后



wxhsnow@163.com

### 2.2.3其他CMOS逻辑门


- ◆ 1、CMOS组合逻辑单元
- ◆ 2、异或门
- ◆ 3、传输门
- ◆ 4、三态门



#### 1、CMOS组合逻辑单元

• 组合规则:

```
NMOS 串联、 PMOS 并联 == 》与
NMOS 并联、 PMOS 串联 == 》或
```



#### 与或门

学生练习:

写出表达式,计算宽长比

设倒相器中比例为:


$$\begin{bmatrix} W / L \end{bmatrix}_P = 5, \quad \begin{bmatrix} W / L \end{bmatrix}_N = 2,$$

$$f = \overline{A + B \cdot C + D \cdot E}$$

### 例题2-3: CMOS组合逻辑单元

例 2-3 设倒相器的宽长比
$$\left[\frac{W}{L}\right]_{P} = 5$$
,  $\left[\frac{W}{L}\right]_{N} = 2$  计算图中  $f = \overline{A + B \cdot C + D \cdot E}$  中各管的宽长比解: NMOS:  $\left[W/L\right]_{NA} = \left[W/L\right]_{N} = 2$ ,  $\left[W/L\right]_{NB} = \left[W/L\right]_{NC} = \left[W/L\right]_{ND} = \left[W/L\right]_{ND} = \left[W/L\right]_{NE}$   $= 2\left[W/L\right]_{N} = 4$   $\left[W/L\right]_{PA} = \left[W/L\right]_{PB} = \left[W/L\right]_{PC} = \left[W/L\right]_{PD} = \left[W/L\right]_{PE} = 3\left[W/L\right]_{P} = 15$  wxhsnow@163.com

### 或与门



学生练习:

写出表达式, 计算宽长比

设倒相器中:

$$\begin{bmatrix} W / L \end{bmatrix}_P = 5, \quad \begin{bmatrix} W / L \end{bmatrix}_N = 2,$$

$$f = \overline{A \cdot (B + C) \cdot (D + E)}$$

### 练习: CMOS组合逻辑单元

设倒相器的宽长比
$$\left[\frac{W}{L}\right]_P = 5$$
,  $\left[\frac{W}{L}\right]_N = 2$   
计算  $f = \overline{A \cdot (B + C) \cdot (D + E)}$  中各管的宽长比解: NMOS:  $\left[W/L\right]_{NA} = \left[W/L\right]_{NB} = \left[W/L\right]_{NC}$   $= \left[W/L\right]_{ND} = \left[W/L\right]_{NE}$   $= 3\left[W/L\right]_{N} = 6$  PMOS:  $\left[W/L\right]_{PA} = \left[W/L\right]_P = 5$ 

OS: 
$$[W / L]_{PA} = [W / L]_{P} = 5$$
  
 $[W / L]_{PB} = [W / L]_{PC} = [W / L]_{PD}$   
 $= [W / L]_{PE} = [W / L]_{P} = 10$ 

### 2、异或门

 $Z(A, B) = \overline{A} \cdot B + A \cdot \overline{B}$ 

- ◆A、B均为0, Z=0; A、B均为1, Z=0; 当A、B不同时, Z=1;
  - 二进制加法的本位和规律
  - ==》异或门作为加法器的基本组成单元
- ◆输出信号控制:
  - A=1,B经过异或门倒相输出
- A=0,B经过异或门同相输出

WALISHUW (WAUS.CUIII

#### 3、传输门

- ◆根据MOS晶体管的基本工作原理,
- ◆将MOS器件作为开关,进行信号传输
- ◆ ==》 传输门
- ◆与普通MOS晶体管不同之处: 器件的源端和漏端位置随传输的是高电平或低电平而 发生变化
- ◆判断源极和漏极位置的基本原则: 电流方向 对NMOS管: 电流从漏极流向源极

对PMOS管: 电流从源极流向漏极

#### NMOS传输门

- 传输高电平时:
- $\square$ 设 $V_O$ 的初始值为 $0, V_G = V_{DD}, V_i = V_{DD}^{V_i}$  D
- □目的:给电容CL充电
- □ 电流方向: 左一>右,故左:漏极,右:源极
- $\square$  开始 $V_S = V_O = 0$ ,  $V_{GS} = V_{DS} = V_{DD}$ ,故饱和
- □电容C<sub>L</sub>充电,S电位升高,V<sub>GS</sub>减小,电流减小
- $\square$ 当 $V_{GS} = V_{TN}$  时, $V_O = V_{DD} V_{TN}$  ,达到临界导通电容上的电压不能继续增大,有一个阈值电压损耗
- ▶ | V<sub>BS</sub> | 不断增大,加速沟道导鬼水平的下降,更早截止

### NMOS传输门

- 传输低电平时:
- $\square$ 设 $V_O$ 的初始值为 $V_{DD}$ ,  $V_G = V_{DD}$ ,  $V_i = 0$
- □目的:给电容CL放电
- □ 电流方向: 右一>左, 故左: 源极, 右: 漏极
- □ 开始V<sub>GS</sub> 保持不变,

 $V_O = V_{DD} - V_{DD} - V_{TN}$ ,饱和,电流近似恒定  $V_O < V_{DD} - V_{TN}$ 之后,非饱和区, $V_{DS}$ 减小,放电电流减小  $V_O = 0$ ,放电结束,低电平传输结束

□NMOS传输门可以完全传输低电平

#### PMOS传输门

- 传输低电平时:
- 对电容放电, $|V_{GS}| = |V_{TP}|$ 时,放电结束有阈值电压损耗
- 传输高电平时
- 对电容充电 ,  $V_0 = V_i$  , 传输高电平结束
- □PMOS传输门可以完全传输高电平 wxhsnow@163.com


• PMOS传输门可以完全 传输高电平

 NMOS传输门可以完全 传输低电平 V<sub>G</sub>






●低电平:PMOS截止后NMOS继续工作



#### 4、三态门

- 三态门广泛用于总线结构的电路系统
- 三态: 0、1、高阻
- 三态倒相器、三态同相器



三态倒相器

(c=1时高阻


c=0时为倒相器)
wxhsnow@163.com

Date Out

同相输出三态门

(c=1时为同相器

c=0时高阻




### **旬相三态门**

- 控制端C=1时:
  - 不控制与非门、或非门
  - "倒相十倒相"—>同相
- 控制端C=0时:

 $M_1$ 、 $M_2$ 都截止


高阻状态



#### 三态倒相器1

- 控制端C=1时:
   M<sub>3</sub>、M<sub>4</sub>都截止,高阻状态
- 控制端C=0时: 正常倒相状态

#### 三态倒相器2




□控制端C=1时: M3、M4都截止,高阻状态

□控制端C=0时: 正常倒相状态



#### 2.2.4 D触发器



寄存单元闭合,锁存原有信号,

维持输出不变

CLK再由1跳变为0时

主寄存单元闭合锁住输入,同时将

wxhsnow其通过TG3传到输出Q;


#### D触发器

- S=0时,或非门A、B等效为倒相器
- CLK=0时: TG<sub>1</sub>,TG<sub>4</sub>导通TG<sub>2</sub>,TG<sub>3</sub>截止
- ◆D端输入信号通过TG<sub>1</sub>,进入主寄存单元,从寄存单元闭合,锁存原有信号,维持输出不变
- CLK由0跳变为1时: TG<sub>1</sub>,TG<sub>4</sub>截止TG<sub>2</sub>,TG<sub>3</sub>导通
- ❖主寄存单元闭合锁住输入,同时将其通过TG3传到输出Q;
- CLK再由1跳变为0时,D触发器又进入输入信号并锁存原有信号的状态
- □前沿触D发器:输出的变化发生在0->1的跳变时刻

### 2.2.5 内部信号的分布式驱动结构

- 任何一个逻辑门都有一定的驱动能力,当 它所要驱动的负载超过了它的能力,将使 速度性能受到严重影响。
- VLSI系统中通常采用分布式驱动结构解 决信号的传输驱动。

## 2.2.5 内部信号的分布式驱动结构。



# Thanks