
4 组合逻辑电路


1、试用 2 输入与非门设计一个 3 输入的组合逻辑电路。当输入的二进制码小于等于 5 时,输出为 0:输入大于 5 时,输出为 1。

2、4 选 1MUX(数据选择器)如附图所示,其逻辑功能如下表所示。试仅用 4 选 1 数据选择器分别实现二变量和三变量异或逻辑函数。




4	选1数据选择器功能表			
	E	S ₁	S ₀	Υ
	1	X	X	0
	0	0	0	D_0
	0	0	1	D_1
	0	1	0	D_2
	0	1	1	D_3

3、分别用两个 4 选 1 数据选择器和 3-8 译码器实现一个全加器, 试画出其连线图。4 选 1 数据选择器惯用符号及其功能表如下:



4、4 选 1 数据选择器如附图所示,其逻辑功能如下表所示。试仅用 4 选 1 数据选择器实现逻辑函数 F $(A,B,C) = \sum m(3,5,6,7)$ 。



5、分别用集成 3-8 译码器 74hc138 和数据选择器 74hc154 并辅以适当门电路实现下列组合逻辑函数:

$$Y = \overline{AB} + AB + \overline{B}C$$