1

页

## 第三章 工艺与设计接口

王晓华

#### 集成电路设计与制造

- ◆集成电路设计 无生产线 **Fabless** (Fabrication Fabricate)
- ◆集成电路制造 无芯片设计 Chipless 工艺生产线——》代客户加工(代工)Foundry
- ◆工艺设计文件 PDK Process Design Kits 代工单位一一》设计单位
- ◆GDS-II版图文件一一》制作掩模板(Mask) 设计单位一一》代工单位。 "63.com

### 目录

- ◆ 3.1 设计与工艺接口问题
- ◆ 3.2 工艺抽象
- ◆ 3.3 电学设计规则
- ◆ 3.4 几何设计规则
- ◆ 3.5 工艺检查与监控

#### 3.1 设计与工艺接口问题

- ◆3.1.1 基本问题--工艺线选择
- >所有的设计都是为了制造产品,必须由工艺实现;
- ▶不同工艺线的加工类型、加工能力、基本电参数对设计具有强烈的制约;

#### 设计与工艺接口问题

- ◆3.1.2 设计的困惑
- $\succ$ 1、应用萨氏方程  $K_N' = \frac{\mu_0 \varepsilon_{ox}}{2t_{ox}}$ 以及沟道调制因子 $\lambda$
- ▶2、衬底偏置效应: 系数取值?
- >3、上升、下降时间: 负载电容  $C_L$ ?
- ▶4、迁移率比值: 不同工艺线制造的器件电子/空穴迁移率各不相同
- ▶5、版图设计:

W/L可计算,其他尺寸(有源区、引线孔、距离)? 光刻胶有胀缩,不能直接按理论值画,应该为多少?

#### 设计与工艺接口问题

◆3.1.3 设计与工艺接口

由工艺线提供设计困惑中的所有参数

设计需要的参数: 电学设计参数、几何设计参数

▶1、电学设计参数:

工艺工程师根据自己工艺线测得数据计算出K'的值告诉设计者;提供阈值电压,设计者不需要计算可直接应用;

▶2、几何设计参数:

提供一组最小尺寸,包括各种最小尺寸、最小间距、缩放规则等

wxhsnow@163.com

第

6

页

#### 设计规则

- ❖设计规则是IC工程师和工艺工程师之间相互制约的手 页 段,两者沟通的桥梁
- ❖通过设计规则,电路工程师不必了解工艺细节就可以 成功的设计出电路; 而工艺工程师也不需要了解电路 内容就可以成功的制造出电路
- ❖设计规则是电路性能和成品率之间的折中
- □ 设计规则保守(限制小,尺寸大)则成品率高,但 电路面积大、性能差一些:
- □ 设计规则激进,则电路性能好、面积小,但成品率低。

#### 设计与工艺接口问题

设计与工艺双方必须共同遵守"设计与工艺的接口"规范:设计规则

 $==\rangle$ 

电路与系统的设计者不需要了解工艺的具体细节; 工艺制作者不需要了解电路与系统的细节

#### 设计与工艺接口问题

➤工艺检查与监控: PCM

工艺工程师设计了一套检测、监控结构,随产品的加工过程同步加工,反映制造参数是否被控制在有效范围内,可证明制造参数是否与设计参数一致

==> 可判断问题是出在设计方面还是工艺方面

#### 页

- 3.2 工艺抽象
- ◆3.2.1 工艺对设计的制约
- ▶1、最小加工尺寸对设计的制约

表现在三个方面:特征尺寸、集成密度、器件电特性

▶2、电学参数对设计的制约

比较重要的参数:阈值电压、薄层电阻、单位面积电容和本征导电因子

▶3、标准工艺流程对特殊工艺要求的制约 通常要求设计迁就工艺

#### 3.2.2 工艺抽象

- ◆工艺工程师如何得到并描述设计参数?
  - ==〉工艺抽象
- ◆工艺抽象:将工艺抽象成设计者所熟悉的电学参数描述,将工艺线的加工精度抽象成一个具体的规则
- > 电学设计规则
- > 几何设计规则
- ◆设计者遵循接口规定进行设计;制作者保证工艺达到接口规定的参数


#### 3.2.2 工艺抽象

- ◆ 1、掺杂浓度的描述
- ◆ 2、氧化层厚度的描述
- ◆ 3、薄膜参数的描述
- ◆ 4、阈值电压的描述
- ◆ 5、工艺综合效应的描述

#### 1、掺杂浓度

- □ 方块电阻:每一方块中的电阻是多少描述掺杂浓度 R<sub>□</sub> 单位:
- 电阻 $R = \rho \frac{L_{\xi}}{S_{\text{截面积}}}$

电阻
$$R_{\square} = \rho \frac{L_{\mathbb{K}}}{L_{\mathbb{R}} \times h} = \frac{\rho}{h}$$



#### 2、氧化层厚度

- ◆ 氧化层厚度影响单位面积电容
- >栅区单位面积电容: 计算器件输入电容
- >场区单位面积电容: 影响分布电容

#### 3、薄膜参数

- ◆多晶硅电阻是最重要的薄膜参数
- >多晶硅作栅极:

其电阻关系到远端和近端的信号强度; 对高频电路,关系到远端和近端的充放电速度;

- >多晶硅作电阻:对方块电阻计算有影响
- ▶多晶硅作"桥":信号线上附加电阻

#### 4、阈值电压

- ◆阈值电压是MOS结构的重要参数,它的数值及 <sup>页</sup> 其误差大小对电路性能将产生重要的影响。
- ➤ 硅栅MOS器件: 阈值电压反映了衬底掺杂浓度,栅氧化层厚度,栅氧化层中含有的电荷性质与数量以及多晶硅与衬底的功函数差;
- ➤场区的阈值电压: 反映了场区下的表面杂质浓度,场氧化层厚度,场氧化层中含有的电荷数以及金属或多晶硅与衬底的功函数差。

页

#### 5、工艺综合效应

- ◆ 在工艺流程中,由若干工艺所产生的综合效应也必须用直观的参数描述。
- ▶pn结的质量: 击穿电压
- ▶pn结两边的掺杂水平及其差异: pn结电容
- ▶光刻和刻蚀的误差所导致的实际MOS管沟道 长度L(/宽度W):有效沟道长度L(宽度W)
- ➤金属与半导体的接触电阻:金属与多晶硅接触电阻、金属与扩散区电阻

#### 6、版图设计规则

◆ 版图是一些几何图形的集合。版图设计必须符合页工艺线的水平和能力。版图设计规则来源于工艺上的限制和电学特性方面的考虑,同时也反映了工艺线对工艺的控制能力。

#### 主要由下列几个因素决定版图设计规则:

- ▶加工精度: 最细线条尺寸
- >寄生效应:寄生晶体管
- >特性保障:可控硅效应抑制
- ▶加工质量控制:成品率

页

第

- □电学设计规则提供了一组用于电路分析设计的参数:
- > 参数来源于具体工艺线,具有很强的针对性。
- 如果所采用的设计参数来源不是将来具体制作的工艺线,则仿真分析的结果没有实际意义
- □仿真
- ➤ POSTSIM: 后仿真(提取实际版图参数、电阻、电容, 生成带寄生量的器件级网表,进行开关级逻辑模拟或电路 模拟,以验证设计出的电路功能的正确性和时序性能等), 产生测试向量
- > 前仿真关心的是器件;
- 一后仿真关心的是器件参数与互连线的寄生问题。

返回

设


计

过

程

wxhsnow@163.com

返回



#### 电学设计规则的一般描述

**22** 

页

表 3-2 电学设计规则描述

| 电学设计规则参数     | 参 数 说 明                         |  |  |  |
|--------------|---------------------------------|--|--|--|
| 才底电阻         |                                 |  |  |  |
| N型衬底电阻率      | 均匀的N型衬底的电阻率                     |  |  |  |
|              |                                 |  |  |  |
| p_阱薄层电阻      | p阱中每一方块的电阻值                     |  |  |  |
| 企緣杂区薄层中祖     | NMOS 源漏区和 N 型衬底接触区每一方块的电阻值      |  |  |  |
| P*掺杂区薄层电阻    | PMOS 源漏区和 P型衬底 (p 阱)接触区每一方块的电阻值 |  |  |  |
| 多晶硅薄层电阻 R□   |                                 |  |  |  |
| NMOS 多晶硅 R□_ | NMOS 区域多晶硅薄层方块电阻                |  |  |  |
| MOS 多晶硅 R    | PMOS 区域多晶硅薄层方块电阻                |  |  |  |

## 电学设计规则的一般描述

| 由学设计规则参数        | 参 数 说 明                             |
|-----------------|-------------------------------------|
| 接触电阻            |                                     |
| n*区接触电阻         | n*掺杂区与金属的接触电阻                       |
| P*区接触电阻         | P*掺杂区与金属的接触电阻                       |
| NMOS李品在安触电阻     | NMOS 的多晶硅栅以及多晶硅引线与金属的接触电阻           |
| PMOS 多品味繁ლ电阻    | PMOS 的多晶硅栅与金属的接触电阻                  |
| 电容(单位面积电容值)     |                                     |
| 栅氧化层电容          | NMOS 和 PMOS 的栅电容                    |
| 场区金属-衬底电容       | 在场区的金属和衬底间电容,氧化层厚度为场氧化厚度加后工艺沉积的掺磷。  |
|                 | 氧化硅层的厚度                             |
| 场区多晶硅-衬底电容      | 在场区的多晶硅和衬底间电容,氧化层为场氧化层              |
| 金属-多晶硅电容        | 金属-二氧化硅-多晶硅电容,二氧化硅厚度等于多晶硅氧化的二氧化硅厚度力 |
|                 | 掺磷二氧化硅层的厚度                          |
| NMOS 的 pn 结电容   | 零偏置下, NMOS 源漏区与 p 阱的 pn 结电容         |
| PMCS 的 p.r. 性电容 | 零偏置下, PMOS 源漏区与 N 型衬底的 pn 结电容       |
| 其他综合参数          |                                     |
| NMOS 阈值电压       | $V_{ m TN}$                         |
| PMOS 阈值电压       | $V_{\mathrm{TP}}$                   |
| P型场区网值电压        | 场区阈值电压, 衬底为 P 型半导体 (p 阱)            |
| N型场区阈值电压        | 场区阈值电压, 衬底为 N 型半导体 (N 型衬底)          |
| NMOS 源漏击穿电压     | NMOS 源漏击穿电压                         |
| PMOS 源漏击穿电压     | PMOS 源漏击穿电压                         |
| NMOS 本征导电因子     | $K'_{N}$                            |
| PMOS 本征导电因子     | $K_{P}'$                            |

#### 3.4 几何设计规则

- ❖几何设计规则是集成电路版图设计的依据 通常指版图设计规则(几何设计规则),是IC设计与工艺 制备之间共同遵守的约定
- ❖制定目的: 在芯片尺寸尽可能小的前提下, 使得即使存在工艺偏差也可以正确的制造出IC,尽可能地提高电路制备的成品率;
- ❖设计者在确定几何图形时,要受到两个因素的影响: 光 刻精度和电学参数
- ❖ 从图形如何精确地光刻到芯片上出发,可以确定一些对几何图形的最小尺寸限制一一设计规则

#### 工艺偏差

- ❖IC制造中造成工艺偏差的因素主要包括:
- > 掩模版的对准偏差;
- > 尘埃颗粒;
- > 工艺参数(例如: 横向扩散、横向腐蚀等);
- > 表面不平整;

#### 设计规则内容

❖Design Rule通常包括下列规定:

最小线宽 Minimum Width

最小间距 Minimum Spacing

最小延伸 Minimum Extension

最小包围 Minimum Enclosure

最小覆盖 Minimum Overlay

页

### 设计规则表示方法一一λ规则

- ❖设计规则表示方法有λ规则和微米规则
- ❖以λ为单位: 把大多数尺寸(width, space等等) 约定为λ的倍数
- λ与工艺线所具有的工艺分辨率有关,是线宽偏离理想特征尺寸的上限以及掩模版之间的最大套准偏差,
- > 一般等于栅宽度(沟道长度)的一半
- 优点:版图设计独立于工艺和实际尺寸,改变λ值就可 以得到不同的设计规则
- >缺点:容易造成芯片面积浪费和工艺难度增加;

#### 设计规则表示方法一一微米规则

❖微米规则:以微米为单位,现代IC设计普遍 采用的方法

每个尺寸之间没有必然的比例关系,提高每一尺寸的合理程度,优化工艺;但简化度不高

#### 两种设计规则对比

- ❖理论: λ设计规则可允许一些工艺尺寸的调整
  - 经验:工艺很难均匀的缩小化,
- ==》工业通常使用实际的微米设计规则
- ❖若工艺线宽降低到1μm以下时,差别更明显
- ❖由于许多电路的布线占去了大部分面积,他们几乎可以直接改变芯片的最后密度

### 两种设计规则对比(一)

#### 30

页

#### ❖COMS 的N阱工艺的设计规则

| 3 7 11                  |        | λ规则 | 等效成微米 (λ=0. 5μm | 微米规则 |
|-------------------------|--------|-----|-----------------|------|
| N-Well layer            | (N 阱层) |     |                 |      |
| 最小尺寸                    |        | 10λ | 5µm             | 2μm  |
| 最小间距(阱区具                | 有等电位)  | 6λ  | 3μm             | 2μm  |
| 最小间距(阱区不                | 等电位)   | 8λ  | 4μm             | 2μm  |
| 有源区                     |        |     |                 |      |
| 最小尺寸                    |        | 3λ  | 1.5µm           | lμm  |
| 最小间距                    |        | 3λ  | 1.5µm           | 1μm  |
| N 阱对 P <sup>+</sup> 的覆盖 |        | 5λ  | 2.5μm           | 1μm  |
| N 阱对 N 的覆盖              |        | 3λ  | 1.5µm           | lμm  |
| N 阱与 N 的间距              |        | 5λ  | 2.5µm           | 5µm  |
| N 阱与 P <sup>+</sup> 的间距 |        | 3λ  | 1.5µm           | 3μm  |



31

### 两种设计规则对比(二)

|                                       | λ规则                           | 等效成微米 (λ=0.5μm) 微米规则 |                  |  |
|---------------------------------------|-------------------------------|----------------------|------------------|--|
| 多晶硅                                   |                               |                      | \$ St. Bushelman |  |
| 最小尺寸                                  | 2λ                            | 1μm                  | 1μm              |  |
| 最小间距                                  | 7 % % 1 Audio Y<br>2 <b>λ</b> | lμm                  | 1μm              |  |
| 与有源区间距                                | 1λ                            | 0.5µm                | 0.5μm            |  |
| 栅极露头                                  | 2λ                            | 1μm                  | 1µm              |  |
| N <sup>+</sup> 、P <sup>+</sup> 注入     |                               |                      |                  |  |
| 与有源区最小覆盖                              | 2λ                            | 1μm                  | 1μm              |  |
| 最小尺寸                                  | 7λ                            | 3.5µm                | 3µm              |  |
| 与接触孔的最小覆盖                             | 1λ                            | 0.5µm                | 2μm              |  |
| P <sup>+</sup> /N <sup>+</sup> 与栅极的间距 | 3λ                            | 1.3µm                | 1.5µm            |  |

### 两种设计规则对比(三)

**32** 

页

|           |  |  | λ规则 | 等效成微米 (λ=0.5μm) 微米规则 |        |  |
|-----------|--|--|-----|----------------------|--------|--|
| 接触孔       |  |  |     |                      |        |  |
| 最小尺寸      |  |  | 2λ  | lμm                  | 0.75µm |  |
| 最小间距      |  |  | 2λ  | lμm                  | lμm    |  |
| 与有源区的最小间距 |  |  | 2λ  | lμm                  | 0.75µm |  |
| 与有源区的最小覆盖 |  |  | 2λ  | 1μm                  | 0.5µm  |  |
| 与多晶硅的最小覆盖 |  |  | 2λ  | lμm                  | 0.5µm  |  |
| 与金属1的最小覆盖 |  |  | 1λ. | 0.5μm                | 0.5μm  |  |
| 与多晶硅的最小间距 |  |  | 2λ  | lμm                  | lμm    |  |

33

### 两种设计规则对比(四)

|      |   | λ规则 | 等效成微米 (λ=0.5μm) | 微米规则  |
|------|---|-----|-----------------|-------|
| 金属 1 |   |     |                 |       |
| 最小尺寸 |   | 3λ  | 1.5µm           | 1μm   |
| 最小间距 |   | 3λ  | 1.5µm           | lμm   |
| 金属 2 |   |     |                 |       |
| 最小尺寸 |   | 3λ  | 1.5µm           | 1μm   |
| 最小间距 | - | 4λ  | 2μm             | lμm   |
| 金属 3 |   |     |                 |       |
| 最小尺寸 |   | 8λ  | 4µm             | 4µm   |
| 最小间距 |   | 5λ  | 2.5µm           | 2.5um |

### 两种设计规则对比(五)

|           | λ | 规则 | 等效成微米                  | (λ=0. 5μm) | 微米规则   |
|-----------|---|----|------------------------|------------|--------|
| 通孔        |   |    | Compared to the second |            |        |
| 最小尺寸      |   | 2λ | 1 µ                    | ım         | 0.75µm |
| 最小间距      |   | 3λ | 1.5                    | μm         | 1.5µm  |
| 与金属1的最小覆盖 |   | 1λ | 0.5                    | μm         | 0.5µm  |
| 与金属2的最小覆盖 |   | 1λ | 0.5                    | μm         | 0.5µm  |
| 通孔 2      |   |    |                        |            |        |
| 最小尺寸      |   | 2λ | 11                     | ım         | 1µm    |
| 最小间距      |   | 3λ | 1.5                    | μm         | 1.5µm  |
| 与金属2的最小覆盖 |   | 2λ | . 1,                   | ım         | 1μm    |
| 与金属3的最小覆盖 |   | 2λ | 1,                     | ım         | 1μm    |
| 钝化孔       |   |    |                        |            |        |
| 最小开窗尺寸    |   |    | 100                    | θμт        | 100µm  |
| 最小间距      |   |    | 150                    | θμт        | 150µm  |

# 亚微米CMOS工艺的尺寸 在0.25 μm ~0.6μm范围的工艺中

| 公司名称 层名      | NEC    | HITACHI (1) | TOSHIBA | HITACHI (2) | IBM   |
|--------------|--------|-------------|---------|-------------|-------|
| Gate Oxide   | 15nm   | 13.5nm      | 11nm    |             | 7nm   |
| Poly1 宽度     | 0.55μm | 0.6µm       | 0.5μm   | 0.3µm       | 0.4µm |
| 间距           | 0.55µm | 0.6µm       | 0.6µm   |             |       |
| Poly2 宽度     | 0.55μm | 0.6µm       | 0.5µm   |             |       |
| 间距           | 0.55μm | 0.6µm       | 0.6µm   |             |       |
| Poly3 宽度     | 0.55μm | 0.6µm       | 0.8µm   |             |       |
| 间距           | 0.55µm | 0.6µm       | 0.7μm   |             |       |
| Poly4 宽度     |        | 0.6µm       |         |             |       |
| 间距           |        | 0.6µm       |         |             |       |
| Contact Size |        | 0.6µm       | 0.6µm   |             |       |
| Metaill 宽度   | 0.9µm  | 0.7µm       | 1.4µm   | 0.3μm       |       |
| 间距           | 0.55μm | 0.6µm       | 0.7µm   | 0.4µm       |       |
| Via Size     |        | 0.6µm       | 1.2µm   |             |       |
| Metail2 宽度   | 0.9µm  | 0.7µm       | 1.4µm   | 0.45µm      |       |
| 间距           | 0.55µm | 0.6µm       | 1.2µm   | 0.65μm      |       |
| Metail3 宽度   |        |             |         | 0.55µm      |       |
| 间距           |        |             |         | 0.75µm      |       |

页

### λ设计规则图示

第

36


页

```
N阱规则
```

- 1、最小宽度
- 2、最小 N 阱间距(相同电位)-6λ

10X

3、最小 N 阱间距(不同电位) 8λ





### **37**

### 页

## λ设计规则图示

- 1、有源区最小宽度 3λ
- 2、有源区最小间距 3λ
- 3、N 阱重叠 P<sup>+</sup>区 3λ
- 4、N 阱重叠 N<sup>+</sup>区 3λ
- 5、N 阱至 N<sup>+</sup>之间间距 5λ
- 6、N 阱至 P<sup>+</sup>之间间距






## λ设计规则图示

### 多晶硅规则

- 1、多晶硅最小宽度 2λ
- 2、多晶硅最小间距 2λ
- 3、多晶硅与有源区最小间距 1λ
- 4、多晶硅栅的最小伸展 2λ



wxhsnow@163.com

第

38

页

## λ设计规则图示

7λ

第

39

页


### P\*/N\*区规则

1、P<sup>+</sup>/N<sup>+</sup>与有源区的最小生叠 2λ

2、P⁺/N⁺最小尺寸

3、P<sup>+</sup>与无关 N<sup>+</sup>的最小间距 1λ

4、P\*/N\*与晶体管栅的最小距离 3λ



40


页

## λ设计规则图示

### 接触孔规则

| 1、接触孔最小尺寸 | 27 | 1 | ١ |
|-----------|----|---|---|
|-----------|----|---|---|


- 2、接触孔的最小间距 2λ
- 3、与有源区最小间距 2λ
- 4、与有源区最小重叠 2λ
- 5、与多晶硅最小重叠 -2λ
- 6、与 Metall 最小重叠 1λ
- 7、与多晶硅的最小间距 2λ



接触孔

### 金属 1规则


- 1、金属1最小宽度 3λ
- 2、金属1最小间距 3λ



## λ设计规则图示

### 过孔规则

- 1、过孔的最小尺寸 2λ
- 2、过孔的最小间距 3λ
- 3、与金属1的最小覆盖 1λ
- 4、与金属 2的最小覆盖 1λ



wxhsnow@163.com

第


41

页

### 42

页

# 几何设计规则一一P阱区掩模版



## 几何设计规则一一有源区掩模版


43 几何设计规则参数 参数说明 页 ② 有源区掩模版 (氮化硅掩模版) (参见图 3-3) 有源区最小宽度 有源区线度的下限值 有源区最小间距 有鄉区最小寬度 p群接触区 (p+) 阱覆盖其中 n 有源区 阱外 p 有源区距阱间距 有源区最小间距 阱外 n 有源区距阱间距 p\*掺杂区 n+掺杂区 p阱 阱覆盖其中n有源区 **阱外P有黨区距阱间距** 群外n有翼区距阱间距 N型衬底接触区 (n+)p\*掺杂区 有翼区 n + 参杂区 场区

图 3-3 有源区图形

第

# 几何设计规则一一P场注入区掩模版44

几何设计规则参数 参数说明 ③ P场注入区掩模版 (参见图 3-4) 场注入对 p 阱覆盖 p 场区注入边界大于 p 阱边界的最小距离



p场区注入掩模

45

页

## 几何设计规则一一多晶硅掩模版





图 3-5 多晶硅图形

WARSHUW @1UJ.CUIR

## 几何设计规则——P+区注入掩模版<sup>第</sup>



## 几何设计规则——n+区注入掩模版47




图 3-7 n\*区图形

## 几何设计规则一一接触孔掩模版

48

第

接触孔(Contact)和通孔(Via)

页




图 3-8 接触孔图形

## 几何设计规则一一金属布线掩模版




图 3-9 金属引线图形

## 常用名词的英文

| 层次名称       说明         Nwell       N 阱         Active       有源区         Pselect       P型注入掩膜         Nselect       N型注入掩膜         Contact       引线孔,连接金属与多晶硅/有源区         Metal1       第一层金属,用于水平布线,如电源和地         Via       通孔,连接 metal1 和 metal2         Metal2       第二层金属,用于垂直布线,如信号源的 I/O 口         Text       标签         Poly       多晶硅,做 mos 的栅 |         | I I I I I I I I I I I I I I I I I I I |
|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---------|---------------------------------------|
| Active       有源区         Pselect       P型注入掩膜         Nselect       N型注入掩膜         Contact       引线孔,连接金属与多晶硅/有源区         Metal1       第一层金属,用于水平布线,如电源和地         Via       通孔,连接 metal1 和 metal2         Metal2       第二层金属,用于垂直布线,如信号源的 I/O 口         Text       标签                                                                               | 层次名称    | 说明                                    |
| Pselect         P型注入掩膜           Nselect         N型注入掩膜           Contact         引线孔,连接金属与多晶硅/有源区           Metal1         第一层金属,用于水平布线,如电源和地           Via         通孔,连接 metal1 和 metal2           Metal2         第二层金属,用于垂直布线,如信号源的 I/O 口           Text         标签                                                                              | Nwell   | N 阱                                   |
| Nselect       N型注入掩膜         Contact       引线孔,连接金属与多晶硅/有源区         Metal1       第一层金属,用于水平布线,如电源和地         Via       通孔,连接 metal1 和 metal2         Metal2       第二层金属,用于垂直布线,如信号源的 I/O 口         Text       标签                                                                                                                                     | Active  | 有源区                                   |
| Contact       引线孔,连接金属与多晶硅/有源区         Metal1       第一层金属,用于水平布线,如电源和地         Via       通孔,连接 metal1 和 metal2         Metal2       第二层金属,用于垂直布线,如信号源的 I/O 口         Text       标签                                                                                                                                                                  | Pselect | P型注入掩膜                                |
| Metal1       第一层金属,用于水平布线,如电源和地         Via       通孔,连接 metal1 和 metal2         Metal2       第二层金属,用于垂直布线,如信号源的 I/O 口         Text       标签                                                                                                                                                                                                         | Nselect | N型注入掩膜                                |
| Via     通孔,连接 metal1 和 metal2       Metal2     第二层金属,用于垂直布线,如信号源的 I/O 口       Text     标签                                                                                                                                                                                                                                                           | Contact | 引线孔,连接金属与多晶硅/有源区                      |
| Metal2       第二层金属,用于垂直布线,如信号源的 I/O 口         Text       标签                                                                                                                                                                                                                                                                                         | Metal1  | 第一层金属,用于水平布线,如电源和地                    |
| Text 标签                                                                                                                                                                                                                                                                                                                                             | Via     | 通孔,连接 metal1 和 metal2                 |
|                                                                                                                                                                                                                                                                                                                                                     | Metal2  | 第二层金属,用于垂直布线,如信号源的 I/O 口              |
| Poly 多晶硅,做 mos 的栅                                                                                                                                                                                                                                                                                                                                   | Text    | 标签                                    |
|                                                                                                                                                                                                                                                                                                                                                     | Poly    | 多晶硅,做 mos 的栅                          |

## 3.5 工艺检查与监控

- ◆验证设计的正确性—测试技术(第七章)
- ◆工艺检查与监控: PCM
- 工艺工程师设计了一套检测、监控结构,随产品的加工过程同步加工,反映制造参数是否被控制在有效范围内,可证明制造参数是否与设计参数一致
- ==> 可判断问题是出在设计方面还是工艺方面

## 设计规则检查

- □DRC: 几何设计规则检查
- □ERC: 电学规则检查
- □ LVS: 网表一致性检查

Layout Vs Schematic (版图电路图对照)

## DRC设计规则检查

### 第

### **53**

### 页

|                                 | § 3-1        | DRC 规则文件的编写                                                          |                                      | 5.a               | 金属 l (metall) | 金属1的最小宽度                                  | 1.2u                 |
|---------------------------------|--------------|----------------------------------------------------------------------|--------------------------------------|-------------------|---------------|-------------------------------------------|----------------------|
| 仍旧以                             | 前面的非门为例,我    | 我们制定了以下规则:                                                           |                                      | 5.b               |               | 金属 1 间的最小间距                               | 0.9u                 |
| 1.a<br>1.b<br>1.c<br>1.d        | n 阱(well)    | n 阱的最小宽度<br>阱与阱之间的最小间距<br>ndiff 到 nwell 的最小间距<br>pdiff 到 nwell 的最小间距 | 4.8u<br>1.8u<br>0.6u<br>1.8u         | 6.a<br>6.b<br>6.c | 金属 2(metal2)  | 金属 2 的最小宽度<br>金属 2 间的最小间距<br>金属 2 的最小挖槽深度 | 1.2u<br>1.2u<br>1.2u |
| 1.e<br>2.a                      | 有源区(active)  | p mos 器件必须在 nwell 内<br>有源区的最小宽度                                      | 1.2u                                 | 7.a<br>7.b<br>7.c | 通孔 (via)      | 通孔的最小宽度<br>通孔间的最小间距<br>通孔与引线孔间的最小间距       | 0.6u<br>0.9u<br>0.6u |
| 2.b                             |              | 有源区之间的最小间距                                                           | 1.2u                                 | 7.d               |               | metall 覆盖通孔的最小间距                          | 0.3u                 |
| 3.a<br>3.b<br>3.c<br>3.d<br>3.e | 多晶硅 (poly)   | 多晶硅的最小宽度<br>多晶硅间的最小宽度<br>多晶硅与有源区的最小间距<br>多晶硅栅在场区上的最小露头<br>源、漏与栅的最小间距 | 0.6u<br>0.6u<br>0.6u<br>0.6u<br>0.6u | 7.e<br>7.f        |               | metal2 覆盖通孔的最小间距<br>通孔与多晶硅的最小间距           | 0.3u<br>0.3u         |
| 4.a<br>4.b<br>4.c<br>4.d        | 引线孔(contact) | 引线孔的最小宽度<br>引线孔间的最小间距<br>多晶硅覆盖引线孔的最小间距<br>metall 覆盖引线孔的最小间距          | 0.6u<br>0.9u<br>0.3u<br>0.3u         |                   |               |                                           |                      |

**54** 

页

# Thank you