
# 集成电路工艺原理

上海电力大学

邱丽娜、刘伟景


在微电子制造工艺中,光刻图形必须最终转移到光 刻胶下面组成器件的各薄膜层上,这种图形的转移是采用 刻蚀工艺完成的。



#### 刻蚀品质因素(Figures of merit):

- a. 刻蚀速率:单位时间的刻蚀厚度,典型值为几百至几千Å/min。
- b. 刻蚀速率的均匀性:一个基片内不同地方或几个基片之间刻蚀速率变化的百分比。
- c. 刻蚀速率的各向异性: 沿衬底表面横向与纵向刻蚀速率的差异。
- d. 刻蚀选择性: 刻蚀液对不同材料刻蚀速率的比值。
- e. 刻蚀损伤: 刻蚀过程对衬底造成的结构缺陷。
- f. 工艺安全性: 刻蚀过程涉及的工艺安全问题的多少及严重程度。

一般来说,湿法刻蚀的特征尺寸不小于3 μm。目前,湿法化学腐蚀尤其适合将多晶硅、氧化物、氮化物、金属与Ⅲ-V族化合物等作整片(即覆盖整个晶片表面)的腐蚀。搅动、腐蚀液的温度都会影响腐蚀速率。IC工艺中,大多数WCE是将晶片浸入化学溶液中,或是喷射腐蚀液在晶片表面。




湿法化学刻蚀造成的侧蚀

在浸入式腐蚀中,晶片泡在腐蚀溶液中,通常需要机械搅动以确保腐蚀的均匀度与一致的腐蚀速率。喷洒式腐蚀已逐渐取代浸入式腐蚀,通过稳定地提供给表面新的腐蚀剂可大幅度增加腐蚀速率与均匀度。

对半导体生产线,高度均匀与快速的腐蚀速率是很重要的。均匀的腐蚀速率必须在每片晶片上的每一点、每批晶片中的每一片晶片、不同批次之间与不同的图案尺寸和图案密度都能保持均匀。

#### 腐蚀速率均匀度可用腐蚀速率的百分比均匀度来表示:

腐蚀速率均匀度(%) = 最大腐蚀速率-最小腐蚀速率 ×100% 最大腐蚀速率+最小腐蚀速率



WCE的基本机制

#### 一、硅的刻蚀

在湿法刻蚀硅的各种方法中,大多采用强氧化剂对硅进行氧 化,然后再用氢氟酸溶解氧化物。最常用的刻蚀剂是硝酸(HNO<sub>3</sub>) 与氢氟酸(HF)和水或醋酸(CH3COOH)的混合液,化学反应式为:

$$Si + 4HNO_3 = SiO_2 + 2H_2O + 4NO_2$$

 $SiO_2 + 6HF = H_2SiF_6 + 2H_2O$ 水可以作为上述腐蚀剂的稀释剂,然而醋酸比水要好,它可 减缓硝酸的溶解。

硅的湿法化学刻蚀中,用一些方法可以实现定向刻蚀:


a. 掺杂浓度不一样,导致刻蚀速率不一样。一个常用的掺杂 选择刻蚀液配方是: HF / HNO<sub>3</sub> / CH<sub>3</sub>COOH(1:3:8), 它 对于重掺杂硅的刻蚀速率是轻掺杂硅刻蚀速率的15倍。


b. 不同晶面的原子键密度不一样,导致刻蚀速率不一样。一些刻蚀剂对某一晶面的刻蚀速度比其它晶面快得多,这称为各向异性刻蚀。对于硅单晶,几乎所有的各向异性刻蚀液对常用晶面的刻蚀速率均为:

 $R(100)> R(110)> R(111)_{\circ}$ 


(100)、(110)与(111)的腐蚀速率比为100: 16: 1。一些刻蚀剂,如联氨( $H_2N-NH_2$ )、乙二胺-邻苯二酚 -水三元混合液(EPW,  $H_2N(CH_2)_2NH_2-C_6H_4(OH)_2-H_2O$ )、氢氧化钾(KOH)和四甲基氢氧化铵水溶液(TMAH, ( $CH_3$ ) $_4NOH$ )等,可以对单晶硅进行各向异性刻蚀。这种湿法刻蚀方法在MEMS器件制备上应用较多。

#### (100)晶向硅片刻蚀后的SEM照片










如果使用的是 < 110 > 晶向的硅,实际上会在沟槽的边缘得到两个垂直的面,这两个面为(111)的晶面。



#### 二、二氧化硅的刻蚀

二氧化硅的湿法刻蚀通常采用添加或不添加氟化铵(NH<sub>4</sub>F)的 氢氟酸(HF)稀释溶液,化学反应式为:

$$SiO_2 + 6HF = SiF_6 + 2H_2O + H_2$$

在HF中加入 NH<sub>4</sub>F 可以控制溶液的 pH 值,并且补充氟离子 在反应过程中的损耗,保持稳定的刻蚀速率:

$$NH_4F = NH_3 + HF$$

加入氟化铵的氢氟酸溶液称为氢氟酸缓冲溶液(BHF: buffered HF solution)或氧化层缓冲刻蚀液(BOE: buffered oxide etch)。二氧化硅的刻蚀速率取决于刻蚀溶液浓度、温度和搅拌情况等因素。此外,氧化层的化学计量比、密度、孔隙率、微结构以及杂质浓度和类型等都对刻蚀速率有一定影响。

#### 三、氮化硅和多晶硅的刻蚀

加热的磷酸(H<sub>3</sub>PO<sub>4</sub>)或常温下的浓HF溶液和BOE,可以对硅的氮化物进行刻蚀。温度为180°C时,85%的磷酸溶液可以以二氧化硅为掩模对硅的氮化物进行选择性刻蚀,典型刻蚀速率为10 nm/min。

煮沸的磷酸会使光刻胶黏附力降低,因此在涂覆光刻胶前,在 氮化物上淀积一层氧化物。图形先转移到二氧化硅层上,然后以其 为掩蔽刻蚀氮化硅。

多晶硅的刻蚀与单晶硅类似,但大量晶界的存在使刻蚀速率明显增大,因此通常需要调整刻蚀液以避免多晶硅下面的栅氧化层受到腐蚀。此外,掺杂浓度和温度对多晶硅的刻蚀速率也有一定影响。

#### 四、铝的刻蚀

铝和铝合金薄膜通常用加热的磷酸( $H_3PO_4$ )、硝酸( $HNO_3$ )、醋酸( $CH_3COOH$ )和去离子水的混合溶液(73%:4%:3.5%:19.5%)进行刻蚀,刻蚀温度为  $30\sim80$ °C,可用二氧化硅进行掩蔽。

铝的湿法刻蚀过程:硝酸先使铝氧化,然后磷酸分解氧化铝,由于铝刻蚀过程中生成的气体(氢气)会影响刻蚀的均匀性,通常在刻蚀液中加入少量的醋酸。


铝的湿法刻蚀速率取决于刻蚀液浓度、温度、搅拌情况、铝薄 膜中的杂质和合金类型等因素,如铝中掺入铜时刻蚀速率会降低。


#### 部分绝缘体和导体的湿法化学刻蚀剂


材料	刻蚀液	刻蚀速率(nm/min)
SiO <sub>2</sub>	HF + NH₄F(BOE)	100
	HF + HNO <sub>3</sub> + H <sub>2</sub> O(P刻蚀液)	12
Si <sub>3</sub> N <sub>4</sub>	HF + NH <sub>4</sub> F(BOE)	0.5
	H <sub>3</sub> PO <sub>4</sub>	10
Al	H <sub>3</sub> PO <sub>4</sub> + HNO <sub>3</sub>	10
	HAc+ H <sub>3</sub> PO <sub>4</sub> + H <sub>2</sub> O	30
Au	KI + I <sub>2</sub>	1000
Мо	H <sub>3</sub> PO <sub>4</sub> + HNO <sub>3</sub> + HAc + H <sub>2</sub> O 500	
Pt	HNO <sub>3</sub> + HCI + H <sub>2</sub> O	50
W	$KH_2PO_4 + K_3Fe(CN)_6 + KOH$	160

干法刻蚀: 在图案转移的操作过程中, 由图形曝光工艺所形成的光刻胶图案, 用来当作刻蚀下层材料的掩蔽层[图(a)]。 这些下层材料大多是非晶系或多晶系的 薄膜(如二氧化硅、氮化硅与淀积金属)。 当使用湿法化学腐蚀剂时,腐蚀速率一 般为各向同性(isotropic, 亦即水平方向 与垂直方向的腐蚀速率一样),如图(b)的 例子所示。假设h<sub>f</sub>为下层材料的厚度,1 为光刻胶底下的侧面钻蚀距离, 我们可 以定义各向异性的比值A<sub>4</sub>为


各向异性度:
$$A_f = 1 - \frac{l}{h} = 1 - \frac{R_l}{R_v}$$
,  $1 \ge A_f \ge 0$ 







·湿法化学腐蚀的主要缺点是:掩蔽层下面的横向钻蚀(undercut)现象, 这个结果会使腐蚀图案的分辨率降低。实际上,各向同性腐蚀薄膜的厚 度应该是我们预期分辨率的三分之一或是更小,如果图案要求的分辨率 远小于薄膜的厚度,就必须使用各向异性腐蚀(anisotropic etching, 即 $1 \ge A_f > 0$ )。实际上,Af的值尽量选择靠近1。图(c)显示当 $A_f = 1$ 时的极 限情形,此时1一0(或R1一0)。在甚大规模集成电路中,为了从光刻胶图 案上得到高准确度的图案转移,发展了干法刻蚀方法(A<sub>f</sub>=1)。干法刻蚀 与等离子体辅助刻蚀其实是同义词。许多等离子体辅助刻蚀技术是利用 低压放电形式的等离子体操作。干法刻蚀包含了等离子体刻蚀、反应离 子刻蚀(reactive ion etching, RIE)、溅射刻蚀、磁场增强反应离子刻 蚀(magnetically enhanced RIE, MERIE)、反应离子束刻蚀与高密度 等离子体(high—density plasma, HDP)刻蚀。




干法刻蚀原理:利用等离子体激活的化学反应或者利用高能离子束轰击完成去除物质的刻蚀方法。因为在刻蚀中不使用化学溶液,所以称为干法刻蚀。

	干法刻蚀		
分 类	等离子刻蚀	溅射刻蚀/离子铣	反应离子刻蚀
刻蚀原理	辉光放电产生的活性粒 子与需要刻蚀的材料发 生反应形成挥发性产物	高能离子轰击需要刻 蚀的材料表面,使其 产生损伤并去除损伤	两种方法结合
刻蚀过程	化学(物理效应很弱)	物理	化学+物理
主要参数	刻蚀系统压力、功率、温度、气流以及相关可控参数		
优 点	各向异性好、工艺控制较易且污染少		
缺 点	刻蚀选择性相对较差、存在刻蚀损伤、产量小		

1、等离子体刻蚀: 等离子体刻蚀是利用基态或中性激发态物质的化学反应,将固态薄膜去除。等离子体刻蚀通常被气体放电所形成的带能量离子所增强或引发。等离子体刻蚀工艺过程包括五个基本步骤: 化学活性物质(反应剂) 在等离子体中产生; 反应剂以扩散方式通过气体边界层到达衬底表面; 在衬底表面发生化学反应, 生成挥发性化合物; 挥发性化合物从衬底表面解

吸,通过扩散回到等 离子体中,由真空装 置抽出。优点:有较 高刻蚀速率、较好刻 蚀选择性和较低刻蚀 损伤。缺点:存在各 向同性倾向。



#### 等离子体刻蚀的基本步骤


#### 2、溅射刻蚀

溅射刻蚀过程中, 衬底在真空反应室内被置于负电位的固定

器上。导入的氩气在反应室内离化成带正电荷的高能(500eV)氩离子。氩离子在电场中加速轰击位于阴极固定器上的衬底薄膜表面,如果轰击离子传递给被撞原子的能量比原子的结合能(几到几十eV)大,就会使被撞原子脱离原来位置飞溅出来,形成溅射刻蚀。

优点: 具有较好的各向异性。

缺点:刻蚀选择性较差、刻蚀速率较小且会造成一定的刻蚀损伤。




溅射刻蚀系统


#### 3、反应离子刻蚀

反应离子刻蚀是一种介于溅射刻蚀和等离子体刻蚀之间的干 法刻蚀技术。在这种刻蚀方法中,同时利用了物理溅射和化学反应 的刻蚀机制。 与溅射刻蚀的主要区别是,反应离子刻蚀使用的不是 惰性气体,而是与等离子体刻蚀相同的活性气体。由于在反应离子 刻蚀中化学和物理作用都有助于实现刻蚀,因此可以灵活地选取工 作条件以获得最佳刻蚀效果。

优点:具有较高刻蚀速率、较好各向异性效果、较好刻蚀选择性和较低刻蚀损伤,是目前微电子工艺中应用最广泛的干法刻蚀技术。缺点:刻蚀终点难以检测。

随着微电子器件特征尺寸的不断减小,传统RIE 系统刻蚀的极限正在逼近。目前,高密度等离子体源(如ECR、ICP、TCP以及SWP等)发展迅速,它们可以提供较高的等离子体浓度(10<sup>11</sup>~10<sup>12</sup>cm<sup>-3</sup>)和较低的工作压强(< 20 mTorr),具有更高的刻蚀速率和更好的刻蚀选择性。





SiO2的RIE刻蚀

Poly的RIE刻蚀

#### • 反应等离子体刻蚀的应用

- 等离子体刻蚀系统已由应用于简单的、整批的光刻胶剥蚀快速发展到大的单片晶片加工。
- 刻蚀系统为符合深亚微米器件的图案转移,从传统的反应离子刻蚀机持续改进到高密度等离子体刻蚀机。
- •除了刻蚀设备外,刻蚀中的化学剂也是影响刻蚀工艺性能的关键 角色。
- 步展一套刻蚀工艺通常要通过调整大量的工艺参数来将刻蚀速率、选择比、轮廓控制、临界尺寸、工艺导致损伤等最佳化。

被刻蚀材料	刻蚀用的化学药品
深Si沟槽	HBr/NF <sub>3</sub> /O <sub>2</sub> /SF <sub>6</sub>
浅Si沟槽	HBr/Cl <sub>2</sub> /O <sub>2</sub>
多晶硅	HBr/Cl <sub>2</sub> /O <sub>2</sub> , HBr/O <sub>2</sub> , BCl <sub>3</sub> /Cl <sub>2</sub> , SF <sub>6</sub>
A1	BCl <sub>3</sub> /Cl <sub>2</sub> , SiCl <sub>4</sub> /Cl <sub>2</sub> , HBr/Cl <sub>2</sub>
AlSiCu	BCl <sub>3</sub> /Cl <sub>2</sub> N <sub>2</sub>
W	只有SF <sub>6</sub> , NF <sub>3</sub> /Cl <sub>2</sub>
TiW	只有SF <sub>6</sub>
WSi <sub>2</sub> , TiSi <sub>2</sub> , CoSi <sub>2</sub>	CCl <sub>2</sub> F <sub>2</sub> /NF <sub>3</sub> , CF <sub>4</sub> /Cl <sub>2</sub> , Cl <sub>2</sub> /N <sub>2</sub> /C <sub>2</sub> F <sub>6</sub>
$SiO_2$	CF <sub>4</sub> /CHF <sub>3</sub> /Ar, C <sub>2</sub> F <sub>6</sub> , C <sub>3</sub> F <sub>8</sub> /CO, C <sub>5</sub> F <sub>8</sub> ,CH <sub>2</sub> F <sub>2</sub>
$Si_3N_4$	CHF <sub>3</sub> /O <sub>2</sub> , CH <sub>2</sub> F <sub>2</sub> , CH <sub>2</sub> CHF <sub>2</sub>
GaAs	BCl <sub>3</sub> /Ar


- •硅沟槽刻蚀:当器件尺寸缩小时,晶片表面用作隔离DRAM存储单元的储存电容与电路器件间的区域也会相对减少。这些表面隔离区域可以利用硅晶片的深沟槽刻蚀,再填入适当的介质或导体物质来减少其所占的面积。深沟槽深度通常超过5μm,主要是用于形成储存电容。浅的沟槽其深度通常不会超过1μm,一般用于器件间的隔离。
- 氯基或溴基的化学剂对硅有高刻蚀速率,且对以二氧化硅为掩蔽层的硅刻蚀有高选择比。HBr+NF<sub>3</sub>+SF<sub>6</sub>+O<sub>2</sub>混合气体可用于形成深度约为7μm的沟槽电容,此混合气体也用于浅沟槽的刻蚀。亚微米的深硅沟槽刻蚀时,常可观察到与高宽比有关的刻蚀(亦即刻蚀速率随高宽比改变),这是因深窄沟槽中的离子与中性原子的输运会受到限制。

- ·多晶硅与多晶硅化物栅极刻蚀:多晶硅与多晶硅化物(即多晶硅上覆盖有低电阻金属硅化物,称为polycide)常用作MOS器件的栅极材料。
- •各向异性刻蚀及对栅极氧化层的高选择比是栅极刻蚀时最重要的需求,例如,对1G DRAM而言,其选择比需超过150(即多晶硅化物与栅氧化层的刻蚀速率比为150:1)。
- 要同时得到高选择比与各向异性刻蚀,对大部分的离子增强刻蚀工艺是困难的,因此可使用多重步骤的工艺,其中各个不同的刻蚀步骤可分别针对各向异性和选择比来最佳化。
- 另一方面,为符合各向异性刻蚀与高选择比的要求,等离子体技术的趋势是利用一相对低的功率产生低压与高密度的等离子体。 大多数氯基与溴基化合物可用于栅极刻蚀而得到所需要的各向异性与选择比。


- ·介质刻蚀:定义介电层(尤其是二氧化硅与氮化硅)的图案是先进半导体制造技术中的关键工艺。因具有较高的键结合能量,介质的刻蚀必须利用氟基增强等离子体。
- •垂直的图案轮廓可通过侧壁钝化(sidewall passivation) 来实现,通常将含碳的氟化物加入等离子体中(如 $CF_4$ 、  $CHF_3$ 、 $C_4F_8$ )。
- •必须使用轰击能量较高的离子才能将此聚合物形成的钝化层从氧化层上去除,以及将反应物质与氧化物表面混合形成SiF,的产物。


- 金属导线刻蚀:IC制造中,金属层的刻蚀是一个相当重要的步骤。铝、铜与钨是金属导线常用的材料。这些材料通常需要各向异性刻蚀。
- 氟与铝反应产生非挥发性的AlF<sub>3</sub>,AlF<sub>3</sub>在1 240℃时,其蒸气压 只有1Torr。氯基(如Cl<sub>2</sub>/BCl<sub>3</sub>的混合物)化学剂常用于铝的刻蚀。 氯对铝有极高的化学刻蚀速率并且在刻蚀时会有横向钻蚀 (undercut)现象。将含碳气体(如CHF<sub>3</sub>)或是氮气加入反应中,可 在侧壁产生钝化层而得到各向异性刻蚀。
- ·暴露于大气环境中是铝刻蚀的另一问题。Al侧壁上残留的氯与光刻胶容易与常压下的水气形成HCl,此HCl会腐蚀铝。在晶片暴露于大气环境之前,先临场(in-situ,或译同次)通入CF<sub>4</sub>等离子体,用F取代Cl;然后再通入氧等离子体来去除光刻胶;紧接着立刻将晶片浸入去离子水中,如此即可避免Al的腐蚀。

下图为晶片上0.35μm的TiN/Al/Ti线与间隔,置于外环境下72h。可见即使长期暴露于大气环境中,铝金属并没有产生腐蚀现象。



- ✓化学刻蚀(各向同性, 选择性好)
- ——等离子体激活的化 学反应(等离子体增强的 化学刻蚀)
- ✓物理刻蚀(各向异性, 选择性差)
- ——高能离子的轰击 (溅 射刻蚀)
- ✓反应离子刻蚀(各向 异性,选择性较好) ——物理和化学共同作 用






化学刻蚀

物理刻蚀


第八章 至

在ULSI电路中,铜金属材料是广受 瞩目的后起之秀。铜有较小的电阻率 (约 $1.7\mu\Omega \cdot cm$ ),而且铜比铝或铝合 金有较佳的抗电迁移的能力。然而由 于铜的卤化物挥发性较低,室温下的 等离子体刻蚀并不容易。刻蚀铜膜的 工艺温度需要高于200℃。因此,铜 的金属导线制作使用嵌入式 (damascence)工艺而不用干法刻蚀。 嵌入式工艺包含几个步骤: 先在平坦 的介电层上刻蚀出沟槽或渠道,然后 将金属(如铜或铝)填入沟槽中来作为 连接导线。




# 第八章 茫

在两层嵌入式(dual damascence) 工艺中,如右图所示,牵涉了另一 层,即除了上述沟槽外,还需将一 系列的洞(亦即接触孔或通孔)刻蚀出 来并以金属填入。填完后。再以化 学机械抛光(CMP)将金属与介质的表 面平坦化。嵌入式工艺的优点是免 掉了金属刻蚀的步骤,而铜刻蚀正 是IC工业从铝改成铜导线时最担心 的技术问题。



LPCVD钨(W)已广泛用于接触孔填塞与第一层金属层,这是因为钨有完美的淀积均匀覆盖性。氟基与氯基化合物均可刻蚀钨,且生成挥发性产物。利用钨全面回蚀(blanket W etchback)得到钨插栓(W plug)是钨刻蚀的一项重要应用。下图所示为以LPCVD全面性地将钨淀积在TiN的阻挡层上。此工艺常使用两段式步骤:首先90%的钨以高刻蚀速率来刻蚀,然后选用W对TiN有高选择比的刻蚀剂以较低的刻蚀速率将其余的钨去除。



光刻+刻蚀 什么是图形转移技术? 刻蚀的两个关键问题? 选择性 方向性 湿法腐蚀: Si——HNA各向同性 干法刻蚀 -KOH各向异性 (100) surface orientation (111)纯物 纯化 反应离子刻蚀RIE: 学刻 理刻 增加方向性、选择 Silicon 蚀 蚀 性的方法CF<sub>4</sub>/O<sub>2</sub> SiO<sub>2</sub>—HF