- 6. 时序逻辑电路的分析与设计
- 6.1 时序逻辑电路的基本概念
- 6.2 同步 时序逻辑电路的分析
- 6.3 同步 时序逻辑电路的设计
- \*6.4 异步 时序逻辑电路的分析
- 6.5 若干典型的时序逻辑集成电路

# 6.3 同步时序逻辑电路的设计

- 6.3.1 设计同步时序逻辑电路的一般步骤
- 6.3.2 同步时序逻辑电路设计举例
- 6.3.3 同步时序逻辑电路中的时钟偏移


\_

# 同步时序逻辑电路的设计

同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求,设计出能实现给定逻辑功能的电路。

# 设计同步时序逻辑电路的一般步骤

同步时序电路的设计过程



3

# 设计同步时序逻辑电路的一般步骤

(1) 确定输入、输出变量及电路的状态数根据状态数确定触发器的个数,

 $2^{n-1} < M \le 2^n$  (M:状态数;n:触发器的个数)

- (2) 状态编码(状态分配)
- (3) 建立卡诺图、确定触发器类型、求出电路的激励方程和输出方程
- (4) 检查电路是否能够自启动
- (5) 时序逻辑电路图:

# 同步时序逻辑电路设计举例

例1:设计一个带有进位输出的五进制同步加法计数器。


#### 解: (1) 确定输入、输出变量及电路的状态数:

5进制计数器,状态数M=5,用Si表示。

触发器数目: n=3。

输出变量: Y


(2) 状态编码(状态分配):



(3) 建立卡诺图、确定触发器类型、求出电路的激

励方程和输出方程:


## ① 卡诺图:



(a) 触发器的次态卡诺图



(b) Q<sub>2</sub><sup>n</sup>的次态卡诺图




(c) Q<sub>1</sub>"的次态卡诺图

$Q_1^n$ $Q_2^n$	00 00	01	11	10
0	1)	0	0	(1
1	0	×	×	×


(d) Q<sub>0</sub>"的次态卡诺图

Q <sub>2</sub> <sup>n</sup> Q <sub>0</sub>	00	01	11	10
0	0	0	0	0
1	1	×	×	×

(e) Y的次态卡诺图



(b) Q<sub>2</sub>"的次态卡诺图



(c) Q<sub>1</sub>"的次态卡诺图

1 Q <sub>0</sub> n 00	01	11	10
0 1)	0	0	(1
1 0	×	×	×

(d) Q<sub>0</sub><sup>n</sup>的次态卡诺图

Q <sub>2</sub> <sup>n</sup> Q	00	01	11	10
0	0	0	0	0
1	1	×	×	×

#### (e) Y的次态卡诺图

#### ② 选用JK触发器,则对应的

特性方程(含化简过程):

特性方程:  $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$ 

$$\begin{cases} Q_{2}^{n+1} = Q_{1}^{n} Q_{0}^{n} \\ = Q_{1}^{n} Q_{0}^{n} \overline{Q_{2}^{n}} + \overline{1} \bullet Q_{2}^{n} \\ Q_{1}^{n+1} = \overline{Q_{1}^{n}} Q_{0}^{n} + Q_{1}^{n} \overline{Q_{0}^{n}} \\ Q_{0}^{n+1} = \overline{Q_{2}^{n}} \bullet \overline{Q_{0}^{n}} = \overline{Q_{2}^{n}} \bullet \overline{Q_{0}^{n}} + \overline{1} \bullet Q_{0}^{n} \end{cases}$$

#### ② 选用」IK触发器,则对应的

特性方程(含化简过程):

特性方程:

$$\begin{cases} Q_{2}^{n+1} = Q_{1}^{n} Q_{0}^{n} \overline{Q_{2}^{n}} + \overline{1} \bullet Q_{2}^{n} \\ Q_{1}^{n+1} = \overline{Q_{1}^{n}} Q_{0}^{n} + Q_{1}^{n} \overline{Q_{0}^{n}} \\ Q_{0}^{n+1} = \overline{Q_{2}^{n}} \bullet \overline{Q_{0}^{n}} = \overline{Q_{2}^{n}} \bullet \overline{Q_{0}^{n}} + \overline{1} \bullet Q_{0}^{n} \end{cases}$$

Q <sub>2</sub> <sup>n</sup> Q <sub>0</sub>	00	01	11	10
0	0	0	0	0
1	1	×	×	×

(e) Y的次态卡诺图

#### ③ 驱动方程:

$$\begin{cases} J_2 = Q_1^n Q_0^n, & K_2 = 1 \\ J_1 = K_1 = Q_0^n \\ J_0 = \overline{Q_2^n}, & K_0 = 1 \end{cases}$$

## ④ 输出方程: $Y=Q_2^n$


#### (4) 检查电路是否能够自启动

# 将计数器中未含状态 101、110、111代入状态方程:

$$\begin{cases} Q_{2}^{n+1} = Q_{1}^{n} Q_{0}^{n} \\ = Q_{1}^{n} Q_{0}^{n} \overline{Q_{2}^{n}} + \overline{1} \bullet Q_{2}^{n} \end{cases} Y = Q_{2}^{n}$$

$$\begin{cases} Q_{1}^{n+1} = Q_{1}^{n} \overline{Q_{0}^{n}} + \overline{Q_{1}^{n}} Q_{0}^{n} \\ Q_{0}^{n+1} = \overline{Q_{2}^{n}} \bullet \overline{Q_{0}^{n}} = \overline{Q_{2}^{n}} \bullet \overline{Q_{0}^{n}} + \overline{1} \bullet Q_{0}^{n} \end{cases} 110 \xrightarrow{1} 010$$

$$111 \xrightarrow{1} 000$$



### (5) 时序逻辑电路图:

$$\begin{cases} J_{2} = Q_{1}^{n} Q_{0}^{n}, & K_{2} = 1 \\ J_{1} = K_{1} = Q_{0}^{n} \\ J_{0} = \overline{Q_{2}^{n}}, & K_{0} = 1 \end{cases} Y = Q_{2}^{n}$$

$$\begin{cases} Y = Q_{2}^{n} \\ J_{0} = \overline{Q_{2}^{n}}, & K_{0} = 1 \end{cases}$$

$$\begin{cases} Q_{0}^{n} \\ Q$$

# 同步时序逻辑电路设计举例2


例2: 试用D触发器构成一同步时序逻辑电路,实现状态循环100、110、111、011、001、000、100,要求电路能够自启动。

#### 解: (1) 确定输入、输出变量及电路的状态数:

状态数 M=6, 用Si表示

触发器数目: n=3


(2) 状态图转换图:




11

(3) 建立卡诺图、确定触发器类型、求出电路的激励方程和输出方程:

#### ① 卡诺图:




(a) 触发器的次态卡诺图




(b) Q<sub>2</sub><sup>n</sup>的次态卡诺图

$$Q_2^{n+1} = \overline{Q_0^n}$$



(c) Q<sub>1</sub>"的次态卡诺图

$$Q_1^{\ n+1}=Q_2^n$$



(d) Q<sub>0</sub>"的次态卡诺图

$$Q_0^{\ n+1}=Q_1^n$$

#### ② 选用D触发器,则对应的特性方程(含化简过程):

#### 特性方程:

$$\begin{cases} Q_2^{n+1} = \overline{Q_0^n} \\ Q_1^{n+1} = Q_2^n \\ Q_0^{n+1} = Q_1^n \end{cases}$$


#### ③ 驱动方程:

$$\begin{cases} D_2 = \overline{Q_0^n} \\ D_1 = \overline{Q_2^n} \\ D_0 = \overline{Q_1^n} \end{cases}$$


13

#### (4) 检查电路是否能够自启动

将计数器中未含状态 010、101代入状态方程:



修改触发器的次态卡诺图






# Q<sub>2</sub>Q<sub>1</sub>Q<sub>0</sub> 100 110 111 000 001 011 011

15


16

# (5) 时序逻辑电路图:




# 6.3.3同步时序逻辑电路中的时钟偏移

• 时钟偏移:从同一时钟出发的时钟脉冲,通过不同路径到达每个触发器得时间不同而产生的偏差。



- 引起时钟偏移的主要原因:
- 1、各触发器时钟传输路径的长度不同。
- 2、各触发器时钟传输路径上经过的缓冲器的数量不同。
- 3、各触发器时钟传输路径上的负载不平衡。



# 作业(1)

- 课后参考题:
- 时序逻辑电路分析:
- 6.2 (2、3、6) (6.4.2选做)
- 时序逻辑电路设计
- 6.3 (2, 3, 4)
- 习题集(选做)
- 时序逻辑电路设计
- 1、2、3、4