

须知：本复习题解析版本仅作参考，对于答案要辩证看待（多指计算题）

2024 年 HZ 留

1、常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。

A cache-主存 B 主存-辅存

C cache-辅存 D 通用寄存器-cache

2、在集中式总线仲裁中，（ A ）方式响应时间最快。

A 独立请求 B 计数器定时查询 C 菊花链 D 无条件传送

3、CRT 的颜色为 256 色，则刷新存储器每个单元的字长是（ C ）。

A 256 位 B 16 位 C 8 位 D 7 位

解析：

在本题中，我们需要确定CRT刷新存储器每个单元的字长。CRT（阴极射线管）显示器的颜色数量与刷新存储器的字长有直接关系。题目提到CRT的颜色为256色，这意味着有256种不同的颜色状态。

计算机中，颜色的数量是通过 $2^n$ 来表示的，其中 $n$ 是每个像素点使用的位数。具体来说，256色意味着 $2^8 = 256$ ，因此每个像素点需要8位来表示。

刷新存储器的每个单元的字长决定了其能够存储的颜色信息量。因此，256色对应8位字长。

故答案为: C

4、流水 CPU 是由一系列叫做“段”的处理部件组成。和具备  $m$  个并行部件的 CPU 相比，一个  $m$  段流水 CPU 的吞吐能力是（ A ）。

A 具备同等水平 B 不具备同等水平

C 小于前者 D 大于前者

5、从信息流的传输速度来看，（ A ）系统工作效率最低。

A 单总线 B 双总线

C 三总线 D 多总线

6、某机字长 64 位，1 位符号位，63 位表示尾数，若用定点整数表示，则最大正整数位（ A ）。

A  $+(2^{63}-1)$  B  $+(2^{64}-1)$  C  $-(2^{63}-1)$  D  $-(2^{64}-1)$

解析

【详解】本题主要考查数据编码知识点。某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数为 $+(2^{63}-1)$ ，最小负整数为 $-(2^{63}-1)$ ，故本题选A选项。

7、引入多道程序的目的在于（ A ）。

A 充分利用 CPU，减少等待 CPU 时间      B 提高实时响应速度

C 有利于代码共享，减少主辅存信息交换量      D 充分利用存储器

8、虚拟存储器中段页式存储管理方案的特性为（ D ）。

A 空间浪费大，存储共享不易，存储保护容易，不能动态连接

B 空间浪费小，存储共享容易，存储保护不易，不能动态连接

C 空间浪费大，存储共享不易，存储保护容易，能动态连接

D 空间浪费小，存储共享容易，存储保护容易，能动态连接

9、流水线中造成控制相关的原因是执行（ A ）指令而引起。

A 条件转移      B 访内      C 算逻      D 无条件转移

10、程序控制类的指令功能是（ D ）。

A 进行算术运算和逻辑运算      B 进行主存与 CPU 之间的数据传送

C 进行 CPU 和 I/O 设备之间的数据传送      D 改变程序执行的顺序

11、以下有关运算器的描述，（ C ）是正确的。

A 只做加法运算      B 只做算术运算

C 算术运算与逻辑运算      D 只做逻辑运算

12、为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。

A 通用寄存器      B 堆栈      C 存储器      D 外存

13、当前的 CPU 由（ B ）组成。

A 控制器      B 控制器、运算器、cache

C 运算器、主存      D 控制器、ALU、主存

14、CRT 的分辨率为  $1024 \times 1024$  像素，像素的颜色数为 256，则刷新存储器的容量为（ B ）。

A 512KB      B 1MB      C 256KB      D 2MB

在本题中，我们需要计算CRT显示器的刷新存储器容量。已知分辨率为1024×1024像素，每个像素的颜色数为256色。

1. **颜色位数**：颜色数为256色意味着每个像素需要8位（8bit）来表示。

2. **显存容量计算**：显存容量的计算公式为：

显存容量 = 水平分辨率 × 垂直分辨率 × 颜色位数 / 8bit

将已知数据代入公式：

显存容量 =  $1024 \times 1024 \times 8\text{bit} / 8\text{bit} = 1048576\text{byte}$

由于  $1\text{MB} = 1048576\text{byte}$ ，因此显存容量为1MB。

经过计算，刷新存储器的容量为1MB。

15、存储单元是指（ C ）。

- A 存放 1 个二进制信息位的存储元
- B 存放 1 个机器字的所有存储元集合
- C 存放 1 字节的所有存储元集合**
- D 存放 2 字节的所有存储元集合

16、从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ B ）计算机。

- A 并行
- B 冯·诺依曼**
- C 智能
- D 串行

17、在定点二进制运算器中，减法运算一般通过（ D ）来实现。

- A 原码运算的二进制减法器
- B 补码运算的二进制减法器
- C 原码运算的十进制加法器
- D 补码运算的二进制加法器**

18、直接映射 cache 的主要优点是实现简单。这种方式的主要缺点是（ B ）。

- A 它比其他 cache 映射方式价格更贵
- B 如果使用中的 2 个或多个块映射到 cache 同一行，命中率则下降
- C 它的存取时间大于其它 cache 映射方式
- D cache 中的块数随着主存容量增大而线性增加

19、CPU 由（**运算器**）和控制器两大部分组成。

20、存储器容量是指存储器中所有存储单元的数目总和，通常用（**KB**）、（**MB**）、GB、（**TB**）表示。

21、虚拟存储器分为页式、（**段式**）式、（**段页式**）式三种。

22、在计算机系统中，多个系统部件之间信息传送的公共通路称为（总线）。就其所传送信息的性质而言，在公共通路上传送的信息包括（地址）、（数据）、（控制信息）。

23、写出下列整数的真值、原码、反码、补码表示，带符号位共用 8 位二进制数表示。

-34 =

1. **真值**：真值就是带符号位的机器数对应的真正数值。对于-34，其真值表示为-00100010。

2. **原码**：原码就是加了一位符号位的二进制数，正数符号位为0，负数符号位为1，符号位为最高位。对于-34，其原码表示为10100010。

3. **反码**：正数的反码就是其原码，负数的反码则是符号位不变，其他位取反（0变1，1变0）。对于-34，其反码表示为11011101。

4. **补码**：正数的补码就是其原码，负数的补码则是反码+1。对于-34，其补码表示为11011110。

综上所述，-34的真值、原码、反码、补码表示为-00100010、10100010、11011101、11011110。

24、使用补码加法计算， $x=+1001$ ， $y=+0101$ ，求  $x+y$ 。

解  $[x]_{补}=01001$ ， $[y]_{补}=00101$

$$\begin{array}{r} [x]_{补} \quad 01001 \\ + [y]_{补} \quad 00101 \\ \hline [x+y]_{补} \quad 01110 \end{array}$$

所以

$$x+y = +1110$$

25、某双面磁盘，每面有 220 道，已知磁盘转速  $r=2000$  转/分，数据传输率为 185000B/s，求磁盘总容量。

**1. 计算每转的传输速率：**

- 磁盘转速为2000转/分，即2000/60转/秒。
- 数据传输率为185000B/s。
- 因此，每转的传输速率（即每道的容量）为  $185000\text{B/s} / (2000/60)\text{r/s} = 5550\text{B/转}$ 。

**2. 计算单面容量：**

- 每面有220道。
- 因此，单面容量为  $220\text{道} * 5550\text{B/转} = 1221000\text{B}$ 。

**3. 计算总容量：**

- 磁盘是双面的。
- 所以总容量为  $2 * 1221000\text{B} = 2442000\text{B}$ 。

所以，**磁盘的总容量为2442000B。**

26、某机字长 32 位，其中 1 位表示符号位。若用定点整数表示，则最小负整数为（B）。

A  $-(2^{31}-1)$    B  $-(2^{30}-1)$    C  $-(2^{31}+1)$    D  $-(2^{30}+1)$

27 当前的 CPU 由（B）组成。

A 控制器    B 控制器、运算器、cache

C 运算器、主存    D 控制器、ALU、主存

28、CRT 的分辨率为 1024×1024 像素，像素的颜色数为 256，则刷新存储器的容量为（B）。

A 512KB    B 1MB    C 256KB    D 2MB

(解析见 14 题)

29、在机器数（B）中，零的表示形式是唯一的。

A 原码    B 补码    C 移码    D 反码

30、RISC 访内指令中，操作数的物理位置一般安排在（D）。

A 栈顶和次栈顶                      B 两个主存单元

C 一个主存单元和一个通用寄存器    D 两个通用寄存器

31、从信息流的传输速度来看，（A）系统工作效率最低。

A 单总线    B 双总线

C 三总线    D 多总线

32、流水线中造成控制相关的原因是执行（ A ）指令而引起。

A 条件转移 B 访内 C 算逻 D 无条件转移

33、双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。

A 高速芯片 B 新型器件

C 流水技术 D 两套相互独立的读写电路

34、直接映射 cache 的主要优点是实现简单。这种方式的主要缺点是（ B ）。

A 它比其他 cache 映射方式价格更贵

B 如果使用中的 2 个或多个块映射到 cache 同一行，命中率则下降

C 它的存取时间大于其它 cache 映射方式

D cache 中的块数随着主存容量增大而线性增加

35、在定点二进制运算器中，减法运算一般通过（ D ）来实现。

A 原码运算的二进制减法器 B 补码运算的二进制减法器

C 原码运算的十进制加法器 D 补码运算的二进制加法器

36、以下有关运算器的描述，（ C ）是正确的。

A 只做加法运算 B 只做算术运算

C 算术运算与逻辑运算 D 只做逻辑运算

37、单级中断系统中，CPU 一旦响应中断，立即关闭（ C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A 中断允许 B 中断请求

C 中断屏蔽 D DMA 请求

38、为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。

A 通用寄存器 B 堆栈 C 存储器 D 外存

39-1、在计算机术语中，将 ALU 控制器和（运算器）存储器合在一起称为（主机）。

39-2、数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。

40、广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。

41、字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。

42、按 IEEE754 标准，一个 32 位浮点数由符号位 S(1 位)、阶码 E(8 位)、尾数 M23 位三个域组成。

43、双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。

44、微型机的标准总线，从带宽 132MB/S 的 32 位（VESA）总线发展到 64 位的（PCI）总线。

45、在计算机系统中，多个系统部件之间信息传送的公共通路称为（总线）。就其所传送信息的性质而言，在公共通路上传送的信息包括地址、数据、（控制信息）。

46、计算机系统的层次结构从下至上可分为五级，即微程序设计级或逻辑电路级、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。

47、虚拟存储器分为页式、（段式）式、（段页式）式三种。

48、RISC 指令系统的最大特点是：只有（取数）指令和（存数）指令访问记忆体，其余指令的操作均在寄存器之间进行。

49、CPU 从存储器取出一条指令并执行该指令的时间称为（指令周期），它常用若干个（时钟周期）来表示。

50、反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。

51、形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。

52、CPU 从（主存储器）取出一条指令并执行这条指令的时间和称为（指令周期）。

53、RISC 指令系统的最大特点是：只有（取数）指令和（存数）指令访问记忆体，其余指令的操作均在寄存器之间进行。

54、定点 32 位字长的字，采用 2 的补码形式表示时，一个字所能表示的整数范围是（ $-2^{31}$  到  $2^{31}-1$ ）。

55、十进制数在计算机内有两种表示形式：（字符串）形式和（压缩十进制串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。

56、浮点加、减法运算的步骤是 0 操作检查、（比较阶码大小并对阶）、（尾数加减）、规格化处理、舍入操作

57、反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。

58、衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。

59、DMA 控制器按其结构，分为（**选择型**）DMA 控制器和（**多路型**）DMA 控制器。前者适用于高速设备，后者适用于慢速设备。

60、按 IEEE754 标准，一个 32 位浮点数，其中阶码 E 的值等于指数的真值（**e**）加上一个固定的偏移值（**127**）。

61、某计算机字长 32 位，其存储容量为 64MB，若按字编址，它的存储系统的地址线至少需要（**24**）条。

计算机的存储容量为 64MB，即  $64 \times 1024 \times 1024$  字节。由于一个字节等于 8 位，所以总共有  $64 \times 1024 \times 1024 \times 8$  位。计算机的字长为 32 位，因此一个字等于 4 个字节。要计算按字编址的地址线数量，我们需要将总位数除以字长。

首先，将存储容量转换为字数：

$$\text{总字数} = \frac{64 \times 1024 \times 1024 \times 8}{32} = 16 \times 1024 \times 1024$$

然后，计算所需的地址线条数：

$$\log_2(16 \times 1024 \times 1024) = \log_2(2^{24}) = 24$$

因此，需要 24 条地址线。

62、一个组相联映射的 Cache，有 128 块，每组 4 块，主存共有 16384 块，每块 64 个字，则主存地址共（**20**）位，其中主存字块标记应为（**9**）位，组地址应为 5 位，Cache 地址共 11 位。

根据搜索结果中的信息，一个组相联映射的 Cache，有 128 块，每组 4 块，主存共有 16384 块，每块 64 个字。在这种情况下，主存地址的位数是 20 位，其中主存字块标记的位数是 9 位，组地址应为 5 位，而 Cache 地址共 11 位。 1

具体来说，主存地址的 20 位可以分为以下几个部分：

- 主存字块标记（Tag）：9 位，用于标识主存中的每个字块，因为主存共有 16384 块，每块 64 个字，即  $2^{14}$  个字块，所以需要 14 位来标识。但由于采用的是组相联映射，标记位数需要减去组地址位数，即  $14 - 5 = 9$  位。
- 组地址（Group）：5 位，因为 Cache 共有 128 块，每组 4 块，所以共有 32 组，需要 5 位来表示。
- 块内地址（Offset）：6 位，因为每块有 64 个字，即  $2^6$  个字，所以需要 6 位来表示块内地址。 1

而 Cache 地址的 11 位则由组地址和块内地址组成，即 5 位组地址加上 6 位块内地址。 1

63、CPU 从主存取出一条指令并执行该指令的时间叫（**指令周期**），它通常包含若干个 CPU 周期，而后者又包含若干个（**时钟周期**）。

64、某中断系统中，每抽取一个输入数据就要中断 CPU 一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要 X 秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要 Y 秒，因此该系统可以跟踪到每秒（ **$N / (NX + Y)$** ）次中断请求。

## 解析

【解析】由题意可知，每抽取一个输入数据CPU需要中断一次，抽取N个数据，需要中断N次。每次抽取完N个数据，主程序就将数据取出处理。因为每抽取一个数据，中断处理需要X秒，故而每次抽取N个数据需要NX+Y秒的时间。平均每抽取一个数据的时间是 $N/(NX+Y)$ ，所以该系统可以跟踪到每秒 $N/(NX+Y)$ 个中断请求。

65、在计算机系统中，多个系统部件之间信息传送的公共通路称为（总线）。就其所传送信息的性质而言，在公共通路上传送的信息包括（地址）、数据、控制信息。

66、在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（存储区域）保护。

67、对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（cache）、（主存储器）、外存储器。

68、

**吞吐量：**每秒执行的作业数，一台计算机在某一时间间隔内能够处理的信息量。

**处理机字长：**处理机运算器中一次能够二进制数运算的位数

**存储器带宽：**单位时间内从存储器读出的二进制数数据量，单位可以用字/秒或字节/秒或位/秒来表示

**响应时间：**从输入有效到系统产生响应之间的时间度量，用时间单位来度量。

**总线宽度：**计算机系统中总线一次能传输的数据位数，指CPU中运算器与存储器之间进行互连的内部总线二进制位数（数据线的根数）。

**利用率：**在给定的时间间隔内系统被实际使用的时间所占的比率，用百分比表示。

**存储器容量：**每个存储器芯片所能存储的二进制数的位数，存储器中所有存储单元的总数目，通常用KB、MB、GB、TB来表示。计算机存储的单位是二进制字节数，这里K不代表10的3次方，1KB=210B，1MB=220B，1GB=230B

**指令周期**是取出并执行一条指令的时间。

**CPU周期**是内存读取一条指令字的最短时间。

**时钟周期**是处理操作的最基本单位。

69、以表格的形式说明现代计算机系统的层次结构。

| 层次 | 名称    | 描述                                              |
|----|-------|-------------------------------------------------|
| L0 | 硬联逻辑级 | 由门、触发器等逻辑电路组成，是计算机的内核。                          |
| L1 | 微程序级  | 机器语言是微指令集，由硬件直接执行微指令。                           |
| L2 | 传统机器级 | 机器语言是该机的指令集，由微程序解释机器指令系统。                       |
| L3 | 操作系统级 | 由操作系统程序实现，管理软硬件资源，是传统机器的延伸。                     |
| L4 | 汇编语言级 | 机器语言是汇编语言，需要汇编程序翻译成机器语言才能执行。                    |
| L5 | 高级语言级 | 机器语言是高级语言，如C/C++、Java、Python等，需要编译或解释后才能被计算机理解。 |
| L6 | 应用语言级 | 为了满足特定用途而设计，如Matlab、Verilog等，建立在高级语言之上。         |

70、已知 $[x]_{\text{补}}=010011011$ ，求 $[x]_{10}=?$


**解** 利用式(2.7)，求得

$$\begin{aligned}x &= 0 \times 2^8 + 1 \times 2^7 + 0 \times 2^6 + 0 \times 2^5 + 1 \times 2^4 + 1 \times 2^3 \\ &\quad + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 = 155\end{aligned}$$

71、指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB)5 个过程段，共有 20 条指令连续输入此流水线。

- 1) 画出流水线处理的时空图，假设时钟周期为 100ns。
- 2) 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
- 3) 求流水线处理器的加速比。

(1) 流水处理的空图如下，其中每个流水操作周期为 100ns：



(2) 流水线的实际吞吐量：执行 20 条指令共用  $5+1 \times 19=24$  个流水周期，共 2400ns，所以实际吞吐率为：

$$\frac{20}{2400 \times 10^{-9}} \approx 8.333 \text{ 百万条指令/秒}$$

(3) 流水线的加速比为：

设流水线操作周期为  $\tau$ ，

则  $n$  指令串行经过  $k$  个过程段的时间为  $n \times k \times \tau$ ；

而  $n$  条指令经过可并行的  $k$  段流水线时所需的时间为  $(k+n-1) \times \tau$ ；

故 20 条指令经过 5 个过程段的加速比为：

$$\frac{20 \times 5 \times \tau}{(5+19) \times \tau} \approx 4.17$$

CSDN @尘 关

72、

**解** 必须访问主存储器的缺失损失为

$$\frac{100\text{ns}}{0.2\text{ns/时钟周期}} = 500 \text{ 个时钟周期}$$

只有一级 cache 的机器有效 CPI 由下式给出：

总的 CPI=基本 CPI+每条指令中存储器停顿的时钟周期

对只有一级 cache 的本例中处理器来说：

$$\text{总的 CPI} = 1.0 + \text{每条指令存储器停顿的时钟周期} = 1.0 + 2\% \times 500 = 11.0$$

对二级 cache，主 cache（第一级 cache）中发生缺失后可以被第二级 cache 或者主存处理。访问第二级 cache 的缺失损失为

$$\frac{5\text{ns}}{0.2\text{ns/时钟周期}} = 25 \text{ 个时钟周期}$$

如果第二级 cache 能处理全部缺失，那么这就是整个的缺失损失。如果缺失要求访问主存储器，那么总的缺失损失为访问第二级 cache 和访问主存储器的时间之和。

因此，对一个二级的 cache 而言，总的 CPI 为基本 CPI 和两级 cache 停顿的时钟周期之和：

总的 CPI=1+每条指令的一级停顿+每条指令的二级停顿

$$= 1 + 2\% \times 25 + 0.5\% \times 500 = 1 + 0.5 + 2.5 = 4.0$$

因此，有二级 cache 的处理器性能是没有二级 cache 的处理器性能的 2.8 倍，即

$$11.0 \div 4.0 \approx 2.8$$

73、一台机器的指令系统有哪几类典型指令？列出其名称。

典型的指令系统包括以下几类指令：

1. 数据传送类指令
2. 算术运算类指令
3. 逻辑运算类指令
4. 程序控制类指令
5. 输入输出类指令
6. 字符串类指令
7. 系统控制类指令
8. 特权指令

74、CPU 中有哪几类主要寄存器，用一句话回答其功能。

CPU中的主要寄存器包括：

1. 数据缓冲寄存器(DR)
2. 指令寄存器(IR)
3. 程序计数器(PC)
4. 数据地址寄存器(AR)
5. 通用寄存器(R0 ~ R3)
6. 状态字寄存器(PSW)

功能：执行指令、操作、时间的控制以及数据加工。

75、使用补码加法计算， $x=+1001$ ， $y=+0101$ ，求  $x + y$ 。

解  $[x]_{\text{补}}=01001$ ， $[y]_{\text{补}}=00101$

$$\begin{array}{r} \phantom{+} \phantom{[y]_{\text{补}}} \phantom{00} [x]_{\text{补}} \phantom{00} 01001 \\ + \phantom{[x]_{\text{补}}} [y]_{\text{补}} \phantom{00} 00101 \\ \hline [x+y]_{\text{补}} \phantom{00} 01110 \end{array}$$

76、某双面磁盘，每面有 220 道，已知磁盘转速  $r=4000$  转/分，数据传输率为 185000B/s，求磁盘总容量。

磁盘总容量计算如下:

1. 转速  $r = 4000$  转/分, 即  $r = \frac{4000}{60}$  转/秒。

2. 数据传输率 185000 B/s。

3. 磁道容量:  $\frac{185000}{400/60} = 2775$  B。

4. 磁盘为双面, 每面220道, 因此总容量为:

$$2 \times 220 \times 2775 = 1221000 \text{ B}。$$

所以, 磁盘总容量为 1221000 B。

77、何谓指令周期? CPU 周期? 时钟周期? 它们之间是什么关系? :

指令周期是取出并执行一条指令的时间。

CPU 周期是内存读取一条指令字的最短时间。

时钟周期是处理操作的最基本单位。

指令周期常常用若干个 CPU 周期数来表示。一个 CPU 周期时间包含有若干个时钟周期。

78、存储系统中加入 cache 存储器的目的是什么? 有哪些地址映射方式, 各有什么特点?

Cache 是一种高速缓冲存储器,是为了解决 cpu 和主存之间速度的不匹配问题。地址映射方式有全相连映射方式,这是一种带全部块地址一起保存的方法,可使主存的一块直接拷贝到 cache 中的任意一行上,非常灵活;直接映射放射:优点是硬件简单,成本低,缺点是每个主存块只有一个固定的行位置可存放;组相连映射方式:他是前两者的折中方案,适度的兼顾了二者的优点,又尽量避免其缺点,从灵活性,命中率,硬件投资来说较为理想,因而得到了普遍采用。

四、计算题 (每小题 10 分, 共 20 分)

79、将数  $(20.59375)_{10}$  转换成 754 标准的 32 位浮点数的二进制存储格式。

解:首先分别将整数和分数部分转换成二进制数: $(20.59375)_{10} = 10100.10011$  然后移动小数点,使其在第1,2位之间  $10100.10011 = 1.010010011 \times 2^4$   $e=4$  于是得到:  $S=0, E=4+127=131=10000011$ ,  $M=010010011$  最后得到32位浮点数的二进制存储格式为:  $0100 \ 0001 \ 1010 \ 0100 \ 1100 \ 0000 \ 0000 \ 0000 = (41A4C000)_{16}$

80、流水线中有三类数据相关冲突, 写后读 (RAW) 相关; 读后写 (WAR) 相关; 写后写 (WAW) 相关。判断以下三组指令各存在哪种类型的数据相关。

(1) I1 ADD R1, R2, R3 ; (R2)+(R3)→R1

I2 SUB R4, R1, R5 ; (R1)-(R5)→R4

(2) I3 STO M(X), R3 ; (R3)→M(x), M(x)是存储单元

I4 ADD R3, R4, R5 ; (R4)+(R5)→R3

(3) I5 MUL R3, R1, R2 ; (R1)×(R2)→R3

I6 ADD R3, R4, R5 ; (R4)+(R5)→R3

**1. 写后读 (RAW) 相关:** 当指令I2依赖于指令I1的结果时, 即指令I2需要在指令I1写入结果之后才能正确读取该结果, 就发生了写后读相关。在提供的指令序列中, I1将R2和R3的值相加并存入R1, 而I2需要从R1中读取值来进行减法操作。因此, 如果I2在I1完成写入操作之前就尝试读取R1的值, 就会发生写后读相关。

**2. 读后写 (WAR) 相关:** 当指令I2读取一个操作数后, 指令I1对该操作数进行写入操作, 就发生了读后写相关。在提供的指令序列中, 没有明显的读后写相关, 因为I2不涉及对I1写入的R1进行读取。

**3. 写后写 (WAW) 相关:** 当两条指令对同一个寄存器或内存位置进行写入操作时, 如果它们在流水线中重叠执行, 就可能发生写后写相关。在提供的指令序列中, 没有涉及对同一寄存器或内存位置的重复写入, 因此没有写后写相关。

综上所述, 指令序列 (1) 中存在写后读 (RAW) 相关, 而指令序列 (2) 中没有明显的数据相关冲突。