Architecture et programmation d'accélérateurs matériels

Cours 1 : Architecture et modèles de programmation

Julien Jaeger julien.jaeger@cea.fr

Introduction

- Thématique : accélérateurs
 - Etat de l'art
 - Architecture des accélérateurs
 - Programmation des accélérateurs
 - Optimisations caractéristiques
- Pré-requis
 - Notion de base architecture
 - Programmation impérative
 - Notion de programmation parallèle

Plan général

- But:
 - Introduction aux accélérateurs
 - Expertise en programmation CUDA
- Plan:
 - Architecture
 - Modèle de programmation
 - Introduction à CUDA
- Intervenant
 - Julien Jaeger (julien.jaeger@cea.fr)
 - Adrien Roussel (adrien.roussel@cea.fr)

Plan du cours

- Panorama des accélérateurs
- Architecture de GPGPU
 - NVIDIA Kepler
 - NVIDIA Volta
- Modèles de programmation pour accélérateurs
- NVIDIA CUDA (partie 1)



Accélérateurs

Définition

 Ressource distincte (située sur la même puce que le processeur principal ou non) définie pour un ensemble différents d'objectifs que le processeur central

• En clair:

- Processeur dédié à une classe spéciale d'applications
- Permet d'obtenir de meilleures performances dans son domaine de prédilection

Accélérateurs – Interconnexion

- Les accélérateurs sont reliés au(x) processeur(s)
 principal(aux) grâce à une interconnexion
- Comportement similaire à un périphérique
 - Le processeur central contrôle l'accès
 - Il exécute également la partie principale du code
- Plusieurs types d'interconnexion
 - Accélérateurs déportés
 - Accélérateurs sur la puce principale

Types de connexions

- Via le bus système
 - GPGPU nVidia, MIC Intel
 - Avantages
 - Faible coût
 - Intégration aisée
 - Inconvénients
 - Performances modestes dûes à la généricité du bus
 - Bande passante et latence sousoptimale

- Via le bus du processeur
 - IBM Cell , Architecture Fusion d'AMD/ATI
 - Avantages
 - Accès rapide
 - Possibilité de partager des ressources avec le CPU
 - Inconvénients
 - Intégration complexe
 - Dépendance avec le processeur

Architecture des accélérateurs

Microarchitecture

- Dirigée par la diversité des applications à exécuter ainsi que du domaine de prédilection
- Simplification par rapport aux CPUs
 - Exécution dans le désordre, prédicteur de branchements, ...

Parallélisme exploité

- Généralement à grain très fin
- La plupart exploite une forme de Single Instruction Multiple
 Data

Mais

 Une partie importante du travail est laissée à la pile logicielle et au développeur de codes

Architecture des accélérateurs

Hiérarchie mémoire

- Mémoire controllée par le logiciel/programmeur (scratchpad memory)
- Cache géré par le matériel (comme sur un CPU généraliste)
- Interconnexion matérielle entre les différents processeurs de calcul
- Bande passante importante entre l'accélérateur et la mémoire globale

Résumé

- Possibilités intéressantes pour le calcul haute performance
- Mais beaucoup d'aspects à gérer à la main.
- Ceci influence directement la façon de programmer les accélérateurs

Programmation des accélérateurs

- Vision d'un accélérateur comme un périphérique worker.
- Le processeur principal contrôle l'accès aux ressources de calculs spécialisées
 - Processeur principal (CPU) : hôte ou host
 - Accélérateur : device
- Concepts généraux
 - Transferts des données
 - Exécution d'un code déporté dans un langage différent
 - Gestion manuel de l'exécution
 - Interrogation de l'accélérateur sur son état
 - Rapatriement des données sur l'hôte

Panorama des accélérateurs

- Processeurs graphiques
 - GPGPUs (General Purpose Graphics Processing Units)
 - NVIDIA
 - AMD/ATI
- Accélérateurs dédiés
 - Cell (IBM)
 - MIC ou Xeon Phi (Intel)
- Architectures reconfigurables
 - FPGA


Processeurs graphiques


- Cartes graphiques initialement pour l'affichage 2D et 3D sur écran
 - Processeur(s) graphique(s) dédié(s)
- Capacités de calcul impressionnantes
 - Optimisation pour le rendu d'image (objectifs différents des processeurs généralistes)
 - Idéal pour le traitement sur des données régulières
- Utilisation pour le calcul scientifique
 - GPGPU (Generale Purpose Graphics Processing Unit)

GPGPU


- Cartes graphiques sur un bus système
 - Interconnexion sur la carte mère
 - Communications via le port PCI-express
- Possibilité de connecter plusieurs cartes graphiques
 - Programmation Multi-GPU
 - Utilisé actuellement dans les supercalculateurs hybrides

Architecture Maxwell NVIDIA






Volta







Architecture ATI Cypress



- Ensemble d'unités vectorielles
 - SIMD Engines
- Hiérarchie mémoire
 - Cache L2
- Performances crètes
 - 2,72 TFlops SP
 - 0.54 TFlops DP

Architecture ATI Radeon Navi






Architecture Fusion (Llano)



- Nom de code de l'architecture d'AMD/ATI : Fusion
- Design d'un APU (Accelerator Processing Unit)
- Sur la même puce :
 - CPU
 - Accélérateur de type GPU
- Première génération disponible en 2011
 - Llano avec technologie Bulldozer ou Bobcat
- http://fusion.amd.com


Architecture Fusion (Picasso)

Ryzen-bridge 2019




Architecture Fusion (Picasso)

Ryzen-bridge 2019



Le processeur CELL (IBM)




- Développé conjointement pas IBM, Sony et Toshiba
- 8 cœurs 64-bit, à calculs flottants
 - Appelés Synergistic Processor Elements (SPEs).
- Un processeur maître PowerPC 64-bit capable d'exécuter deux threads
- SPEs peuvent traiter des opérandes 128-bit operands, décomposées en quatre mots 32-bits (SIMD).
- Le banc de registres peut stocker 128 opérandes.

MIC (Intel)


- Accélérateur proposé par Intel
 - Many-Integrated Core (MIC)
- Introduction en 2008
 - Conférence SigGraph 2008
 - Connu sous le nom Larabee
- Architecture
 - Coeurs x86
 - Support de l'hyperthreading
 - Cohérence de cache
- Première version: KNF
- Version "actuelle": KNL

FPGA

- Field-Programmable Gate Array
- Configuration HDL (Hardware-Description Language)



Evolution architecture NVIDIA — Performances flottantes



Architecture NVIDIA GeForce

- Brique de base
 - Coeur de calcul très simple
 - Ensemble de coeurs de calcul regroupés dans un stream multiprocessor
- Pourquoi stream ?
 - Fait pour fonctionner sur un flux de données continu
 - Langage synchrone sur chaque multicoeurs
- Design pour le parallélisme à grain fin

Architecture Kepler NVidia

- 15 Streaming Multiprocessors (SMs)
- Arrangement perpendiculaire au cache commun L2
- Légende
 - Vert → cœur de calcul
 - Unité double précision en orange
 - Orange ordonnanceur et dispatcher
 - Bleu clair banc de registres et cache L1



Kepler: Streaming Multiprocessor

- Streaming Multiprocessor (SMX)
- 192 cœurs compatibles CUDA
 - Unité ALU
 - Unité flottante simple précision
- 64 unités flottantes double précision
- 32 unités spéciales (SFU)
- 32 unités load/store



Kepler: Streaming Multiprocessor


- Exécution de type SIMT
 - Single-Instruction Multiple
 Thread
- Similaire au SIMD
- Exécution synchrone des cœurs de calcul
- Chaque SMX gère et exécute les threads de calcul par paquets de 32
 - Notion de warp
 - 4 ordonnanceurs de warps par SMX



Kepler: hiérarchie mémoire

- Thread ordonnancé sur un coeur de calcul sur un SMX
- Accès mémoire via instruction load ou store
- Deux possibilités

 - Accès à la mémoire globale du device >
 passage par les 2 niveaux de cache
- Physiquement, la même mémoire est utilisée pour le cache L1 et la shared memory
- Apparition d'un read-only cache (48 Ko)



Volta



- 6 GPCs (Gpus Processing clusters)
- 7 TPCs (Texture Processing clusters) / GPC
- 2 SM par TPCs
- \rightarrow 2 * 7 * 6 = 84 SM!

Volta



- 84 Streaming Multiprocessor
- 5376 unités flottantes simple précision (14 Tflops)
- 5376 unités entières simple précision (14 Tflops)
- 2688 unités flottantes double précision (7 Tflops)
- 672 cœurs tenseur (112 Tflops)
- 336 unités de texture



Modèles de programmation

- Langage synchrone et data flow
- Langages dédiés
 - Close To Metal (CTM)
 - CAL/IL
 - CUDA
- Langage portables
 - OpenCL
- Directives de parallélisation
 - PGI
 - HMPP (Caps Entreprise)
 - OpenACC

Programmation ATI


- Close to Metal (CTM)
 - Très bas niveau
 - Peu utilisé à présent
- CAL/IL
 - Compute Abstract Layer
 - Interaction entre le processeur principal et l'accélérateur
 - Intermediate Language
 - Langage dédié à l'exécution sur accélérateur
- ROCm
 - Offers toolkit to write and translate CUDA codes
- OpenCL/SYCL
 - Support des standards OpenCL et SYCL
 - AMD/ATI fait partie du consortium

Programmation NVIDIA

- Langage CUDA
 - Suite...

Directives de parallélisation

- Proposition de programmation à base de directives
 - Ajout de #pragma (C,C++) dans le code séquentiel
 - Possibilité d'ajouter ces directives dans un code déjà parallèle (MPI, OpenMP, ...) : ceci dépend du modèle
- Solutions proposées
 - OpenACC
 - OpenMP 4+
- Avantages
 - Portabilité en fonction des accélérateurs
 - La sémantique originale (voire séquentielle) peut être préservée
- Inconvénients
 - Souvent besoin de finir à la main
 - Spectre parfois limité



Vue d'ensemble

- Programmation de kernel
- Deux parties : programme hôte et noyaux de calcul
- Nécessité de transférer les données
- Chaine de compilation dédiée à cause des noyaux de calcul (langage différent)
- Lien avec un *runtime* (en espace utilisateur) et un *driver* (en espace noyau)

Schéma de programmation

- 1. Initialisation
 - Allocation mémoire
 - Lecture des entrées
 - •
- 2. Allocation mémoire sur le GPU
 - Gestion manuelle!
- 3. Transfert hôte → GPU
- 4. Exécution d'un noyau de calcul
 - Possibilité de lancer plusieurs noyaux
- 5. Transferts GPU \rightarrow hote
- 6. Libération mémoire GPU
- 7. Libération mémoire CPU

Comment compiler?

- Structure du code
 - Partie pour l'hôte
 - Partie pour le device
- En pratique, ces codes peuvent êtres mélangés dans le même fichier
- Programmation hôte
 - C ou C++
- Programmation device
 - CUDA (sur-ensemble du C norme 99)
- Chaîne de compilation : NVCC
 - En tant que programmeur : utilisation du compilateur nvcc
 - N'hésitez pas à regarder la documentation livrée avec le SDK

Exemple de programme

- Exemple : addition de 2 vecteurs
- Opération de base :
 - c[i] = a[i] + b[i]
- Comment programmer ce noyau de calcul en séquentiel ?
 - Simple boucle
 - Application de l'opération de base sur chaque élément

```
void vectAdd(
  double * a, double * b,
  double * c, int N) {
  int i;
  for (i=0;i<N;i++) {
    c[i] = a[i] + b[i]
  }
}</pre>
```

```
void vectAdd(
  double * a, double * b,
  double * c, int N) {
  int i;
  for (i=0;i<N;i++) {
    c[i] = a[i] + b[i]
  }
}</pre>
```

```
Transfert du
                                   tableau a
void vectAdd(
  double * a, double * b,
                                     Transfert du
  double * c, int N)
                                      tableau b
   int i;
   for (i=0; i< N; i++)
     c[i] = a[i] + b[i]
                                     Transfert de
                                      l'entier N
```

Transfert du tableau c

Transfert du

tableau c

Exécution sur

le GPU

en parallèle

??

```
Transfert du
                                  tableau a
void vectAdd(
  double * a, double * b,
                                    Transfert du
  double * c, int N)
                                      tableau b
   int i;
   for (i=0;i<N;i++) {
                                    Transfert de
                                      l'entier N
```

Transfert du

tableau c

le GPU

??

```
Transfert du
                                                      tableau a
                  void vectAdd(
                    double * a, double * b,
                                                        Transfert du
                    double * c, int N)
                                                         tableau b
                     int i;
                     for (i=0;i<N;i++) {
                                                        Transfert de
                                                          l'entier N
Exécution sur
en parallèle
                                     Rapatriement du
                                        tableau c
                                                                   47
```

Programmation sur l'hote

- Gestion de l'hôte (CPU central)
 - Besoin de gérer la mémoire du GPU
 - Besoin de transférer les données
 - Donne l'ordre d'exécution du kernel
- API CUDA de l'hôte
 - CUDA Haut niveau / Bas niveau
 - cudaMalloc : allouer des données sur le device
 - cudaMemcpy: transférer des données vers le device ou vers l'hôte

```
void vectAdd(
  double * a, double * b,
  double * c, int N) {

  double * d_a;
  double * d_b;
  double * d_c;

  cudaMalloc((void **)&d_a,
  N*sizeof(double));
  cudaMalloc((void **)&d_b,
  N*sizeof(double));
  cudaMalloc((void **)&d_c,
  N*sizeof(double));
```

```
cudaMemcpy(d a, a,
N*sizeof(dou\overline{b}le),
cudaMemcpyHostToDevice);
cudaMemcpy(d b, b,
N*sizeof(dou\overline{b}le),
cudaMemcpyHostToDevice);
cudaMemcpy(d c, c,
N*sizeof(double),
cudaMemcpyHostToDevice);
vectAddKernel(d a, d b, d c,
N);
cudaMemcpy(c, d c,
N*sizeof(double),
cudaMemcpyDeviceToHost);
cudaFree(d a);
cudaFree(d b);
cudaFree(d c);
```

```
Pointeurs
a, double * b,
int N) {
device

d_a;
double * d_b;
double * d_c;

cudaMalloc((void **)&d_a,
N*sizeof(double));
cudaMalloc((void **)&d_b,
N*sizeof(double));
cudaMalloc((void **)&d_c,
N*sizeof(double));
```

```
cudaMemcpy(d a, a,
N*sizeof(dou\overline{b}le),
cudaMemcpyHostToDevice);
cudaMemcpy(d b, b,
N*sizeof(dou\overline{b}le),
cudaMemcpyHostToDevice);
cudaMemcpy(d c, c,
N*sizeof(double),
cudaMemcpyHostToDevice);
vectAddKernel(d a, d b, d c,
N);
cudaMemcpy(c, d c,
N*sizeof(double),
cudaMemcpyDeviceToHost);
cudaFree(d a);
cudaFree(d b);
cudaFree(d c);
```

```
void vectAdd(
Pointeurs * \a, double * b,
           c, int N) {
 sombee *
 device
 double * d a ;
 double * d b ;
 double * d c ;
 cudaMalloc((void **)&d a,
 N*sizeof(double));
 cudaMalloc((void **)&d b,
 N*sizeof(double));
 cudaMalloc((void **)&d c,
 N*sizeof(double));
Allocation
mémoire
sur le GPU
```

```
cudaMemcpy(d a, a,
N*sizeof(dou\overline{b}le),
cudaMemcpyHostToDevice);
cudaMemcpy(d b, b,
N*sizeof(double),
cudaMemcpyHostToDevice);
cudaMemcpy(d c, c,
N*sizeof(double),
cudaMemcpyHostToDevice);
vectAddKernel(d a, d b, d c,
N);
cudaMemcpy(c, d c,
N*sizeof(double),
cudaMemcpyDeviceToHost);
cudaFree(d a);
cudaFree(d b);
cudaFree(d c);
```

```
oid vectAdd(
Pointeurs * \a, double * b,
           c, int N) {
 sombee *
 device
 double *
 double * d b ;
 double * d c ;
 N*sizeof(double));
 cudaMalloc((void **)&d b,
 N*sizeof(double));
 cudaMalloc((void **)&d c,
 N*sizeof(double));
```

Allocation mémoire sur le GPU Transferts vers le GPU

```
cudaMemcpy(d/a, a, N*sizeof(double),
cudaMemcpyH/stToDevice);
cudaMemcpy(d b, b,
N*sizeof(dou\overline{b}le),
cudaMemcpyHostToDevice);
cudaMemcpy(d c, c,
N*sizeof(double),
cudaMemcpyHostToDevice);
vectAddKernel(d a, d b, d c,
N);
cudaMemcpy(c, d c,
N*sizeof(double),
cudaMemcpyDeviceToHost);
cudaFree(d a);
cudaFree(d b);
cudaFree(d c);
```

```
oid vectAdd(
Pointeurs *
           a, double * b,
 sombee *
           c, int N) {
 device
 double >
                     Exécution
 double * d b ;
                     du kernel
 double * d c ;
 N*sizeof(double));
 cudaMalloc((void **)&d b,
 N*sizeof(double));
 cudaMalloc((void **)&d c,
 N*sizeof(double));
```

Allocation mémoire sur le GPU Transferts vers le GPU

```
cudaMemcpy(d/a, a, N*sizeof(double),
cudaMemcpyH/stToDevice);
cudaMemcpy(d b, b,
N*sizeof(dou\overline{b}le),
cudaMemcpyHostToDevice);
cudaMemcpy(d c, c,
N*sizeof(double),
cudaMemcpyHostToDevice);
vectAddKernel(d a, d b, d c,
N);
cudaMemcpy(c, d c,
N*sizeof(double),
cudaMemcpyDeviceToHost);
cudaFree(d a);
cudaFree(d b);
cudaFree(d c);
```

```
roid vectAdd(
Pointeurs * a, double * b,
sur device
double * d_a ;
double * d_b ;
double * d_c ;

Exécution
du kernel

cudaMalloc((void **)&d_a,
N*sizeof(double));
cudaMalloc((void **)&d_b,
N*sizeof(double));
```

cudaMalloc((void **)&d c,

N*sizeof(double));

Allocation mémoire sur le GPU Transferts vers l'hôte

Transferts vers le GPU

```
cudaMemcpy(d/a, a,
N*sizeof(double),
cudaMemcpyH/stToDevice);
cudaMemcpy(d b, b,
N*sizeof(dou\overline{b}le),
cudaMemcpyHostToDevice);
cudaMemcpy(d c, c,
N*sizeof(double),
cudaMemcpyHostToDevice);
vectAddKernel(d a, d b, d c,
N);
cudaMemcpy(c, d c,
N*sizeof(double),
cudaMemcpyDeviceToHost);
cudaFree(d a);
cudaFree(d b);
cudaFree(d c);
```

```
oid vectAdd(
Pointeurs *
           a, double * b,
 sombee *
           c, int N) {
 device
 double >
                     Exécution
 double * d b ;
                     du kernel
 double
 N*sizeof(double));
 cudaMalloc((void **)&d b,
 N*sizeof(double));
 cudaMalloc((void **)&d c,
 N*sizeof(double));
```

Allocation mémoire sur le GPU Transferts vers l'hôte

```
Transferts vers le GPU
```

```
cudaMemcpy(d/a/
N*sizeof(double),
cudaMemcpyH/stToDevice);
cudaMemcpy(d b, b,
N*sizeof(dou\overline{b}le),
cudaMemcpyHostToDevice);
cudaMemcpy(d c, c,
N*sizeof(double),
cudaMemcpyHostToDevice);
vectAddKernel(d a, d b, d c,
N);
cudaMemcpy(c, d c,
N*sizeof(double),
cudaMemcpyDeviceToHost);
cudaFree(d a);
cudaFree(d b),
                    Libération
cudaFree(d c);
                    mémoire
```

sur le GPU 5

Modèle d'exécution

- Le device n'a plus qu'à exécuter le code en lui-même : l'addition de 2 vecteurs
- Comment programmer sur le device ?


```
for (i=0;i<N;i++)
c[i]=a[i]+b[i];
```

- Le modèle CUDA définit la notion de thread
 - Chaque thread lance la fonction kernel
 - Un peu comme si de nombreux threads étaient créés avec pthred_create en passant la fonction kernel en fonction à exécuter
- La programmation CUDA est alors par défaut multithreadée
 - Il faut raisonner par thread et non pas par boucle ou par itération de boucles
 - Différent d'une programmation séquentielle classique
- Code du kernel dans notre cas :


```
int i;
i= index;/* Update i with thread index */
c[i] = a[i] + b[i];
```

- Comment connaitre l'identifiant d'un thread ?
 - Ceci est lié à l'organisation des threads au niveau du modèle d'exécution
- CUDA définit la notion de bloc (block) et grille (grid) pour organiser les threads de façon hiérarchique
- Une grille
 - Contient des blocs
 - Qui contiennent des threads
- La grille et les blocs peuvent avoir de 1 à 3 dimensions (représentation logique et non physique)
- Concrètement ?


- Exemple avec
 - 1 grille à 2 dimensions
 - 6 blocs à 2 dimensions
- Il y a 6 blocs dans la grille et 12 threads par bloc
- \rightarrow 72 threads au total
- Calcul d'un indice de thread?
 - Linéarisation de tableau à n-D




- Dimensions de la grille
 - dim3 gridDim
 - Contient le nombre de blocs dans les 3 dimensions de la grille
- Indice d'un bloc dans la grille
 - dim3 blockIdx
 - Contient les coordonnées du bloc courant dans la grille
- Dimensions des blocs
 - dim3 blockDim
 - Contient le nombre de threads dans les 3 dimensions des blocs
- Indice du thread dans le bloc
 - uint3 threadIdx
 - Contient l'indice du thread courant dans le bloc courant (3 dimensions)
- Taille d'un warp
 - int warpSize




- Dimensions de la grille
 - dim3 gridDim
 - Contient le nombre de blocs dans les 3 dimensions de la grille
- Indice d'un bloc dans la grille
 - dim3 blockIdx
 - Contient les coordonnées du bloc courant dans la grille
- Dimensions des blocs
 - dim3 blockDim
 - Contient le nombre de threads dans les 3 dimensions des blocs
- Indice du thread dans le bloc
 - dim3 threadIdx
 - Contient l'indice du thread courant dans le bloc courant (3 dimensions)
- Taille d'un warp
 - int warpSize




• Calculons l'ID global du thread encadré




- Calculons l'ID global du thread encadré
 - Blockldx.x = 1
 - Blockldx.y = 0
 - GridDim.x = 3
 - GridDim.y=2




- Calculons l'ID global du thread encadré
 - Blockldx.x = 1
 - Blockldx.y = 0
 - GridDim.x = 3
 - GridDim.y=2
- Block_glob_id = BlockIdx.y x GridDim.x +
 BlockIdx.x = 0 x 3 + 1 = 1




- Calculons l'ID global du thread encadré
 - Blockldx.x = 1
 - Blockldx.y = 0
 - GridDim.x = 3
 - GridDim.y=2
- Block_glob_id = BlockIdx.y x GridDim.x +
 BlockIdx.x = 0 x 3 + 1 = 1
 - BlockDim.x = 4
 - BlockDim.y = 3




- Calculons l'ID global du thread encadré
 - Blockldx.x = 1
 - Blockldx.y = 0
 - GridDim.x = 3
 - GridDim.y=2
- Block_glob_id = BlockIdx.y x GridDim.x +
 BlockIdx.x = 0 x 3 + 1 = 1
 - BlockDim.x = 4
 - BlockDim.y = 3
- Nb_threads_per_block = BlockDim.x x
 BlockDim.y = 4 x 3 = 12




- Calculons l'ID global du thread encadré
 - Blockldx.x = 1
 - Blockldx.y = 0
 - GridDim.x = 3
 - GridDim.y=2
- Block_glob_id = BlockIdx.y x GridDim.x +
 BlockIdx.x = 0 x 3 + 1 = 1
 - BlockDim.x = 4
 - BlockDim.y = 3
- Nb_threads_per_block = BlockDim.x x
 BlockDim.y = 4 x 3 = 12
 - threadldx.x = 1
 - threadldx.y = 2
 - BlockDim.x = 4



- Calculons l'ID global du thread encadré
 - Blockldx.x = 1
 - Blockldx.y = 0
 - GridDim.x = 3
 - GridDim.y=2
- Block_glob_id = BlockIdx.y x GridDim.x +
 BlockIdx.x = 0 x 3 + 1 = 1
 - BlockDim.x = 4
 - BlockDim.y = 3
- Nb_threads_per_block = BlockDim.x x
 BlockDim.y = 4 x 3 = 12
 - threadldx.x = 1
 - threadldx.y = 2
 - BlockDim.x = 4
- Thread_loc_id = threadIdx.y x BlockDim.x + threadIdx.x = 2 x 4 + 1 = 9



- Calculons l'ID global du thread encadré
 - Blockldx.x = 1
 - Blockldx.y = 0
 - GridDim.x = 3
 - GridDim.y=2
- Block_glob_id = BlockIdx.y x GridDim.x +
 BlockIdx.x = 0 x 3 + 1 = 1
 - BlockDim.x = 4
 - BlockDim.y = 3
- Nb_threads_per_block = BlockDim.x x
 BlockDim.y = 4 x 3 = 12
 - threadldx.x = 1
 - threadldx.y = 2
 - BlockDim.x = 4
- Thread_loc_id = threadIdx.y x BlockDim.x + threadIdx.x = 2 x 4 + 1 = 9
- Thread_glob_id = Block_glob_id x
 Nb_threads_per_block + Thread_loc_id =
 1 x 12 + 9 = 21



Programmation CUDA

- Déclaration d'un kernel
 - Mot clé __global___
- Calcul de l'indice du thread en fonction de la géométrie de la grille
 - Exemple avec une grille à 1 dimension et des blocs à 1 dimensions
- Test pour s'assurer que les threads n'écrivent pas en dehors du tableau
 - Correspond à la borne de la boucle d'origine

```
global void vecAddKernel(
     double *a,
     double *b,
     double *c, int N) {
int i ;
i = blockIdx.x * blockDim.x
+ threadIdx.x;
if ( i<N ) {
     c[i] = a[i] + b[i];
```

Intégration des kernels

- Comment se forment les blocs et la grille ?
- · Besoin de le préciser lors de l'exécution du kernel
 - Le programme hôte est en charge de définir les dimensions du calcul
- Syntaxe d'un appel à un noyau de calcul du device

```
my_kernel<<<Dg, Db>>>(arg1, arg2, arg3);
```

- Dg: dimensions et taille de la grille (type dim3)
- Db: dimensions et taille des blocs de la grille (type dim3)
- Nombre total de blocs ?
- Nombre de threads par bloc ?
- Nombre total de threads?

HOST

```
void vectAdd(
   double * d a ;
   double * d c ;
   cudaMalloc((void **)&d a, N*sizeof(double));
   cudaMalloc((void **)&d b, N*sizeof(double));
   cudaMalloc((void **)&d c, N*sizeof(double));
   cudaMemcpy(d a, a, N*sizeof(double),
   cudaMemcpyHostToDevice);
   cudaMemcpy(d b, b, N*sizeof(double),
   cudaMemCpy(d c, c, N*sizeof(double),
   cudaMemcpy(c, d c, N*sizeof(double),
   cudaMemcpyDeviceToHost);
   cudaFree(d a);
   cudaFree(d b);
   cudaFree(d c);
```

```
__global__ void vecAddKernel( double
  *a, double *b, double *c, int N) {
  int i;
  i = blockIdx.x * blockDim.x +
  threadIdx.x;

  if ( i<N ) {
      c[i] = a[i]+b[i];
  }
}</pre>
```

HOST

```
void vectAdd(
   double * d a ;
   double * d c ;
   cudaMalloc((void **)&d a, N*sizeof(double));
   cudaMalloc((void **)&d b, N*sizeof(double));
   cudaMalloc((void **)&d c, N*sizeof(double));
   cudaMemcpyHostToDevice);
   cudaMemcpy(d b, b, N*sizeof(double),
   cudaMemcpyHostToDevice);
   cudaMemcpy(c, d c, N*sizeof(double),
   cudaMemcpyDeviceToHost);
   cudaFree(d b);
   cudaFree(d c);
```

```
__global__ void vecAddKernel( double
  *a, double *b, double *c, int N) {
  int i;
  i = blockIdx.x * blockDim.x +
  threadIdx.x;

  if ( i<N ) {
      c[i] = a[i]+b[i];
  }
}</pre>
```

HOST

```
void vectAdd(
   double * d a ;
   double * d c ;
   cudaMalloc((void **)&d a, N*sizeof(double));
   cudaMalloc((void **)&d b, N*sizeof(double));
   cudaMalloc((void **)&d c, N*sizeof(double));
   cudaMemcpy(d a, a, N*sizeof(double),
   cudaMemcpyHostToDevice);
   cudaMemcpy(d b, b, N*sizeof(double),
   cudaMemCpy(d c, c, N*sizeof(double),
   cudaMemcpy(c, d c, N*sizeof(double),
   cudaMemcpyDeviceToHost);
   cudaFree(d b);
   cudaFree(d c);
```

```
__global__ void vecAddKernel( double
  *a, double *b, double *c, int N) {
  int i;
  i = blockIdx.x * blockDim.x +
  threadIdx.x;

  if ( i<N ) {
      c[i] = a[i]+b[i];
  }
}</pre>
```

HOST

```
void vectAdd(
   double * d a ;
   double * d c ;
   cudaMalloc((void **)&d a, N*sizeof(double));
   cudaMalloc((void **)&d b, N*sizeof(double));
   cudaMalloc((void **)&d c, N*sizeof(double));
   cudaMemcpy(d a, a, N*sizeof(double),
   cudaMemcpyHostToDevice);
   cudaMemcpy(d b, b, N*sizeof(double),
   cudaMemCpy(d c, c, N*sizeof(double),
   cudaMemcpyHostToDevice);
   vectAddKernel<<<32,64>>> (d a, d b, d c, N);
   cudaMemcpy(c, d c, N*sizeof(double),
   cudaMemcpyDeviceToHost);
   cudaFree(d b);
   cudaFree(d c);
```

```
__global__ void vecAddKernel( double
  *a, double *b, double *c, int N) {
  int i;
  i = blockIdx.x * blockDim.x +
  threadIdx.x;

  if ( i<N ) {
      c[i] = a[i]+b[i];
  }
}</pre>
```

HOST

```
void vectAdd(
   double * d a ;
   double * d c ;
   cudaMalloc((void **)&d a, N*sizeof(double));
   cudaMalloc((void **)&d b, N*sizeof(double));
   cudaMalloc((void **)&d c, N*sizeof(double));
   cudaMemcpy(d a, a, N*sizeof(double),
   cudaMemcpyHostToDevice);
   cudaMemcpy(d b, b, N*sizeof(double),
   cudaMemCpy(d c, c, N*sizeof(double),
   cudaMemcpy(c, d c, N*sizeof(double),
   cudaMemcpyDeviceToHost);
   cudaFree(d b);
   cudaFree(d c);
```

```
__global__ void vecAddKernel( double
  *a, double *b, double *c, int N) {
  int i;

  i = blockIdx.x * blockDim.x +
  threadIdx.x;

  if ( i<N ) {
      c[i] = a[i]+b[i];
  }
}</pre>
```

HOST

```
void vectAdd(
   double * d a ;
   double * d c ;
   cudaMalloc((void **)&d a, N*sizeof(double));
   cudaMalloc((void **)&d b, N*sizeof(double));
   cudaMalloc((void **)&d c, N*sizeof(double));
   cudaMemcpy(d a, a, N*sizeof(double),
   cudaMemcpyHostToDevice);
   cudaMemcpy(d b, b, N*sizeof(double),
   cudaMemCpy(d c, c, N*sizeof(double),
   cudaMemcpy(c, d c, N*sizeof(double),
   cudaMemcpyDeviceToHost);
   cudaFree(d b);
   cudaFree(d c);
```

```
__global__ void vecAddKernel( double
  *a, double *b, double *c, int N) {
  int i;
  i = blockIdx.x * blockDim.x +
  threadIdx.x;

  if ( i<N ) {
      c[i] = a[i]+b[i];
  }
}</pre>
```

HOST

```
void vectAdd(
   double * d a ;
   double * d c ;
   cudaMalloc((void **)&d a, N*sizeof(double));
   cudaMalloc((void **)&d b, N*sizeof(double));
   cudaMalloc((void **)&d c, N*sizeof(double));
   cudaMemcpy(d a, a, N*sizeof(double),
   cudaMemcpyHostToDevice);
   cudaMemcpy(d b, b, N*sizeof(double),
   cudaMemCpy(d c, c, N*sizeof(double),
   cudaMemcpy(c, d c, N*sizeof(double),
   cudaMemcpyDeviceToHost);
   cudaFree(d a);
   cudaFree(d b);
   cudaFree(d c);
```

```
__global__ void vecAddKernel( double
  *a, double *b, double *c, int N) {
  int i;

  i = blockIdx.x * blockDim.x +
  threadIdx.x;

  if ( i<N ) {
      c[i] = a[i]+b[i];
  }
}</pre>
```

HOST

```
void vectAdd(
   double * d a ;
   double * d c ;
   cudaMalloc((void **)&d a, N*sizeof(double));
   cudaMalloc((void **)&d b, N*sizeof(double));
   cudaMalloc((void **)&d c, N*sizeof(double));
   cudaMemcpy(d a, a, N*sizeof(double),
   cudaMemcpyHostToDevice);
   cudaMemcpy(d b, b, N*sizeof(double),
   cudaMemCpy(d c, c, N*sizeof(double),
   cudaMemcpy(c, d c, N*sizeof(double),
   cudaMemcpyDeviceToHost);
   cudaFree(d a);
   cudaFree(d b);
   cudaFree(d c);
```

```
__global__ void vecAddKernel( double
  *a, double *b, double *c, int N) {
  int i;
  i = blockIdx.x * blockDim.x +
  threadIdx.x;

  if ( i<N ) {
      c[i] = a[i]+b[i];
  }
}</pre>
```

HOST

```
void vectAdd(
   double * d a ;
   double * d c ;
   cudaMalloc((void **)&d a, N*sizeof(double));
   cudaMalloc((void **)&d b, N*sizeof(double));
   cudaMalloc((void **)&d c, N*sizeof(double));
   cudaMemcpy(d a, a, N*sizeof(double),
   cudaMemcpyHostToDevice);
   cudaMemcpy(d b, b, N*sizeof(double),
   cudaMemCpy(d c, c, N*sizeof(double),
   cudaMemcpy(c, d c, N*sizeof(double),
   cudaMemcpyDeviceToHost);
   cudaFree(d b);
   cudaFree(d c);
```

```
__global__ void vecAddKernel( double
  *a, double *b, double *c, int N) {
  int i;

  i = blockIdx.x * blockDim.x +
  threadIdx.x;

  if ( i<N ) {
      c[i] = a[i]+b[i];
  }
}</pre>
```