高階合成技術於應用加速 Final Project Discussion

109061806 羅允辰 110061555 李冠霈 110061575 王睿瑄

I. Introduction

矩陣乘法是非常重要的運算,特別是現在許多重要的人工智慧、圖相關的應用都會使用到大量的矩陣運算。但是矩陣運算的運算量很大,並且這個狀況在矩陣大小增加時會更加嚴峻,因此許多研究探討如何設計出有效率的矩陣加速器。

現有的矩陣乘法加速器無法應對以下三個挑戰:

- 現在有許許多多低位寬格式,需要特別的電路設計才能支援,彈性的 拓展到各種格式對電路系統是非常重要的。
- 2. 大部分加速器都採用 HDL 來開發,使得他們很難被更改、拓展,因此使用 HLS 來開發加速器是重要的趨勢。
- 3. 沒有加速器願意公開設計,因此讓社群無法因此受惠。

根據我們的研究,目前只有 ETHZ 的學者公開他們的加速器,我們的 final project 選定期作為我們的基礎。

具體來說,我們想做的事情是:

- 1. 完整研讀他們的論文 (此文件)
- 2. 研究他怎麼使用 HLS 架構一個可以輕鬆拓展的加速器
- 3. 實際將它部署到 U50/PYNQ-Z2 板子上
- 4. 調整各種參數來詳盡的研究他

5. (有時間的話)提出點子來讓他更好

II. Optimization Goals

- 一個最佳的矩陣乘法加速器有以下特點:
 - 1. 擁有最高的效能 (運算)
 - 2. 能最少的存取晶片外的資料 (IO)
 - 3. 使用到所有的 FPGA 資源 (資源)

此外,分別在運算、IO、資源上有許多設計時的眉角,以下分別分析他們:

- 1. 運算:在 FPGA 上,相較於 GPU 等系統,要最佳化舉證運算 其實已經是不容易的工作,這篇提出要把問題 decompose 成可 以良好反應結果的 module。
- 2. IO:運算的位置(mapping)和時機點(scheduling)都是重要的, 前者會影響 PE 間的資料傳輸、後者則會影響和 memory 的 traffic
- 3. Resource:在FPGA上,很不同的點是需要考量 routing resource 和 chiplet 的特性,前者需注意不要常用 1-to-N 的 broadcast topology 和 N-to-1 的 reduction topology。另外很重要的是盡量不要讓 PE 太大,導致同個電路落在不同的 chiplet

上。

III. Optimization Models

作者主要從三個面向討論優化的方法。

1. Computation Model

為了優化運算上的 performance,最直接的想法就是減少運算的時間。因此可以表示成下式:

minimize
$$T = \frac{mult - add \ ops}{f \cdot N_c} = \frac{F}{f \cdot N_c} = \frac{mnk}{f \cdot N_p \cdot x_c y_c}$$

其中,PE 的 bit-width 稱為 w_p ,因此 PE 内的 x_c 及 y_c 須滿足 $x_cw_c \le w_{p,max}$, $y_cw_c \le w_{p,max}$ 。 在一個 PE 内,所含的 vector 數量有 $r_p + r_c \cdot x_c \cdot y_c$,而 FPGA 最多的 resource 為 r_{max} ,compute units 及 PE 所消耗的資源不應超過可用的總 resource,故須滿足 $N_p(r_{i,p} + r_{i,c} \cdot x_c \cdot y_c) \le r_{i,max}$ 。

2. I/O model

作者在 I/O optimal schedule 的宗旨就是 maximize computational intensity, 也就是在一個 I/O operation 内,達到最高的運算量,換言之,即增加 data reuse 的次數。

因此,為了能夠提高 data reuse 的次數,作者先將演算法轉成 computation directed acyclic graph (CDAG),如 Figure 1(a)所示。並且從 CDAG 可以發現,A 跟 B 矩陣各自帶來 $m \times k$ 跟 $k \times n$ 的 input vertices,並產生mnk個 partial sum vertices,而最後一個 k的 $m \times n$ 個 partial sum,即為 C 矩陣的 output vertices。




Figure 1: (a) MMM CDAG, and (b) subcomputation *Vi* 完成 MMM 最理想的狀況,就是每一個 input 都只讀取一次,並且中間的 partial sum 可以保留在 on-chip memory 而不需要寫回 off-chip memory 再 讀。因此,作者將 CDAG 切成 h 份,並將每一次 I/O operation 可以進行的 運算量作為優化目標寫成下式:

$$maximize \frac{|V_i|}{|Dom(V_i)| - |V_{R,i}| + |W_{B,i}|}$$

V_i , $i = 1h$	CDAG 圖被分成 h 份的 vertices
$ V_i $	在此份Vi有多少 value 被 update
$ Dom(V_i) $	此 V_i 的 input 數量
$ V_{R,i} $	在 input 中有多少數字在 on-chip memory 裡面,也就是 data reuse 的數量
$ W_{B,i} $	要存回去 off-chip memory 的數量

也就是說, $|Dom(V_i)| - |V_{R,i}| + |W_{B,i}|$ 代表的是 I/O 的數量, $|V_i|$ 則代表運算

量。因此,我們的目標是要最大化 on-chip memory 的 utilization,以增加

$|V_{R,i}|$ reuse 的數量。




Figure 2: Decomposition of MMM achieving both performance and I/O optimality in terms of hardware resources.

Figure 2: Decomposition of MMM achieving both performance and I/O optimality in terms of hardware resources.

假設 FPGA 有 N_b on-chip memory block,每一個 block 有 s_b 個 word,由此可知 FPGA 一次可以儲存的容量即為 $N_b \cdot s_b$ 。同時,每個 memory block 一次讀寫的 port bandwidth 為 w_b bits。

每一個 V_i 會看作一個 memory tile ,按照 Fig 2 的切法 , 設 $x_{tot} = x_c \cdot x_p \cdot x_t \cdot x_b$, $y_{tot} = y_c \cdot y_p \cdot y_t \cdot y_b$, $|V_i| = x_{tot} y_{tot}$ 。 一次會從 A 矩陣 load x_{tot} 個 element , 從 B 矩陣 load y_{tot} 個 element , 並作 outer product。

此時我們原本上面的優化式就可以換成:

$$maximize \frac{x_{tot}y_{tot}}{x_{tot}+y_{tot}}$$
, $x_{tot}+y_{tot} \leq N_b \cdot s_b$, $x_{tot}y_{tot} \leq N_b \cdot s_b$ 就可以發現,若 $x_{tot}=y_{tot}=\sqrt{N_b \cdot s_b}$,就可以將所有 partial sum $|V_i|$ 儲存 在 on-chip memory,而不需要寫回。

3. Resource Model

考慮 I/O model 的做法,作者整理每個層級所需的 resource 數量。

hardware	resource
Compute unit (c)	r_c
PE (p)	$r_p + x_c y_c r_c$

Compute tile (t)	$x_p y_p (r_p + x_c y_c r_c)$
Block tile (b)	$x_t y_t x_p y_p (r_p + x_c y_c r_c) = s_b x_p y_p (r_p + x_c y_c r_c)$
Memory tile (M)	$x_b y_b s_b x_p y_p (r_p + x_c y_c r_c) = \left[\frac{N_b}{N_{b,min}} \right] s_b x_p y_p (r_p + x_c y_c r_c)$

其中 $N_{b,min}$ 是考慮到每個 memory tile 一次讀寫只能 access w_b bits ,為了使每個 compute unit 能夠在每個 cycle 讀取和寫入一個 C 矩陣的 element ,至少需要 $N_{b,min}=x_py_p\left[\frac{w_cx_cy_c}{w_b}\right]$ 個 memory block 平行運算所有 compute unit。 $N_{b,max}$ 是 FPGA 提供的 memory block tile ,如果 $N_c>0.5N_{b,max}$ 的話,代表 FPGA 提供的 memory block tile 有一部分一定會空下來,使用的 N_b 比例就會等於 $\frac{N_c}{N_{b,max}}$;相對的,如果 $N_{b,max}$ 是 $N_{b,min}$ 的倍數,代表我們可以很好的使用到每個 memory block tile ,在提高 on-chip memory utilization 的同時,也能提升我們的 performance。

Algorithm 如下,一個 cycle 會執行一個 compute tile, PE 及 compute unit 的 for loop 使用 HLS UNROLL 優化,其他 for loop 使用 HLS PIPELINE 優化,且 II=1。

```
1 // Memory tiles m
 2 for (i_m = 1; i_m \le n; i_m = i_m + x_{tot})
      for (j_m = 1; j_m \le m; j_m = j_m + y_{tot})
         for (k=1; k \le k; k=k+1) // Full dimension k
 5 // [Sequential] Block tiles b in memory tile
           for (i_b = i_m; i_b \le i_m + x_{tot}; i_m = i_m + x_t x_c x_p)
              for (j_b = j_m; j_b \le j_m + y_{\text{tot}}; j_m = j_m + y_t y_p y_c)
 8 // [Sequential] Compute tiles t in block tile
                 for (i_t = i_b; i_t \le i_b + x_t x_p x_c; i_b = i_b + x_c x_p)
10
                    for (j_t = y_b; j_t \le j_b + y_t y_p y_c; j_t = j_t + y_c y_p)
11 // [Parallel] Processing elements p in compute tile
                      \mbox{forall} \ (i_p = i_t \, ; \ i_p \leq i_t + x_p x_c \, ; \ i_t = i_t + x_c)
                         forall (j_p = j_t; j_p \le j_t + y_p y_c; j_p = j_p + y_c)
14 // [Parallel] Compute units c in processing element
                            forall (i_c = i_p; i_c \le i_p + x_c; i_c = i_c + 1)
                               forall (j_c = j_p; j_c \le j_p + y_c; j_c = j_c+1)
16
                                 C(i_c, j_c) = C(i_c, j_c) + \hat{A}(i_c, k) \cdot B(k, j_c)
17
```

IV. Hardware Architecture

那在 Hardware mapping 的部份,Figure 2 的 compute tile 的部份會全部同時運算,也就是一次會執行 $x_p \cdot y_p \cdot x_c \cdot y_c$ 個乘法與加法,在此比較了兩種不同的 PE 排列方式,來進行以 outer product 方式運算的矩陣乘法:

1. 2D grid PE array:

會依序傳回 $C_0 \sim C_{\frac{c_n}{h_n}-1}$, 再傳回 Off-chip memory 中。最終每個 PE 會完成 $\frac{x_{tot} \cdot y_{tot}}{N_p}$ 次的運算。

由 figure 3 可以觀察到以 2D gird 的架構進行乘法運算,總共會需要 $3 \cdot x_p \cdot y_p$ 個 inter-module connections ,也就是 inter-module connections 的數量會正比於 PE 的數量,且在讀取 Matrix A 和 Matrix B 的部份,inter-module connections 的數量會正比於 PE array 的周長 , 因此使用越多的 PE 運算 ,資料傳遞的複雜度 越高。




Figure 3: Compute arranged in a 2D grid

2. 1D PE array:

為了可以有效率地把運算分配給不同的晶片或是 FPGA 處理,因此提出了將 Figure 3 的 2D grid 轉換為 1D 的形式, 會將 y_p 和 x_c 設定為 1,拉成 1 維的 PE

形式,也就是 x_p 就等於 PE 的個數,並以 y_c 來控制 CU 數量。從 OFF-chip memory 會一次讀出整個 Matrix A 和 Matrix B,且讀出的 Matrix A 會儲存在 PE 中的 register 中,傳遞給不同 PE,且是以 double buffer 的形式設計,當在計算 outer product 時,會先將下一組 column 存進 PE 中,因此總共需要 $3\cdot N_p$ 個 register 儲存 matrix A 的數值。而 Matrix B 會儲存在 Feed B 中,以 stream 的形式傳遞,每個 tile 計算出的結果都會被儲存在 PE 中,也就是每個 PE 中會儲存 $\frac{x_{tot}\cdot y_{tot}}{N_p}$ 個 output C 的數值。

由 figure 4,則可以觀察到改為 1D 架構後,雖然在進行乘法運算,同樣會需要 $3\cdot N_p$ 個 inter-module connections,但在讀取 Matrix A 和 Matrix B 和傳送 output C 的部份,inter-module connections 的數量會保持為 3,不會受到 PE 數量的影響,因此在小晶片有限的 width 下,可以更方便傳遞數值。




Figure 4: Module layout of final kernel architecture

在進行 outer product 的運算時,由於 Matrix A 必須由 column 的方向讀取,但在 DDR 是以 row-major 的方式儲存,因此會造成讀取緩慢的狀況,因此加入 Transpose block,可以將讀出的 Matrix A 放進與 column 個數相同的多個 FIFO中,就可以以 Transpose 的形式輸出 Matrix A。




Figure 5: Architecture of a single PE

References:

- 1. https://github.com/spcl/gemm_hls
- 2. Flexible Communication Avoiding Matrix Multiplication on FPGA with High-Level Synthesis