

Jini Intelligent Computing Workbook of Lab. #2 For KV260



Preamble

在Lab. #2範例分為兩個主題,第一類AXI-Master Interface實作範例;第二類Stream Interface實作範例。

第一類實作範例的檔案系統中主要有下列專案目錄:

- hls_FIRN11MAXI
 Vitis HLS之以AXI-Master Interface為設計FIR原始碼檔案
- vvd_ FIRN11MAXI
 範例乘法器Vivado Design Suite參考檔案
 - design_1.tcl 範例FIR之Block Design完成Generate Bitstream後匯出之TCL Script檔
 - MakeBit.bat 範例FIR完成Generate Bitstream後, 將.bit/.hwh拷貝至專案根目錄之批次 檔
- ipy_Multip2Num範例FIR系統程式Python原始碼檔及Jupyter Notebook原始碼編輯檔

第二類實作範例的檔案系統中主要有下列專案目錄:

- hls_FIRN11Stream
 Vitis HLS之以Stream Interface為設計FIR原始碼檔案
- vvd_ FIRN11Stream
 範例乘法器Vivado Design Suite參考檔案
 - design_1.tcl 範例FIR之Block Design完成Generate Bitstream後匯出之TCL Script檔
 - MakeBit.bat 範例FIR完成Generate Bitstream後, 將.bit/.hwh拷貝至專案根目錄之批次 檔
- ipy_Multip2Num範例FIR系統程式Python原始碼檔及Jupyter Notebook原始碼編輯檔



與PYNQ-Z2不同的步驟會以紅底HIGHLIGHT

1. FIR with Interface AXI-Master

【施作環境為在使用者PC/laptop/notebook (Windows Base)。】

1.1. HLS/IP Design

本Lab.#2實作, HLS開發及驗證同Lab.#1, 請自行參照Workbook 1說明步驟操作。 (如果你在使用Linux, Tester中Linux下不能用 fc, 需要用 diff, 且需要注意檔案的path 是否正確, 以及由於out_golden.dat檔案來自Windows, 所採用的換行符和Linux系 統不一樣, 需用dos2unix命令轉換。)

1.2. Vivado Implementation

1.2.1. Create Design Project

同Lab.#1, 請自行參照Workbook 1說明步驟操作。 period 設為10ns避免Simulation時出現time violation。

Parts 使用 xck26-sfvc784-2LV-c \rightarrow add source*2, add testbench*1, add top

function \rightarrow directives \rightarrow C simulation \rightarrow C synthesis \rightarrow Export RTL

(雖然VITIS HLS有KV260的Board file, 但跑C sim 及 C syn時會出現error)


1.2.2. Vitis Directive controls

可以從FIR.cpp及solution1裡看出這次是使用directives.tcl檔來設定directives。 參照solution1檔案夾裡的directives.tcl檔案路徑設定。


打開FIR.cpp後右側點擊Directive。



首先在directives tab頁面上編輯directives。在top function按滑鼠右鍵插入interface的directive的組態。



相同地,為其他top function引入的引數插入interface的directive的組態。(有的設置要把視窗拉大才看的到)



完成後可以在這裡看directives。



1.2.3. Import IP

同Lab.#1, 請自行參照Workbook 1說明步驟操作。

(Board選KV260 → settings \rightarrow ip \rightarrow repository \rightarrow add ip (vitis project folder) \rightarrow ok)


1.2.4. Block Design

同Lab.#1. 請自行參照Workbook 1說明步驟操作。

Zynq UltraScale+ MPSoC > run block automation > set port > add function block > run connection automation *2

以下僅針對AXI-Master在processing system block的設定補充。(Run block automation會重置ZYNQ的configuration,一定要先run block automation然後再完成 ZYNQ的configure)


AXI-Lite與AXI-Master在MPSOC使用的port並不相同,所以在Run Block Automation 後用滑鼠左鍵雙擊MPSOC,開啟HP port設定。






接著按Run Connection Automation*2。

最終完成的Block Diagram如下圖:



可開啟Address editor檢查Address是否相同。



1.2.5. Synthesis/Placement/Routing/Generate

Bit-Stream

同Lab.#1, 請自行參照Workbook 1說明步驟操作。

(Create HDL Wrapper → Generate bitstream)




1.3. Python Code Validation via Jupyter Notebook

同Lab.#1, 請自行參照Workbook 1說明步驟操作。

上傳.bit、.hwh、smaple檔到KV260上,新建python 3,記得更改code裡使用到的檔案路徑。

(KV260檔案位置為 ol = Overlay("/home/root/jupyter_notebook/FIRN11Stream.bit")

Entry: /usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py
System argument(s): 3
Start of "/usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py"
Kernel execution time: 0.0002677440643310547 s



Exit process

2. FIR with Interface Streaming

【施作環境為在使用者PC/laptop/notebook (Windows Base)。】

2.1. HLS/IP Design

同Lab.#1, 請自行參照Workbook 1說明步驟操作。

(Review: Parts: xck26-sfvc784-2LV-c → Add Source*2, Add testbench*1, Add Top

Function \rightarrow Set Directives \rightarrow C Simulation \rightarrow C Synthesis \rightarrow Export RTL)

2.2. Vivado Implementation

2.2.1. Create Design Project

同Lab.#1, 請自行參照Workbook 1說明步驟操作。

2.2.2. Import IP


同Lab.#1, 請自行參照Workbook 1說明步驟操作。



2.2.3. Block Design

同Lab.#1, 請自行參照Workbook 1說明步驟操作。以下僅針對AXI-Stream在 processing system block的設定補充。


AXI-Lite與AXI-Stream在MPSOC使用的port並不相同,所以在Run Block Automation 後用滑鼠左鍵雙擊MPSOC,必須<mark>開啟HP port設定</mark>。




另外,AXI-Master to stream是用Xilinx DMA IP來實現,針對DMA IP需要調整及設定。在Block Design時,除匯入HLS fir_n11_strm IP並將IP component加入至Diagram中之外,還需要加入Xilinx DMA IP component,加入後以滑鼠雙擊DMA block。下圖圈選處:

- 1. 關閉Scatter-Gather Mode
- 2. 調整Width of Buffer Length Register
- 3. 選擇單一Read Channel, 單一Write Channel, 或兩者Read/Write Channel。(由開發者設計需求決定,此lab會需要兩個dma,一個單一Read做為dma in, 一個單一Write做為dma out)





dma block名稱可以在左側更改, python code裡有用到dma in跟out的名稱, 記得更改成axi_dma_in_0及axi_dma_out_0。







接著按run connection automation到沒有出現為止。

注意這裡要手動連兩條wire:

FIR_N11_STRM的pstrminput接到axi_dma_in_0的M_AXIS_MM2S
FIR_N11_STRM的pstrmoutput接到axi_dma_out_0的S_AXIS_S2MM

最終完成的Block Diagram如下圖:








2.2.4. Synthesis/Placement/Routing/Generate Bit-stream

同Lab.#1, 請自行參照Workbook 1說明步驟操作。

2.3. Python Code Validation via Jupyter Notebook

同Lab.#1, 請自行參照Workbook 1說明步驟操作。

Entry: /usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py
System argument(s): 3
Start of "/usr/local/share/pynq-venv/lib/python3.8/site-packages/ipykernel_launcher.py"
Kernel execution time: 0.000820159912109375 s



Exit process