数字逻辑与处理器基础实验 第一次作业

无 81 马啸阳 2018011054 2020 年 3 月 30 日

1 SHA-256 中的变换

补全的 SHA-256 代码如下:

```
// round compression function
   module sha256_round (
       input [31:0] Kt, Wt,
       input [31:0] a_in, b_in, c_in, d_in, e_in, f_in, g_in, h_in,
       output [31:0] a_out, b_out, c_out, d_out, e_out, f_out, g_out, h_out
   );
       wire [31:0] ch, maj_abc, s0, s1, t1, t2;
       Ch ChO(.x(e_in), .y(f_in), .z(g_in), .Ch(ch));
       Maj Maj0(.x(a_in), .y(b_in), .z(c_in), .Maj(maj_abc));
       sha256\_S0 s0\_a(.x(a\_in), .S0(s0));
10
       sha256\_S1 s1\_e(.x(e\_in), .S1(s1));
11
       assign t1 = h_in + s1 + ch + Kt + Wt;
12
       assign t2 = s0 + maj_abc;
13
       assign a_out = t1 + t2;
14
       assign b_out = a_in;
15
       assign c_out = b_in;
16
       assign d_out = c_in;
17
       assign e_{out} = d_{in} + t1;
18
       assign f_out = e_in;
19
       assign g_out = f_in;
       assign h_out = g_in;
   endmodule
```

```
// \Sigma (x)
   module sha256_S0 (
25
       input wire [31:0] x,
26
       output wire [31:0] S0
27
   );
28
       29
   end module \\
31
   // \Sigma (x)
32
   module sha256_S1 (
33
       input wire [31:0] x,
34
       output wire [31:0] S1
35
   );
36
       assign S1 = (\{x[5:0], x[31:6]\} ^ \{x[10:0], x[31:11]\} ^ \{x[24:0], x[31:25]\});
37
   endmodule
38
   // Ch(x,y,z)
40
   module Ch (
41
       input wire [31:0] x, y, z,
42
       output wire [31:0] Ch
43
   );
44
       assign Ch = ((x \& y) ^ (\sim x \& z));
45
   end module \\
46
47
   // Maj(x,y,z)
48
   module Maj (
49
       input wire [31:0] x, y, z,
50
       output wire [31:0] Maj
51
52
       assign Maj = ((x \& y) \hat{ } (y \& z) \hat{ } (z \& x));
53
   end module \\
```

2 七段译码器的实现

代码修改如下:

```
module BCD7(
din,
dout
```

```
);
   input
           [3:0]
                     din;
   output [6:0]
                     dout;
   reg [6:0] dout;
   always @(din)
10
   begin
11
        case (din)
12
            4'h0: dout = 7'b10000000;
13
            4'h1: dout = 7'b1111001;
14
            4'h2: dout = 7'b0100100;
15
            4'h3: dout = 7'b0110000;
            4'h4: dout = 7'b0011001;
17
            4'h5: dout = 7'b0010010;
18
            4'h6: dout = 7'b0000010;
            4'h7: dout = 7'b11111000;
20
            4'h8: dout = 7'b00000000;
21
            4'h9: dout = 7'b0010000;
22
            default: dout = 7'b11111111;
23
        endcase
24
   \quad \text{end} \quad
25
   end module \\
```

综合实现后的电路原理图结构及 LUT 对应表如下:

LUT 单元	十六进制对应输出	二进制对应输出		
$dout[0]$ _INST_0	16'h $AA9C$	16'b1010_1010_1001_1100		
$\mathrm{dout}[1] _\mathrm{INST}_0$	16'hACE8	16'b1010_1100_1110_1000		
$\mathrm{dout}[2] _\mathrm{INST}_0$	16'h $AAB0$	16'b1010_1010_1011_0000		
$\mathrm{dout}[3] _\mathrm{INST}_0$	16'hEA9C	16'b1110_1010_1001_1100		
$\mathrm{dout}[4] _\mathrm{INST}_0$	16'hFFB8	16'b1111_1111_1011_1000		
$\mathrm{dout}[5] _\mathrm{INST}_0$	16'hF9B8	16'b1111_1001_1011_1000		
dout[6] INST 0	16'hEAA 5	16'b1110 1010 1010 0101		

表 1: LUT 对应表




图 1: top




图 2: BCD7

以七段数码管 d 段为例,其对应 dout[3],对应输出为 16'b1110_1010_1001_1100。该 LUT 单元输入时,有对应 $I0=bcd_IBUF[3]$, $I1=bcd_IBUF[2]$, $I2=bcd_IBUF[0]$, $I3=bcd_IBUF[1]$ 。将 din,bcd_IBUF,I,dout[3] 的取值列表如下,验证符合七段数码管 d 段的控制取值,在 0、2、3、5、6、8、9 上亮。

\dim	bcd_IBUF	I	dout[3]
4'h0	4'b0000	4'b0000	0
4'h1	4'b0001	4'b0100	1
4'h2	4'b0010	4'b1000	0
$4^{\circ}h3$	4'b0011	4'b1100	0
4'h4	4'b0100	4'b0010	1
$4^{\circ}h5$	4'b0101	4'b0110	0
4'h6	4'b0110	4'b1010	0
4'h7	4'b0111	4'b1110	1
4'h8	4'b1000	4'b0001	0
4'h9	4'b1001	4'b0101	0
4'hA	4'b1010	4'b1001	1
4'hB	4'b1011	4'b1101	1
$4^{\circ}hC$	4'b1100	4'b0011	1
4'hD	4'b1101	4'b0111	1
4'hE	4'b1110	4'b1011	1
4'hF	4'b1111	4'b1111	1

表 2: 七段数码管 d 段输出表

3 LUT 的输入端子

较多输入端子的 LUT 通常是由较少输入端子的 LUT 组合而成的。例如使用两个 4 输入 LUT,后一层加入一个二选一多路选择器则可实现一个 5 输入 LUT。一个 n 端口 LUT 可以实现 2^{2^n} 种逻辑,因此要用 a 个 n 端口 LUT 实现实现一个 m 端口 LUT,需要满足 $\left(2^{2^n}\right)^a \geq 2^{2^m}$,即 $a \geq 2^{m-n}$ 。因此如果使用更少的输入端子,实现复杂的逻辑时,所需的 LUT 数目呈指数增长。

而如果 LUT 输入端子数目增多,单个 LUT 单元面积同上,也是指数增长的(功耗同时也一样指数增长)。因而芯片上所能放置的总 LUT 数目变少。同时,LUT 单元的延时也随输

入端子数目增加而增加。单输入 LUT 单元(即二选一多路选择器)基本只有一级传输门延时, 而基本而言,延时随输入端子数目线性增长(每加一层可实现多一个输入端子)。使用简单逻 辑时, 更多输入 LUT 单元延时会更长, 使电路性能下降。

综上所述, 使用 4-6 个输入端子的 LUT 目前条件下比较经济。既不会因为输入端子过少 而在实现复杂逻辑时需要大量单元影响可配置性,又不会因为输入端子过多而占用更大的面 积,有较长延时和较大功耗。