数字逻辑与处理器基础实验

第三次作业

实验内容二选一:

1. 频率计

频率计用于对一个未知频率的周期信号进行频率测量,在 1s 内对信号周期进行计数,即为此周期信号的频率。

频率计内部实现框图如下所示,其内部包括频率量程处理模块(10分频)、时钟频率 产生模块、控制信号产生模块、十进制计数器模块、锁存器模块、译码显示模块等。




图 3.1 简单频率计内部结构框图

利用系统时钟产生 1Hz 的控制信号,在 1s 的时长内利用计数器对待测信号进行计数,将计数结果锁存(或者保存,不是指 latch)并输出到数码管中显示。其中频率量程模块负责根据设定的量程控制信号决定是否对输入信号进行 10 分频;系统时钟模块根据外部输入的参考时钟产生标准 1Hz 的控制信号;控制信号产生模块产生计数所需的使能、清零信号以及保存测量结果所需的锁存信号和扫描显示所需的扫描时钟信号;十进制计数模块在计数使能、清零信号控制下对外部输入信号(或其 10 分频信号)在 1s 周期内对其进行计数操作;锁存器模块在计数完成之后对计数结果进行锁存,保存上一测量周期的测量结果;译码显示模块将测量结果输出到 LED 数码管显示,采用扫描的方式实现多位数据的同时显示。

设计要求:

- (1) 设计一个频率计,满足对不同频率范围信号的测量,设置两个档位,对于高频信号需要首先进行 10 分频; 低频档直接进行测量。
 - a. 输入输出定义。

对应管脚	输入/输出	功能
SW7	Input	量程选择开关
SW1	Input	测试信号选择[1]
SW0	Input	测试信号选择[0]
数码管	Output	频率计输出
LD7	Output	指示量程

具体管脚绑定见(i)。

- b. 频率量程处理。使用开关(SW7)来控制量程。低量程直接测量周期。高量程先对待测信号进行 10 分频。
- c. 系统时钟模块。开发板上 W5 端口提供 100MHz 时钟,需要根据系统时钟产生两个信号。一个是 1Hz 的控制信号,用来控制计数器行为以及锁存器。另外一个是输出到数码管的扫描信号,频率为 1kHz。
- d. 控制信号产生模块。利用 1Hz 时钟产生计数器使能信号,清零信号以及锁存器的锁存信号。
- e. 4 位十进制计数器。当 enable 有效时对计数器的 clock 信号进行十进制计数,reset 有效时对十进制计数器进行清零。
- f. 锁存器模块。Lock 信号有效时输出锁定,否则,输出透明显示计数器值。
- g. 译码显示模块。数码管是 4 个 7 段数码管,分别显示千百十个位。另外使用 LED 灯(LD7)区别高低量程。
- h. 测试方法:为了测试方便,在实验指导书的最后提供一个待测信号输入模块 *siginput(testmode[1:0],sysclk,sigin)*,其中 testmode[1:0]接到 SW1~SW0 的开关输入,00,01,10,11 分别选择 4 个不同频率的信号。sysclk 是开发板提供的 100MHz 时钟,sigin 是输出的待测信号。

要求同学按照下图所示对测试信号输入模块以及自行设计的频率计模块进行连接:




图 3.2 测试系统结构图

顶层模块连接:由同学自行设计的频率计模块 frequency 假设接口如下:

frequency (sigin, sysclk, modecontrol, highfreq, cathodes, AN)

最终生成可烧写文件的顶层模块为:

```
module test(
    input [1:0] testmode ,
    input sysclk ,
    input modecontrol,
    output higfreq,
    output [7:0]cathodes,
    output[3:0] AN
    );
    wire sigin;
    siginput signalin(testmode,sysclk,sigin);
    frequency freq(sigin,sysclk,modecontrol,highfreq,cathodes,AN);
endmodule
```

i. 输入输出及管脚绑定(包括了测试信号模块)

信号	1/0	管脚绑定	信号描述
sysclk	Input	W5	全局时钟信号,100MHz
modecontrol	Input	W13	开关信号,控制量程, W13 为 SW7
testmode[1:0]	Input	V16,V17	测试频率控制,控制待测信号的频率, V16 为 SW1, V17 为 SW0
Highfreq	Output	V14	LED 灯,指示量程,高量程亮灯。 V14 为 LD7
Cathodes[7:0]	Output	W7, W6, U8, V8, U5, V5, U7, V7	数码管 7 段输入,低电平点亮,顺序为{CA,CB,CC,CD,CE,CF,CG,DP},

- (2) 报告中给出占用逻辑资源和时序性能。
- (3) 如果仿真运行较慢,可以将所有信号的频率提高 1000 倍。如原来用 1s 时间, 计数 3125Hz 的信号,则仿真时可以使用 1ms 的时间测量 3.125MHz 的信号。

2. 反应速度测试仪

反应速度测试仪可以测量人体对信号的反应时间, 用于为判断疲劳程度或相关 医学诊断作为参考。

设计要求:

- (1) 系统复位后,延时 1 秒,点亮某 LED,被测试者观察到 LED 点亮后,立即按 动按钮 BTND。电路测量自 LED 亮起到按钮按下之间的时间差,并显示在数 码管上,按按钮 BTNU 后,系统复位,并重复上述测试过程。
- 采用全同步设计,即电路中所有触发器的时钟均为系统时钟。 (2)
- (3) 采用 4 位七段数码管显示,量程为 0.0ms~999.9ms。
- 报告中给出占用逻辑资源和时序性能。 (4)
- (5) 输入输出及管脚绑定

信号或器件	1/0	管脚绑定	信号描述
sysclk	Input	W5	全局时钟信号,100MHz
LED	Output	V14	LED 灯,输出高电平,LED 亮起表示测试开始
BTND	Input	U17	被测者观察到 LED 点亮后按下,按 下后电平为高电平
BTNU	Input	T18	异步复位信号
Cathodes[7:0]	Output	W7, W6, U8, V8, U5, V5, U7, V7	数码管 7 段输入,低电平点亮,顺序为{CA,CB,CC,CD,CE,CF,CG,DP},
AN[3:0]	Output	W4, V4, U4, U2	扫描输入,低电平点亮,顺序为 {AN3,AN2,AN1,AN0}

(6) 如果仿真运行较慢,可以将所有信号的频率提高 1000 倍。即测量量程调整 为 0.0us~999.9us。