数字逻辑与处理器基础实验 第四次作业

无 81 马啸阳 2018011054 2020 年 5 月 17 日

1 实验目的

了解和掌握 UART 的工作原理,进一步熟悉仿真验证方法,为后续设计做准备。

2 实验原理

2.1 串口原理

串口 (UART, Universal Asynchronous Receiver/Transmitter) 是一种全双工异步通信接口。其时序示意图如图 1所示,发送一个字节时,先发送一个起始位逻辑 0,随后是从 LSB 至 MSB 的 8 个数据位,最后为 1,1+1/2 或 2 个停止位逻辑 1。




图 1: 串口时序示意图

每位数据持续时间不变,由发送器时钟控制,每秒发送的数据位个数称为波特率。要保证正常收发,需要发送与接收端波特率相差不过大。对于 9600 的波特率,发送一个数据位时间位 1/9600 秒。由于是异步通信,接收器与发送器时钟信号不同,二者采样间隔不同,接收器设计不好可能会导致采样错误。

2.2 实验设计

串口收发器如图 2所示,含发送器和接收器两个模块。接收器模块从外部串行接收数据,发送器模块串行向外发送数据。控制模块实现从串口到存储器与从存储器到串口的数据流控制。

串口到存储器方向,从串口读取 512*32*2bit 的数据到 FPGA 中的指令存储器和数据存储器,其中指令存储空间为 512*32bit,数据存储空间为 512*32bit。数据接收完成,拉高 recv_done 信号。

存储器到串口方向,当 mem2uart 为高电平时,FPGA 从数据存储器中读取数据,并通过 串口发送到上位机。数据发送完成,拉高 send done 信号。

串口接收器与发送器各通过状态机控制,接收器接收串行输入信号,每接收一个字节拉高 o_Rx_DV 一个时钟周期,并将接收到的字节并行输出。发送器反之,并行输入待发送信号,比接收器多一个使能输入和使能输出,串行输出信号,每发送一个字节拉高 o_Tx_Done 一个时钟周期。二者的状态机中以 r_Clock_Count 计数时钟周期以分频得到波特率,状态机其余部分按串口协议实现。基本状态机如图 3所示(此图为简略版本),需要其它辅助计数值帮助计数时钟周期并进行采样,接收器与发送器类似。




图 2: 串口收发器模块框图




图 3: 串口状态机

对于控制模块,接收部分设置计数器计数写入地址与字中字节号,将由串口接收器进行接收,每接收到 4 个字节写入存储器,写满指令存储器开始写数据存储器,接收完成拉高recv_done;发送部分在mem2uart位高电平时依次读数据存储器,由串口发送器将数据发送。

对于逐字取反码的附加功能,增加 invert 控制端,当它为 1 时,屏蔽所有先前收发功能,将数据存储器所有内容读出,求反写回。每个字使用四个周期。第一个周期,地址加一。第二个周期开始时读到数据,将数据求反。第三个周期写使能置一。第四个周期开始时写入,检查地址是否达到最高,若是则拉高 recv_done,结束过程。

3 实验代码

3.1 文件清单

```
      __UART_MEM_invert_tb.v
      .带取反的串口收发器测试模块

      __UART_MEM_tb.v
      .串口收发器测试模块

      __UART_MEM.v
      .串口收发器模块

      __UART_MEM.xdc
      .串口收发器管脚约束

      __uart_rx.v
      .串口接收器模块

      __uart_tx.v
      .串口发送器模块

      __recv.txt
      .输出数据

      __send.txt
      .输入数据
```

3.2 串口收发器测试模块

测试模块中使用的是原先的串口收发器模块代码。实例化后串口收发器后,测试模块中还实例化了一个串口发送器和串口接收器用以向串口收发器发送测试数据并接收回来。测试模块中波特率(CLKS_PER_BIT)与存储器大小(MEM_SIZE)作为参数可调,但在门级仿真中需要与实现的串口收发器模块参数保持一致。测试模块先从文件读入发送的数据,通过串口发送器发送,在串口收发器发出接收完毕的信号后,拉高 mem2uart 开始接收串口收发器发送的数据存储器数据,接收完毕后写入文件进行比较。

```
`timescale 1ns/1ps
   define PERIOD 10
   module UART_MEM_tb;
   reg
        clk;
       rst;
   reg
       mem2uart;
   reg
   wire Rx Serial;
   wire recv_done;
   wire send_done;
   wire Tx_Serial;
11
12
   wire Rx_DV;
   wire [7:0] Rx_Byte;
14
   wire Rx_Serial_R;
15
        Tx_DV;
17
   reg
  reg [7:0] Tx_Byte;
18
   wire Tx_Active;
  wire Tx_Done;
```

```
wire Tx_Serial_T;
22
   parameter CLKS_PER_BIT = 16'd100;
23
   parameter MEM_SIZE = 2;
24
25
   integer i, j;
26
   reg [7:0] send_mem [8*MEM_SIZE:1];
   reg [7:0] recv_mem [4*MEM_SIZE:1];
28
29
   assign Rx_Serial = Tx_Serial_T;
   assign Rx_Serial_R = Tx_Serial;
31
32
   UART_MEM #(.CLKS_PER_BIT(CLKS_PER_BIT), .MEM_SIZE(MEM_SIZE)) UART_MEM_inst
33
            (.clk(clk),
34
              .rst(rst),
35
              .mem2uart(mem2uart),
              .Rx_Serial(Rx_Serial),
37
              .recv_done(recv_done),
38
              .send_done(send_done),
39
              .Tx_Serial(Tx_Serial)
40
            );
41
42
   uart_rx #(.CLKS_PER_BIT(CLKS_PER_BIT)) uart_rx_inst
43
            (.i_Clock(clk),
44
             .i_Rx_Serial(Rx_Serial_R),
45
             .o_Rx_DV(Rx_DV),
             .o_Rx_Byte(Rx_Byte)
47
            );
48
   uart_tx #(.CLKS_PER_BIT(CLKS_PER_BIT)) uart_tx_inst
50
            (.i_Clock(clk),
51
            .i_Tx_DV(Tx_DV),
            .i_Tx_Byte(Tx_Byte),
53
             .o_Tx_Active(Tx_Active),
54
             .o_Tx_Serial(Tx_Serial_T),
             .o_Tx_Done(Tx_Done)
            );
57
  initial begin
```

```
$readmemh("send.txt", send_mem);
       i = 1;
61
       j = 1;
62
       clk = 0;
63
       rst = 1;
64
       mem2uart = 0;
65
   end
   initial fork
68
       forever
69
            #(`PERIOD/2) clk <= ~clk;</pre>
70
       #200 rst <= 0;
71
       #300 Tx_DV <= 1;
72
       #300 Tx_Byte <= send_mem[1];
73
       #300 i <= i + 1;
74
   join
75
   always @(posedge Tx_Done) begin
77
       if (i <= 8 * MEM_SIZE) begin</pre>
78
            Tx_Byte = send_mem[i];
            i = i + 1;
80
       end
81
        else begin
            Tx_DV = 0;
83
        end
84
   end
86
   always @(posedge recv_done) begin
87
       mem2uart = 1'b1;
   end
89
90
   always @(posedge Rx_DV) begin
91
       if (j <= 4 * MEM_SIZE) begin</pre>
92
            recv_mem[j] = Rx_Byte;
93
            if (j == 4 * MEM_SIZE) begin
                 $writememh("recv.txt", recv_mem);
                 $finish;
96
            end
97
        end
```

3.3 串口收发器模块

修改原代码,得到可取反的串口收发器模块。增加 invert 输入端,当它为 1 时,屏蔽所有先前收发功能,将数据存储器所有内容读出,求反写回。每个字使用四个周期。第一个周期,地址加一。第二个周期开始时读到数据,将数据求反。第三个周期写使能置一。第四个周期开始时写入,检查地址是否达到最高,若是则拉高 recv_done, 结束过程。

```
`timescale 1ns / 1ps
  // Company:
  // Engineer: THU EE
  // Create Date: 2019/05/08 17:29:33
  // Design Name:
  // Module Name: UART_MEM
  // Project Name:
  // Target Devices:
 // Tool Versions:
  // Description:
13
 // Dependencies:
14
  // Revision:
16
 // Revision 0.01 - File Created
17
  // Additional Comments:
  //
19
  20
21
22
  module UART_MEM(
23
                // 100MHz
     input clk,
24
     input rst,
                // BTNU
     input mem2uart, // SWO
26
     input invert,
```

```
/*----*/
28
      output reg recv_done, // led 0
29
      output reg send_done, // led 1
30
      /*-----/UART------//
31
      input Rx_Serial,
32
     output Tx_Serial
33
     );
35
     parameter CLKS_PER_BIT = 16'd100; // 100M/9600
36
      parameter MEM_SIZE = 2;
37
38
39
      /*----*/
40
      wire Rx_DV;
41
     wire [7:0] Rx_Byte;
42
43
     uart_rx #(.CLKS_PER_BIT(CLKS_PER_BIT)) uart_rx_inst
44
         (.i_Clock(clk),
45
         .i_Rx_Serial(Rx_Serial),
46
          .o_Rx_DV(Rx_DV),
          .o_Rx_Byte(Rx_Byte)
48
         );
49
     /*----*/
51
     reg Tx_DV;
52
     reg [7:0] Tx_Byte;
     wire Tx_Active;
54
     wire Tx_Done;
55
     //assign Tx_DV = Rx_DV;
57
     //assign Tx_Byte = Rx_Byte+1'b1;
58
     uart_tx #(.CLKS_PER_BIT(CLKS_PER_BIT)) uart_tx_inst
60
         (.i_Clock(clk),
61
         .i_Tx_DV(Tx_DV),
         .i_Tx_Byte(Tx_Byte),
63
         .o_Tx_Active(Tx_Active),
64
         .o_Tx_Serial(Tx_Serial),
         .o_Tx_Done(Tx_Done)
```

```
);
67
68
       /*----MEM-----*/
69
       // instruction memory
       reg [15:0] addr0;
71
       reg rd_en0;
72
       reg wr_en0;
       wire [31:0] rdata0;
74
       reg [31:0] wdata0;
75
76
       mem #(.MEM_SIZE(MEM_SIZE)) mem0 (
77
           .clk(clk),
78
           .addr(addr0),
           .rd_en(rd_en0),
80
           .wr_en(wr_en0),
81
           .rdata(rdata0),
           .wdata(wdata0)
83
           );
84
85
       // data memory
87
       reg [15:0] addr1;
88
       reg rd_en1;
       reg wr_en1;
90
       wire [31:0] rdata1;
91
       reg [31:0] wdata1;
93
       mem #(.MEM_SIZE(MEM_SIZE)) mem1 (
94
           .clk(clk),
           .addr(addr1),
96
           .rd_en(1'b1),
97
           .wr_en(wr_en1),
           .rdata(rdata1),
99
           .wdata(wdata1)
100
           );
101
102
       reg [1:0] invert_state;
103
104
       /*----MEM Control------
105
```

```
106
         reg [2:0] byte_cnt;
107
         reg [31:0] word;
108
         //reg recv_done;
109
         reg [31:0] cntByteTime;
110
         //reg send_done;
111
112
         always@(posedge clk)begin
113
              if(rst)begin
114
                  addr0 <= 16'd0;
115
                  rd_en0 <= 1'b0;
116
                  wr_en0 <= 1'b0;
117
                  wdata0 <= 32'd0;
118
                  addr1 <= 16'd0;
119
                  rd_en1 <= 1'b0;
120
                  wr_en1 <= 1'b0;
121
                  wdata1 <= 32'd0;
122
                  byte_cnt <= 3'd0;</pre>
123
                  word <= 32'd0;
124
                  recv_done <= 1'b0;</pre>
125
                  cntByteTime <= 32'd0;</pre>
126
127
                  Tx_DV <= 1'b0;
128
                  Tx_Byte \le 8'd0;
129
                  send_done <= 1'b0;
130
131
                  invert_state <= 2'b11;</pre>
132
              end
133
              else if (~invert)
134
              begin
135
                  // uart to memory
136
                  if(Rx_DV)begin
137
                       // receive a word = 4Byte
138
                       if(byte_cnt == 3'd3)begin
139
                            byte_cnt <= 3'd0;</pre>
140
141
                            // receive instruction
142
                            if(addr0 < MEM_SIZE)begin</pre>
143
                                 addr0 <= addr0+1'b1;
144
```

```
wr_en0 <= 1'b1;
145
                                 wr_en1 <= 1'b0;
146
                                 wdata0 <= {Rx_Byte,word[23:0]};</pre>
147
                            end
                            // receive data
149
                            else begin
150
                                 if(addr1 < MEM_SIZE)begin</pre>
151
                                      addr1 <= addr1+1'b1;
152
                                      wr_en0 <= 1'b0;
153
                                      wr_en1 <= 1'b1;
154
                                      wdata1 <= {Rx_Byte,word[23:0]};</pre>
155
156
                                 end
157
                            end
158
                       end
159
                       else begin
160
                            byte_cnt <= byte_cnt+1'b1;</pre>
161
162
                            if(byte_cnt==3'd0) word[7:0] <= Rx_Byte;</pre>
163
                            else if(byte_cnt==3'd1) word[15:8] <= Rx_Byte;</pre>
164
                            else if(byte_cnt==3'd2) word[23:16] <= Rx_Byte;</pre>
165
                            else;
166
167
                            wr_en0 <= 1'b0;
168
                            wr_en1 <= 1'b0;
169
                       end
171
172
                   end
173
                   else begin
174
                       wr_en0 <= 1'b0;
175
                       wr_en1 <= 1'b0;
176
177
                       if(addr1 == MEM_SIZE && recv_done == 1'b0 && mem2uart==1'b0)begin
178
    // receive done
                            recv_done <= 1'b1;</pre>
179
                            addr1 <= 16'd0;
180
                            byte_cnt <= 3'd0;</pre>
181
182
                       end
```

221

```
183
                   end
184
                   // memory to uart
185
                   if (mem2uart==1'b1)begin
                        if(cntByteTime == CLKS_PER_BIT*20 && send_done==1'b0)begin // 1Byte time
187
                            cntByteTime <= 32'd0;</pre>
188
                            if (addr1 != 16'd0) Tx_DV <= 1'b1;</pre>
190
                            if(byte_cnt==3'd0) Tx_Byte <= rdata1[7:0];</pre>
191
                            else if(byte_cnt==3'd1) Tx_Byte <= rdata1[15:8];</pre>
192
                            else if(byte_cnt==3'd2) Tx_Byte <= rdata1[23:16];</pre>
193
                            else if(byte_cnt==3'd3) Tx_Byte <= rdata1[31:24];</pre>
194
                            else;
195
196
                            if(byte_cnt == 3'd3)begin
197
                                 byte_cnt <= 3'd0;</pre>
198
199
                                 if(addr1 < MEM_SIZE)begin</pre>
200
                                      addr1 <= addr1+1'b1;
201
                                 end
202
                                 else begin
203
                                      send_done <= 1'b1;
204
205
                                 end
206
                            end
207
                            else begin
                                 byte_cnt <= byte_cnt+1'b1;</pre>
209
                            end
210
211
                       end
212
                       else begin
213
                            cntByteTime <= cntByteTime+1'b1;</pre>
                            Tx_DV <= 1'b0;
215
                        end
216
217
                   end
              end
218
              else begin
219
                   wdata1 <= ~rdata1;</pre>
220
```

case(invert_state)

```
2'b00: begin
                            wr_en1 <= 1'b0;
223
                            invert_state <= 2'b01;</pre>
224
                       end
                       2'b01: begin
226
                            wr_en1 <= 1'b1;
227
                            invert_state <= 2'b10;</pre>
                       end
229
                       2'b10: begin
230
                            wr_en1 <= 1'b1;
231
                            if(addr1 == MEM_SIZE && recv_done == 1'b0) begin // invert done
232
                                 recv_done <= 1'b1;</pre>
233
                            end
234
                            invert_state <= 2'b11;</pre>
235
                       end
236
                       2'b11: begin
237
                            addr1 <= addr1 + 1'b1;
238
                            wr_en1 <= 1'b0;
239
                            invert_state <= 2'b00;</pre>
240
                       end
241
                   endcase
242
              end
243
         end
    endmodule
245
```

3.4 取反测试模块

与先前测试模块基本一致,区别在于,接收完毕后不拉高 mem2uart,而是拉高 invert 开始取反,取反完成后拉高 mem2uart 开始输出。

```
itimescale 1ns/1ps
idefine PERIOD 10

module UART_MEM_invert_tb;
reg clk;
reg rst;
reg mem2uart;
reg invert;
wire Rx_Serial;
```

```
wire recv_done;
   wire send_done;
11
   wire Tx_Serial;
12
   wire Rx_DV;
14
   wire [7:0] Rx_Byte;
15
   wire Rx_Serial_R;
17
         Tx_DV;
   reg
18
   reg [7:0] Tx_Byte;
   wire Tx_Active;
20
   wire Tx_Done;
21
   wire Tx_Serial_T;
22
23
   parameter CLKS_PER_BIT = 16'd100;
24
   parameter MEM_SIZE = 2;
25
26
   integer i, j;
27
   reg [7:0] send_mem [8*MEM_SIZE:1];
28
   reg [7:0] recv_mem [4*MEM_SIZE:1];
   reg inverted;
30
31
   assign Rx_Serial = Tx_Serial_T;
   assign Rx_Serial_R = Tx_Serial;
33
34
   UART_MEM #(.CLKS_PER_BIT(CLKS_PER_BIT), .MEM_SIZE(MEM_SIZE)) UART_MEM_inst
             (.clk(clk),
36
              .rst(rst),
37
              .mem2uart(mem2uart),
              .invert(invert),
39
              .Rx_Serial(Rx_Serial),
40
              .recv_done(recv_done),
             .send_done(send_done),
42
             .Tx_Serial(Tx_Serial)
43
            );
   uart_rx #(.CLKS_PER_BIT(CLKS_PER_BIT)) uart_rx_inst
46
           (.i_Clock(clk),
47
            .i_Rx_Serial(Rx_Serial_R),
48
```

```
.o_Rx_DV(Rx_DV),
             .o_Rx_Byte(Rx_Byte)
50
            );
51
52
   uart_tx #(.CLKS_PER_BIT(CLKS_PER_BIT)) uart_tx_inst
53
            (.i_Clock(clk),
54
            .i_Tx_DV(Tx_DV),
             .i_Tx_Byte(Tx_Byte),
56
             .o_Tx_Active(Tx_Active),
57
             .o_Tx_Serial(Tx_Serial_T),
             .o_Tx_Done(Tx_Done)
59
            );
60
61
   initial begin
62
       $readmemh("send.txt", send_mem);
63
       i = 1;
64
       j = 1;
65
       clk = 1'b0;
66
       rst = 1'b1;
67
       mem2uart = 1'b0;
        invert = 1'b0;
69
            inverted = 1'b0;
70
   end
72
   initial fork
73
       forever
            #(`PERIOD/2) clk <= ~clk;</pre>
75
       #200 rst <= 0;
76
       #300 Tx_DV <= 1;
       #300 Tx_Byte <= send_mem[1];
78
       #300 i <= i + 1;
79
   join
81
   always @(posedge Tx_Done) begin
82
       if (i <= 8 * MEM_SIZE) begin</pre>
            Tx_Byte = send_mem[i];
84
            i = i + 1;
85
        end
       else begin
87
```

```
Tx_DV = 1'b0;
         end
89
    end
90
91
    always @(posedge recv_done) begin
92
        if (invert) begin
93
             inverted <= 1'b1;</pre>
                       invert <= 1'b0;
95
             mem2uart <= 1'b1;</pre>
96
                       rst <= 1'b1;
97
                       #100 rst <= 1'b0;
98
        end
99
         else if(~inverted) begin
100
             invert <= 1'b1;
101
             rst <= 1'b1;
102
             #100 rst <= 1'b0;
103
         end
104
    end
105
106
    always @(posedge Rx_DV) begin
107
        if (j <= 4 * MEM_SIZE) begin</pre>
108
             recv_mem[j] = Rx_Byte;
109
             if (j == 4 * MEM_SIZE) begin
110
                  $writememh("recv.txt", recv_mem);
111
                  $finish;
112
             end
113
        end
114
         j = j + 1;
115
    end
116
117
    endmodule
118
```

4 仿真结果与分析

4.1 串口收发器

串口收发器的行为级仿真设置波特率 100k, 存储器大小 512, 仿真结果如图 4、5、6、7所示。输出的文件经简单脚本处理与理论输出文件对比, 验证正确, 如图 8所示。




图 4: 串口收发器行为级仿真



图 5: 串口收发器行为级仿真前部放大




图 6: 串口收发器行为级仿真后部放大



图 7: 串口收发器行为级仿真中部放大

tr -d '\r\n' < recvn.txt > recvl.txt && diff -i -w recv.txt recvl.txt

图 8: 仿真输出结果比较

实现后时序要求全部满足,如图 9所示。面积占用如图 10所示(此处资源情况没有修改波 特率和存储器容量, 仍为 9600 与 512), 实现后由于指令存储器没有起到作用, 因而实现时被 忽略。

Setup		Hold		Pulse Width			
Worst Negative Slack (WNS):	4.323 ns	Worst Hold Slack (WHS):	0.097 ns	Worst Pulse Width Slack (WPWS):	3.750 ns		
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns		
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0		
Total Number of Endpoints:	457	Total Number of Endpoints:	457	Total Number of Endpoints:	244		

图 9: 串口收发器时序性能

Name 1	Slice LUTs (20800)	Slice Registers (41600)	Slice (8150)	LUT as Logic (20800)	LUT as Memory (9600)	Bonded IOB (106)	BUFGCTRL (32)
✓ N UART_MEM	168	211	83	136	32	8	1
mem1 (mem)	32	32	8	0	32	0	0
uart_rx_inst (uart_rx)	41	33	20	41	0	0	0
uart_tx_inst (uart_tx)	21	22	8	21	0	0	0

图 10: 串口收发器面积占用

门级仿真由于运行时间较长,故采用较高的波特率与较小的数据量。波特率设为 1M,存储器容量均设为 2 (总共传 4 个字,2 个进入指令寄存器,2 个进入数据寄存器)。实现后的功能仿真如图 11所示(时序仿真无法正确运行,但综合后的时序可以正确运行,原因不明)。读出的数据结果经比较也正确。




图 11: 串口收发器门级仿真

4.2 可取反串口收发器

实现后时序要求全部满足,如图 12所示。面积占用如图 13所示(此处资源情况没有修改 波特率和存储器容量, 仍为 9600 与 512)。

Setup		Hold		Pulse Width			
Worst Negative Slack (WNS):	4.323 ns	Worst Hold Slack (WHS):	0.097 ns	Worst Pulse Width Slack (WPWS):	3.750 ns		
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns		
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0		
Total Number of Endpoints:	457	Total Number of Endpoints:	457	Total Number of Endpoints:	244		
All user specified timing constrain	inte aro mot						

图 12: 可取反串口收发器时序性能

Name ^1	Slice LUTs (20800)	Slice Registers (41600)	Slice (8150)	LUT as Logic (20800)	LUT as Memory (9600)	Bonded IOB (106)	BUFGCTRL (32)
✓ N UART_MEM	168	211	83	136	32	8	1
mem1 (mem)	32	32	8	0	32	0	0
uart_rx_inst (uart_rx)	41	33	20	41	0	0	0
<pre>uart_tx_inst (uart_tx)</pre>	21	22	8	21	0	0	0

图 13: 可取反串口收发器面积占用

同上,将波特率设为 1M,存储器容量均设为 2。实现后的功能仿真(与先前相同,时序 仿真无法正确运行,但综合后的时序可以正确运行)如图 14所示。写入数据存储器的数据为 FC、3F、FF、49、EB、48、CB、00, 最终读出结果为 03、C0、00、B6、14、B7、34、FF, 正确取反。




图 14: 带取反串口收发器门级仿真