

- (3) rr为循环右移, 移出的低位放到该数的高位

请根据上述信息，补全下面代码，实现上述功能。不要求使用 Vivado 进行综合仿真等。

```
// round compression function
module sha256_round (
    input [31:0] Kt, Wt,
    input [31:0] a_in, b_in, c_in, d_in, e_in, f_in, g_in, h_in,
    output [31:0] a_out, b_out, c_out, d_out, e_out, f_out, g_out,
    h_out
);
// 请在此补充完整
endmodule

//  $\Sigma_0(x)$ 
module sha256_S0 (
    input wire [31:0] x,
    output wire [31:0] S0
);
assign S0 = ({x[1:0], x[31:2]} ^ {x[12:0], x[31:13]} ^ {x[21:0],
x[31:22]});
endmodule

//  $\Sigma_1(x)$ 
module sha256_S1 (
    input wire [31:0] x,
    output wire [31:0] S1
);
// 请在此补充完整
endmodule

// Ch(x,y,z)
module Ch (
    input wire [31:0] x, y, z,
    output wire [31:0] Ch
);
assign Ch = ((x & y) ^ (~x & z));
endmodule

// Maj(x,y,z)
module Maj (
    input wire [31:0] x, y, z,
    output wire [31:0] Maj
);
// 请在此补充完整
endmodule
```

## 2. 七段译码器的实现

要求：

- (1) 将下面 BCD7 代码中的 assign 持续赋值语句换成 if-else 或 case 语句实现；
- (2) 在 Vivado 中，将 top.v 中例化上面更改后的 BCD7.v，并综合实现，给出综合实现后的电路原理图结构；
- (3) 找出控制七段数码管 d 段的 LUT，分析其配置字，手工验证其正确性。

```
module BCD7(  
    din,  
    dout  
);  
input  [3:0]  din;  
output [6:0]  dout;  
  
wire [6:0] dout;  
  
assign dout=(din==4'h0)?7'b1000000:  
    (din==4'h1)?7'b1111001:  
    (din==4'h2)?7'b0100100:  
    (din==4'h3)?7'b0110000:  
    (din==4'h4)?7'b0011001:  
    (din==4'h5)?7'b0010010:  
    (din==4'h6)?7'b0000010:  
    (din==4'h7)?7'b1111000:  
    (din==4'h8)?7'b0000000:  
    (din==4'h9)?7'b0010000:7'b1111111;  
endmodule
```

### 3. 选做：LUT 的输入端子

现代主流的商业 FPGA 产品中，所使用的 LUT 的输入端的数目一般为 4 到 6，比如本课程使用的 Xilinx Artix-7 系列的 FPGA 中就全部为 6 输入 LUT。你是否赞同这种产品设计？如果同意，请分析 LUT 的输入端子数目更少或更大会有哪些代价；如果不同意，可给出更好的设计，并加以比较分析。提示：可从电路性能，占用芯片面积等角度分析。