

UNIVERSIDADE FEDERAL DO CEARÁ Campus de Quixadá

Prof. Thiago Werlley Bandeira da Silva QXD0146- Sistemas Digitais para Computadores



1. Questão 01: Implemente a FSM do modelo de Mealy (entrada e estado atual atuam na saída).

Clock cycle:	t_0	t_1	t_2	t_3	t_4	t ₅	t ₆	t ₇	t ₈	t ₉	t ₁₀
											1
z:	0	0	0	0	1	0	0	1	1	0	0

- 2. **Questão 02:** Desenvolva a **Tabela de Estados** da FSM da questão 1.
- 3. Questão 03: Implemente a FSM do modelo de Mealy em VHDL.
- 4. **Questão 04:** Realize a **geração da Wave** (Analisador de ondas, onde é possível verificar os sinais em determinados instante de tempo) para Reset, Clock, w, z, e y (estados A, B e C).
 - Use como estímulos(0 1 0 1 1 0 1 1 1 0 1) os valores de w da questão 1.
 - A entrada deve acompanhar a subida do clock.