## Vivado 下按键检测实验

ALINX

黑金动力社区 2019-07-26

# 1 文档简介


通过按键检测实验,检测开发板的按键功能是否正常,了解硬件描述语言和 FPGA 的具体关系,学习 Vivado RTL ANALYSIS 的使用。

#### 2 实验环境


- Windows 10 64 位
- Vivado (vivado2019.1)
- 黑金 FPGA 开发板 (AX7035 开发板、AX7050 开发板 )

# 3 实验原理

## 3.1 按键电路



AX7050 开发板按键部分电路



AX7050 开发板按键部分电路


从图中可以看到, 电路的按键松开时是高电平, 按下时是低电平。



2/4

#### 3.2 程序设计


这个程序没有设计的很复杂,通过简单的硬件描述语言看透硬件描述语言和 FPGA 硬件的联系。首先我们将按键输入经过一个非门后再经过 2 组 D 触发器。经过 D 触发器的信号,会在 D 触发器时钟输入的上升沿锁存然后再送到输出。



在进行硬件描述语言编码之前,我们已经把硬件构建完成,这是一个正常的开发流程。有了硬件设计思路无论是通过画图还是通过 Verilog HDL、VHDL 都能完成设计,根据设计的复杂程序和对某种语言的熟悉程序来选择工具。

## 4 工程分析


(1) 首先建立按键的测试工程,添加 verilog 测试代码,完成编译分配管脚等流程。




(2) 我们可以使用 RTL ANALYSIS 工具查看设计

黑金动力社区





(3) 分析 RTL 图,可以看出第一级 D 触发器经过取反后输入,第二级直接输入,和预期设计一致。



#### 5 实验现象

Bit 程序下载到开发板以后, AX7035 开发板、AX7050 开发板"LED1"、"LED2"、"LED3"、"LED4"都处于亮状态,按键"KEY1"按下"LED1"灭,按键"KEY2"按下"LED2"灭,按键"KEY3"按下"LED3"灭。

黑金动力社区 3/4



## 6 附录

key\_test.v(verilog 代码)

```
`timescale 1ns / 1ps
module key_test
                sys_clk, //system clock 50Mhz on board
rst_n, //reset ,low active
input
input
input [3:0]
                \mbox{key\_in,} \quad //\mbox{input four key signal,when the keydown,the value is } 0
                          //LED display ,when the siganl high,LED lighten
output[3:0]
                   led
                      //define the first stage register , generate four D Flip-flop
reg[3:0] led_r;
reg[3:0] led_r1; //define the second stage register ,generate four D Flip-flop always@(posedge sys_clk or negedge rst_n)
  if (~rst_n)
    led_r \le 4'b00000;
  else
    led_r \le \sim key_in;
                            //first stage latched data
always@(posedge sys_clk or negedge rst_n)
begin
   if (~rst_n)
    led_r1 \le 4'b0000;
   else
    led_r1 <= led_r; //second stage latched data</pre>
assign led = led_r1;
```