
# 功能&接口



- FPIOA x1: 现场可编程IO阵列
  - 用于将芯片内部功能映射到48个物理IO上
- GPIO x40
- UART x4
  - 推荐使用UART1、UART2、UART3,波特率达5Mbps
  - 推荐UARTO仅用于调试
- SPI x4
  - SPI0、SPI1、SPI3为master, SPI2为slave
  - SPI3固定接片外FLASH, SPI0通常接屏幕
  - Master时钟速度达80MHz, slave时钟速度达30MHz
- 12S x3
  - 每个I2S最多可接8路音频数据
  - I2SO可以连接到APU
- I2C x3
- 定时器 x3, WDT x2, RTC x1
- FFT x1, SHA256 x1, AES x1



### SPI总线

SPI总线定义两个及以上设备间的数据通信,提供时钟的设备为主设备Master,接收时钟的设备为从设备Slave;

### 信号定义如下:


SCK: Serial Clock 串行时钟

MOSI: Master Ouput, Slave Input 主发从收信号


MISO: Master Input, Slave Input主收从发信号

SS/CS: Slave Select片选信号

电路连接如下:



数据传输模型如下




四种工作模式


CPOL:Clock Polarity 决定时钟空闲状态电平是高电平还是低电平

CPOL=1: 时钟空闲时为高,时钟低电平有效 CPOL=0: 时钟空闲时为低,时钟高电平有效

CPHA:Clock Phase 决定数据传输采样和移位方式

CPHA=0: 在时钟信号SCK的第一个跳变沿采样 CPHA=1: 在时钟信号SCK的第二个跳变沿采样





| 模式     | CPOL | СРНА |
|--------|------|------|
| Mode 0 | 0    | 0    |
| Mode 1 | 0    | 1    |
| Mode 2 | 1    | 0    |
| Mode 3 | 1    | 1    |

SPI 是一种环形总线结构,由 SCLK 控制主机和从机间的数据交换。数据交换的关键在于: 主机在何时将数据输出到 MOSI,以及从机在何时采样,反之亦然。由于 SPI 是同步通信,数据的变化和采样均伴随时钟边沿发生。一个时钟周期包含一个上升沿和一个下降沿,为保证数据稳定性,若主机在上升沿输出数据,则从机需在下降沿采样。

```
/**
* @brief
               Set spi configuration
              spi_num
                                   Spi bus number
* @param[in]
* @param[in]
               mode
                                   Spi mode
                                   Spi frame format
* dparam[in] frame_format
* dparam[in] data_bit_length
                                   Spi data bit length
* @param[in]
               endian
                                   0:little-endian 1:big-endian
* @return
               Void
*/
void spi_init(spi_device_num_t spi_num, spi_work_mode_t work_mode, spi_frame_format_t frame_format,
             size_t data_bit_length, uint32_t endian);
```

### **FLASH**

GD25LQ128DSIG是一款NOR的型号的FLASH

flash datasheet https://www.mouser.com/datasheet/2/870/gd25lq128d\_v1\_8\_20190605-1668198.pdf

#### **GD25LQ128D**

| Each device has | Each block has | Each sector has | Each page has |         |
|-----------------|----------------|-----------------|---------------|---------|
| 16M             | 64/32K         | 4K              | 256           | bytes   |
| 64K             | 256/128        | 16              | -             | pages   |
| 4096            | 16/8           | -               | -             | sectors |
| 256/512         | -              | •               | -             | blocks  |

NOR与NAND在数据写入前都需要有擦除操作,但实际上NOR Flash的一个bit可以从1变成0,而要从0变1就要擦除后再写入,NAND Flash这两种情况都需要擦除。擦除操作的最小单位为"扇区",这意味着有时候即使只写一字节的数据,则这个"扇区/块"上之前的数据都可能会被擦除。

```
for (index = 0; index < write_len; index++)
{
    if ((*pwrite) ≠ ((*pwrite) & (*pread)))
    {
        w25qxx_sector_erase(sector_addr);
        while (w25qxx_is_busy() = W25QXX_BUSY)
        ;
        break;
    }
    pwrite++;
    pread++;
}</pre>
```

## 实验例程

主要包含六种读取方式

STANDARD, STANDARD\_FAST, DUAL, DUAL\_FAST, QUAD, QUAD\_FAST

Standard VS Standard\_fast

Figure 7. Read Data Bytes Sequence Diagram





Figure8. Read Data Bytes at Higher Speed Sequence Diagram



加入dummy byte允许运行在更高的frequency

比如

Flash内部访问时序要求:

■ 地址解码: 5ns

■ 内部阵列访问: 15ns


■ 数据输出准备: 5ns 总需时: 25ns


Standard Frequency最高为 $\frac{1}{25ns}=40MHz$ 

加入dummy byte后允许多八个周期的延时来准备数据,Frequency最高为 $\frac{9}{25ns}=360MHz$ 

## Dual和Quad输出

以quad为例,Flash芯片有四个IO,默认使用SI和SO(IO0与IO1)。quad情况下使用四个IO口





# 实验结果

standard read test time: 310 us standard fast read test time: 310 us dual read test time: 161 us quad read test time: 86 us dual fast read test time: 159 us quad fast read test time: 84 us spi3 master test ok