Demande d'inscription en Habilitation à Diriger des Recherches

—

Mathieu Léonardon

0.1 Experts externes HDR proposés . . . 2
0.2 Déclaration sur l'honneur . . . 2
0.3 Raisons du dépôt à l'UBO . . . 2

1 Curriculum Vitæ **3**
1.1 Résumé du parcours professionnel et activités académiques . . . 3
1.2 Activités d'enseignement . . . 6
1.3 Publications . . . 7
1.3.1 Publications dans des revues internationales . . . 7
1.3.2 Publications dans des conférences internationales avec actes . . . 7
1.3.3 Publications dans des conférences nationales avec actes . . . 9
1.3.4 Communications sans actes . . . 9

2 Résumé des activités de recherche, encadrement et financement **10**
2.1 Algorithmes de communications numériques sur architectures programmables . . . 10
2.1.1 Décodage de codes polaires sur processeurs génériques . . . 10
2.1.2 La suite logicielle AFF3CT . . . 11
2.1.3 Architectures ASIP pour les codes polaires . . . 12
2.2 Apprentissage profond sur cibles embarquées . . . 13
2.2.1 Apprentissage fédéré à faible coût . . . 13
2.2.2 Compression par élagage ou quantification et déploiement embarqué . . . 14
2.2.3 Apprentissage profond sur cibles FPGA . . . 15
2.3 Résumé des activités d'encadrement . . . 16
2.3.1 Encadrement de doctorants . . . 16
2.3.2 Encadrement de stages de master . . . 17
2.4 Financement de la recherche . . . 18
2.4.1 Financements publics . . . 18
2.4.2 Financements privés . . . 19
2.5 Nouvelles méthodes et architectures pour les codes canal . . . 20
2.5.1 Intérêt pour les codes courts, pertinence des codes polaires . . . 20

2.5.2 Architectures RISC-V pour décodage de code canal 20
2.6 Spécialisation de réseaux pour cibles embarquées 21
2.6.1 Application de l'apprentissage profond pour le débruitage GNSS dans un cadre spatial 21
2.6.2 Couches d'attention sur cibles microcontrôleurs pour le traitement de données EEG 22
2.6.3 Co-conception de réseaux de neurones et architectures matérielles embarquées 22
2.7 Références 23

0.1 Experts externes HDR proposés

- Stefan Duffner - `stefan.duffner@insa-lyon.fr`
- Frédéric Pétrot - `frederic.petrot@univ-grenoble-alpes.fr`
- Olivier Sentieys - `olivier.sentieys@inria.fr`
- Andrea Pinna - `andrea.pinna@lip6.fr`
- Nicolas Gac - `nicolas.gac@universite-paris-saclay.fr`

0.2 Déclaration sur l'honneur

Je soussigné, Mathieu Léonardon, déclare sur l'honneur n'avoir pas déposé de demande d'inscription en Habilitation à Diriger des Recherches (HDR) dans un autre établissement que l'Université de Bretagne Occidentale (UBO).



0.3 Raisons du dépôt à l'UBO

Je dépose mon dossier d'HDR à l'UBO en raison de mon rattachement au Lab-STICC, dont une partie des membres est affiliée à l'UBO, ainsi que de la proximité géographique entre l'UBO et IMT Atlantique, ce dernier n'étant pas habilité à délivrer ce diplôme.

MATHIEU LEONARDON

Maître de conférences

Adéquation Algorithme-Architecture
Compression en Deep Learning

Département MEE
IMT Atlantique
Lab-STICC CNRS, UMR 6285
né le 18 mars 1987, français
(+33) 229001384
mathieu.leonardon@imt-atlantique.fr
Ma page web
Github *Linkedin*

Formation

2015–2018 **Doctorat, Génie électrique**, *Polytechnique Montréal et Université de Bordeaux*, codirec, Décodage de codes polaires sur des architectures programmables, *soutenue le 2018-12-13*.

Président Mohamad Sawan

Rapporteurs Amer Baghdadi, Emmanuel Casseau

Directeurs Christophe Jégo, Yvon Savaria

Examinateurs Camille Leroux, Olivier Muller, Charly Poulliat

2012–2015 **Master en Ingénierie, Électronique Embarquée**, *Bordeaux INP, ENSEIRB-Matmeca*, Bordeaux.

Expérience Professionnelle

2020 – présent **Maître de conférences**, *IMT Atlantique, Lab-STICC, UMR CNRS 6285*.

2018 – 2019 **ATER**, *Bordeaux INP, ENSEIRB-Matmeca France*.

2015 – 2018 **Doctorant**, *Bordeaux INP, ENSEIRB-Matmeca France*, et *Polytechnique Montréal - Canada*.

2012 – 2015 **Ingénieur en apprentissage**, *Worldcast Systems, France*.

Évaluateur scientifique

IEEE SIPS, IEEE ISTC, GRETSI, IEEE NEWCAS, IEEE SysInt, MDPI Entropy, Neurips

Compétences informatiques

Langages de programmation C, C++, Python, PyTorch

HDL VHDL, Vivado HLS

Logiciels Git, Gitlab CI, Linux, Inkscape

Encadrement de recherche

Doctorants

2020-2023 **Hugo Tessier**, IMT Atlantique, Stellantis.

2021-2024 **Hugo Le Blevec**, IMT Atlantique.

2021-2024 **Lucas Grativol**, IMT Atlantique, Télécom Saint-Étienne.

2022-présent **Timotée Ly-Manson**, IMT Atlantique.

2022-présent **Karl La Grassa**, IMT Atlantique, Polytechnique Montréal.

2022-présent **Ismail Amessegher**, IMT Atlantique, University of Adelaide.

2025-présent **Elise Lagarde**, IMT Atlantique, Télécom Paris.
Arkane

Post-doctorants

2022-2023 **Hamoud Younes**, IMT Atlantique, GoodFloow.

2023-2023 **Hugo Tessier**, IMT Atlantique.

2024-présent **Hugo Le Blevec**, IMT Atlantique.

Ingénieur de recherche

2024-2025 **Manon Renault**, IMT Atlantique.

Enseignement

2018-2019 **EN112 : Conception électronique numérique**, ENSEIRB-Matmeca.

2018-2019 **EN102 : Logique combinatoire et séquentielle**, ENSEIRB-Matmeca.

2018-2019 **EN103 : Projet microcontrôleur**, ENSEIRB-Matmeca.

2018-2019 **EN114 : Architecture des ordinateurs**, ENSEIRB-Matmeca.

2018-2019 **MI202 : Projet microcontrôleur**, ENSEIRB-Matmeca.

2018-2019 **PG208 : Programmation orientée objet avec C++**, ENSEIRB-Matmeca.

2020-présent **EFFDL : Deep Learning efficace**, IMT Atlantique, Responsable.

2020-présent **SEIML : Systèmes embarqués - Interaction logiciel/matériel**, IMT Atlantique.

2022-2025 **SECTI : Du capteur au traitement intelligent**, IMT Atlantique.

2020-présent **ParPIng : Calcul parallèle pour ingénieurs**, IMT Atlantique, Responsable.

2020-2022 **CHLS : Conception de circuits haut niveau**, IMT Atlantique.

2020-2022 **Électronique**, IMT Atlantique.

2020-2025 **Architecture des ordinateurs**, IMT Atlantique.

2020-2025 **Fonctions électroniques logiques et analogiques**, IMT Atlantique.

2020-2025 **Divers projets étudiants**, IMT Atlantique.

Financements publics obtenus

2024-2026 **ADEME Logistique 4.0**, *260k€*, Autonomous Pack : Décarboner la chaîne d'approvisionnement, PI.
ADEME

2024-2026 **PCR**, *140k€*, Optimisation du traitement spatio-temporel pour la lutte anti-brouillage GNSS avec antennes CRPA utilisant CNN et TCN légers, Membre.
Région Bretagne

2023-2026 **ANR JCJC**, *250k€*, ProPruNN : Élagage rentable des réseaux neuronaux, Chef de projet.
ANR

2023-2026 **ANR TSIA**, *200k€*, Vortex : Essaims de drones reconfigurables basés sur la vision pour une exploration rapide, Membre.
ANR

2024-2025 **R&T CNES**, *5k€*, Défi éco-conception Deep Learning FPGA, Chef de projet.
CNES

2024-2026 **ADEME Perfecto**, *70k€*, GoodFloow, PI.
ADEME

2022-2024 **Labex CominLabs**, *325k€*, Leasard : Réseaux neuronaux profonds basse consommation pour drones autonomes de recherche et sauvetage, Membre.
Labex

2022-2024 **GDR ISIS**, *7k€*, Mobilier.
CNRS

2021-2024 **Futur et Ruptures**, *120k€*, FLCNNFPGA : Vers un IoT efficace et respectueux de la vie privée via apprentissage fédéré et FPGA, Membre.
IMT Atlantique

Financements industriels obtenus

2025-2028 **Thèse CIFRE**, Optimisation du traitement spatio-temporel pour l'antibrouillage GNSS des antennes CRPA via des beamformers CNN et TCN légers, Encadrant.
Arkane

2023-2025 **Contrat de recherche**, Analyse du Few-Shot Neural Architecture Search dans un cadre métrique, Membre.
Sony

2024-2025 **Contrat de recherche**, Deep Learning embarqué pour la segmentation sémantique et les LLM, Chef de projet.
Schneider Electric

2020-2023 **Thèse CIFRE**, Élagage de réseaux de neurones convolutionnels et application aux systèmes de vision embarqués, Encadrant.
Stellantis

2022 **Contrat de recherche**, DeepGEMM : Inférence ultra basse précision accélérée sur architectures CPU utilisant des tables de consultation, Chef de projet.
Deeplite

Chercheur invité

En tant qu'invité

2023 **Université Tohoku**, *Japon*, 1 mois.

2022 **Université de Tampere**, *Finlande*, 2 semaines.

2022 **Sony Stuttgart**, *Allemagne*, 2 semaines.

1.2 Activités d'enseignement

Unité d'enseignement	Niveau	Niveau ingénieur	Heures réalisées				Contenu	Contenu produit par M. Léonardon	Responsable	
			CM	TD	TP	Projet				
Conception haut niveau de circuits	M1-M2	2A-3A			46.25		SystemC, HLS		Matthieu Arzel	matthieu.arzel@imt-atlantique.fr
Efficient Deep Learning	M1-M2	2A-3A	75	62.5		162.5	Deep Learning, Compression, Pytorch	https://github.com/brain-bzh/efficient-deep-learning	Mathieu Léonardon	mathieu.leonardon@imt-atlantique.fr
Electronique	L3	1A	2.5	35	51.25		Electronique, Sequentiel et Combinatoire	https://docs.google.com/presentation/d/1wMEa0etI5Z8lxkZleYJvFai2tdVx2doLeI-jslf-Sy2EE/edit?usp=sharing	Matthieu Arzel	matthieu.arzel@imt-atlantique.fr
Architecture des ordinateurs	L3	1A	12.5	6.25	12.5		Architecture des ordinateurs, RiscV	Cours & TP & TD (Utilisation Ripes)	Mathieu Léonardon	mathieu.leonardon@imt-atlantique.fr
Fonctions electroniques logiques et analogiques	L3	1A		13.75			Fonctions élémentaires elec		Charlotte Langlais	charlotte.langlais@imt-atlantique.fr
Calcul parallèle pour l'ingénieur	M1-M2	2A-3A	37.5		18.75	81.25	Instruction, Thread, Data Level Parallelism, GPU	Cours, TPs et projet long : https://github.com/bonben/galax_eleves	Mathieu Léonardon	mathieu.leonardon@imt-atlantique.fr
Projets divers	L3-M2	1A-3A				246.25	Suivi Projets 1A, 2A, 3A, entreprise, transverses...			
Méthodologies de conception	M1-M2	2A-3A			11.25		Conception numérique		Amer Baghdadi	amer.baghdadi@imt-atlantique.fr
Systèmes embarqués - interaction hw / sw	M1-M2	2A-3A	12.5		88.75	31.25	Systèmes embarqués, OS, logiciel embarqué	Cours, TPs	Amer Baghdadi	amer.baghdadi@imt-atlantique.fr
Systèmes embarqués : du capteur au traitement intelligent	M1-M2	2A-3A				45	Systèmes embarqués, OS, logiciel embarqué		Stefan Weithoffer	stefan.weithoffer@imt-atlantique.fr

Tableau 1: Enseignements effectués par Mathieu Léonardon à IMT Atlantique entre le 1er février 2020 et le 13 mai 2025

1.3 Publications

1.3.1 Publications dans des revues internationales

[1] Hugo Tessier, Vincent Gripon, **Mathieu Léonardon**, Matthieu Arzel, Thomas Hannagan, and David Bertrand. "Rethinking Weight Decay for Efficient Neural Network Pruning". In: *Journal of Imaging* 8.3 (Mar. 2022), p. 64. DOI: 10.3390/jimaging8030064. URL: https://hal.science/hal-03675138.

[2] Khaled Alhaj Ali, Amer Baghdadi, Elsa Dupraz, **Mathieu Léonardon**, Mostafa Rizk, and Jean-Philippe Diguet. "MOL-based In-Memory Computing of Binary Neural Networks". In: *IEEE Transactions on Very Large Scale Integration (VLSI) Systems* 30.7 (July 2022). DOI: 10.1109/TVLSI.2022.3163233. URL: https://imt-atlantique.hal.science/hal-03659297.

[3] **Mathieu Léonardon**, Adrien Cassagne, Camille Leroux, Christophe Jego, Louis-Philippe Hamelin, and Yvon Savaria. "Fast and Flexible Software Polar List Decoders". In: *Journal of Signal Processing Systems* (Jan. 2019). DOI: 10.1007/s11265-018-1430-3. URL: https://inria.hal.science/hal-01987848.

[4] Alireza Ghaffari, **Mathieu Léonardon**, Adrien Cassagne, Camille Leroux, and Yvon Savaria. "Toward High-Performance Implementation of 5G SCMA Algorithms". In: *IEEE Access* 7 (Jan. 2019), pp. 10402–10414. DOI: 10.1109/ACCESS.2019.2891597. URL: https://hal.science/hal-01977885.

[5] Adrien Cassagne, Olivier Hartmann, **Mathieu Léonardon**, et al. "AFF3CT: A Fast Forward Error Correction Toolbox!" In: *SoftwareX* 10 (July 2019), p. 100345. DOI: 10.1016/j.softx.2019.100345. URL: https://inria.hal.science/hal-02358306.

1.3.2 Publications dans des conférences internationales avec actes

[6] Ryosuke Kanda, Naoya Onizawa, Hugo Le Blevec, **Mathieu Léonardon**, Vincent Gripon, and Tetsuya Hanyu. "Bit-Width-Aware Design Environment for Few-Shot Learning on Edge Ai Hardware". In: *ISCAS 2025: IEEE International Symposium on Circuits and Systems*. London, United Kingdom, 2025.

[7] Lucas Grativol, Lubin Gauthier, **Mathieu Léonardon**, et al. "PEFSL: A deployment Pipeline for Embedded Few-Shot Learning on a FPGA SoC". In: *ISCAS 2024: IEEE International Symposium on Circuits and Systems*. Singapore, Singapore, May 2024. DOI: 10.1109/ISCAS58744.2024.10557995. URL: https://hal.science/hal-04559365.

[8] R. Kanda, N. Onizawa, **Mathieu Léonardon**, Vincent Gripon, and T. Hanyu. "Design Environment of Quantization-Aware Edge AI Hardware for Few-Shot Learning". In: *2024 IEEE 67th International Midwest Symposium on Circuits and Systems (MWSCAS)*. Springfield, France: IEEE, Aug. 2024, pp. 928–931. DOI: 10.1109/MWSCAS60917.2024.10658789. URL: https://hal.science/hal-04984380.

[9] Timotée Ly-Manson, **Mathieu Léonardon**, Abdeldjalil Aissa El Bey, Ghouti Boukli Hacene, and Lukas Mauch. "Analyzing Few-Shot Neural Architecture Search in a Metric-Driven Framework". In: *Proceedings of the Third International Conference on Automated Machine Learning, PMLR*. Vol. 256. Paris, France, Sept. 2024, pp. 1–33. URL: https://imt-atlantique.hal.science/hal-04576139.

[10] Lucas Grativol, **Mathieu Léonardon**, Guillaume Muller, Virginie Fresse, and Matthieu Arzel. "FLoCoRA: Federated Learning Compression With Low-Rank Adaptation". In: *European Signal Processing Conference (EUSIPCO), 2024 32nd*. Lyon, France, Aug. 2024. DOI: 10.23919/EUSIPCO63174.2024.10715461. URL: https://hal.science/hal-04617632.

[11] Hugo Le Blevec, **Mathieu Léonardon**, Hugo Tessier, and Matthieu Arzel. "Pipelined Architecture for a Semantic Segmentation Neural Network on FPGA". In: *ICECS 2023: IEEE 30th International Conference on Electronics, Circuits and Systems*. Istanbul, Turkey, Dec. 2023. DOI: 10.1109/ICECS58634.2023.10382715. URL: https://hal.science/hal-04262138.

[12] Lucas Grativol, **Mathieu Léonardon**, Guillaume Muller, Virginie Fresse, and Matthieu Arzel. "Federated learning compression designed for lightweight communications". In: *ICECS 2023: IEEE 30th International Conference on Electronics, Circuits and Systems*. Istanbul, Turkey, Dec. 2023. DOI: 10.1109/ICECS58634.2023.10382717. URL: https://hal.science/hal-04251969.

[13] Hugo Tessier, Vincent Gripon, **Mathieu Léonardon**, Matthieu Arzel, David Bertrand, and Thomas Hannagan. "Leveraging Structured Pruning of Convolutional Neural Networks". In: *2022 IEEE Workshop on Signal Processing Systems (SiPS)*. Rennes, France, Nov. 2022, pp. 1–6. DOI: 10.1109/SiPS55645.2022.9919253. URL: https://hal.science/hal-03767634.

[14] Hugo Tessier, Vincent Gripon, **Mathieu Léonardon**, Matthieu Arzel, David Bertrand, and Thomas Hannagan. "Energy Consumption Analysis of pruned Semantic Segmentation Networks on an Embedded GPU". In: *International Conference on System-Integrated Intelligence*. Vol. 546. International Conference on System-Integrated Intelligence. Springer. Genova, Italy, Sept. 2022, pp. 553–563. DOI: 10.1007/978-3-031-16281-7_52. URL: https://hal.science/hal-03767636.

[15] Hamoud Younes, Hugo Le Blevec, **Mathieu Léonardon**, and Vincent Gripon. "Inter-Operability of Compression Techniques for Efficient Deployment of CNNs on Microcontrollers". In: *Advances in System-Integrated Intelligence*. Vol. 546. Lecture Notes in Networks and Systems book series (LNNS). Genova, Italy: Springer International Publishing, Sept. 2022, pp. 543–552. DOI: 10.1007/978-3-031-16281-7_51. URL: https://hal.science/hal-03850858.

[16] Adrien Cassagne, **Mathieu Léonardon**, Romain Tajan, et al. "A Flexible and Portable Real-time DVB-S2 Transceiver using Multicore and SIMD CPUs". In: *The 11th IEEE International Symposium on Topics in Coding (ISTC 2021)*. Montréal, Canada, Aug. 2021. DOI: 10.1109/ISTC49272.2021.9594063. URL: https://hal.science/hal-03336450.

[17] **Mathieu Léonardon** and Vincent Gripon. "Using Deep Neural Networks to Predict and Improve the Performance of Polar Codes". In: *ISTC 2021: 11th IEEE International Symposium on Topics in Coding*. Montréal, Canada, Aug. 2021. DOI: 10.1109/ISTC49272.2021.9594059. URL: https://hal.science/hal-03291030.

[18] **Mathieu Léonardon**, Camille Leroux, Pekka Jaaskelainen, Christophe Jego, and Yvon Savaria. "Transport Triggered Polar Decoders". In: *2018 IEEE 10th International Symposium on Turbo Codes & Iterative Information Processing (ISTC)*. Hong Kong, Hong Kong SAR China: IEEE, Dec. 2018, pp. 1–5. DOI: 10.1109/ISTC.2018.8625310. URL: https://hal.science/hal-03291077.

[19] **Mathieu Léonardon**, Camille Leroux, David Binet, J. M Pierre Langlois, Christophe Jego, and Yvon Savaria. "Custom Low Power Processor for Polar Decoding". In: *2018 IEEE International Symposium on Circuits and Systems (ISCAS)*. 2018 IEEE International Symposium

on Circuits and Systems (ISCAS). Florence, Italy, May 2018. URL: https://hal.science/hal-01978830.

[20] Adrien Cassagne, Olivier Hartmann, **Mathieu Léonardon**, et al. "Fast Simulation and Prototyping with AFF3CT". In: *The 20th International Workshop on Signal Processing Systems (SiPS 2017)*. Lorient, France, Oct. 2017. DOI: 10.13140/RG.2.2.10295.42409/1. URL: https://hal.science/hal-01965633.

[21] Alireza Ghaffari, **Mathieu Léonardon**, Yvon Savaria, Christophe Jego, and Camille Leroux. "Improving performance of SCMA MPA decoders using estimation of conditional probabilities". In: *2017 15th IEEE International New Circuits and Systems Conference (NEWCAS)*. Strasbourg, France: IEEE, June 2017, pp. 21–24. DOI: 10.1109/NEWCAS.2017.8010095. URL: https://hal.science/hal-03762203.

1.3.3 Publications dans des conférences nationales avec actes

[22] Hugo Le Blevec, **Mathieu Léonardon**, Hugo Tessier, and Matthieu Arzel. "Co-conception d'un réseau de neurones convolutif de segmentation sémantique et de son architecture matérielle". In: *29° Colloque sur le traitement du signal et des images*. GRETSI - Groupe de Recherche en Traitement du Signal et des Images. Grenoble, France, Aug. 2023. URL: https://hal.science/hal-04705594.

[23] Lucas Grativol, **Mathieu Léonardon**, Guillaume Muller, Virginie Fresse, and Matthieu Arzel. "Compression de réseaux de neurones pour l'apprentissage fédéré". In: *GRETSI 2023 : XXIXème Colloque Francophone de Traitement du Signal et des Images*. Grenoble, France, Aug. 2023. URL: https://hal-emse.ccsd.cnrs.fr/emse-04217775.

[24] Hugo Tessier, Vincent Gripon, **Mathieu Léonardon**, Matthieu Arzel, Thomas Hannagan, and David Bertrand. "Élagage de réseaux profond de neurones par dégradation sélective des pondérations". In: *GRETSI 2022 : 28ème colloque du Groupement de Recherche en Traitement du Signal et des Images*. Nancy, France, Sept. 2022. URL: https://hal.science/hal-03695958.

1.3.4 Communications sans actes

[25] Hugo Tessier, Vincent Gripon, **Mathieu Léonardon**, Matthieu Arzel, David Bertrand, and Thomas Hannagan. "Investigating the Not-So-Obvious Effects of Structured Pruning". In: *ICML 2022 - Hardware-aware efficient training (HAET)*. Baltimore, United States, July 2022. URL: https://hal.science/hal-03706472.

[26] Darshan C Ganji, Saad Ashfaq, Ehsan Saaboori, et al. "DeepGEMM: Accelerated Ultra Low-Precision Inference on CPU Architectures using Lookup Tables". In: *CVPRW 2023: IEEE/CVF Conference on Computer Vision and Pattern Recognition Workshops*. Vancouver, Canada, June 2023. DOI: 10.1109/CVPRW59228.2023.00491. URL: https://hal.science/hal-04082069.

Chapter 2

Résumé des activités de recherche, encadrement et financement

Ce chapitre présente un résumé des activités de recherche. J'ai réalisé une thèse de doctorat nommée *Décodage de codes polaires sur des architectures programmables*. Poursuivis par un poste d'ATER, ces travaux ont également mené à la création du logiciel open source qui permet la simulation de chaînes complètes de communications numériques ainsi que leur implémentation dans le cadre de radio logicielle (SDR: Software Defined Radio). J'ai ensuite réorienté mes recherches sur la compression d'algorithmes d'apprentissage profond et leur déploiement sur cibles embarquées : FPGA, processeurs et microcontrôleurs embarqués, GPUs embarqués. Mes activités d'encadrement (3 thèses de doctorat soutenues, 4 en cours, 2 post-doctorants, 1 ingénieur de recherche) sont résumées dans la Section 2.3. Enfin, la Section 2.4 liste les financements de recherche obtenus.

2.1 Algorithmes de communications numériques sur architectures programmables

Ma thèse de doctorat présente des méthodes d'implémentation efficaces (débit, latence, consommation énergétique) des algorithmes de décodage de code polaires sur des architectures matérielles spécifiques (ASIP: Application Specific Instruction-set Processor) mais également sur des processeurs génériques (GPP: General Purpose Processor). Ces travaux, en collaboration avec Adrien Cassagne du LIP6, ont mené à la création du logiciel open source AFF3CT, une boîte à outil logicielle complète pour la simulation et l'implémentation de chaînes de communication numériques.

2.1.1 Décodage de codes polaires sur processeurs génériques

Les implémentations logicielles des décodeurs de codes correcteurs d'erreurs jouent un rôle crucial dans plusieurs domaines des communications numériques modernes. Premièrement, elles sont essentielles pour les simulations Monte Carlo, permettant d'évaluer les performances des systèmes de communication sous divers scénarios de bruit et d'interférences. Deuxièmement, dans le contexte des réseaux Cloud-RAN (Cloud Radio Access Networks), les décodeurs logiciels offrent la flexibilité nécessaire pour virtualiser les fonctions de la couche physique, facilitant ainsi le traitement coopératif multi-points. Ces décodeurs sont en effet les briques les plus gourmandes en calcul de la chaîne de communication. Enfin, pour les radios logicielles (SDR), elles permettent une reconfiguration dynamique des paramètres de communication, adaptant ainsi les systèmes à différents standards et conditions de canal sans nécessiter de modifications matérielles.

Les codes polaires, introduits par Arıkan en 2009, sont les premiers codes correcteurs d'erreurs à atteindre la capacité de Shannon de manière prouvée pour des longueurs de code infinies. L'algorithme de décodage Successive Cancellation (SC) a été initialement proposé pour les codes polaires, mais sa performance en termes de taux d'erreur binaire (BER) et de taux d'erreur trame (FER) est insuffisante pour les codes de courte longueur. Pour remédier à cela, l'algorithme Successive Cancellation List (SCL) a été proposé dans la littérature, améliorant significativement les performances de décodage en maintenant une liste de chemins candidats. Une version optimisée, appelée Fast SCL, a ensuite été développée pour réduire la complexité computationnelle tout en maintenant une bonne performance de décodage. Ces algorithmes permettent d'atteindre des compromis entre la complexité, la latence et la performance de décodage, rendant les codes polaires adaptés aux standards de communication modernes comme la 5G.

J'ai proposé plusieurs contributions majeures pour l'implémentation logicielle des décodeurs SCL [3]. Tout d'abord, un nouvel algorithme de tri partiel est introduit pour optimiser la gestion des chemins candidats dans le décodeur, améliorant ainsi la vitesse de décodage. Ensuite, une nouvelle technique de gestion de la mémoire est proposée pour réduire l'empreinte mémoire et augmenter l'efficacité du décodage. Enfin, une méthode automatisée pour la construction des nœuds de décodage est développée, permettant une implémentation plus flexible et générique des décodeurs. Ces contributions permettent de créer un décodeur logiciel qui est non seulement rapide mais aussi flexible, capable de s'adapter à différents paramètres de code et conditions de canal sans nécessiter une recompilation du code source.

Les résultats présentés dans cet article ont constitué l'état de l'art pour les décodeurs Adaptive SCL sur les GPP du point de vue des débits et de la latence. Près de dix ans après sa publication, les résultats obtenus sont toujours compétitifs. Ces travaux ont été repris à de nombreuses reprises pour être intégrés dans des systèmes plus complexes en limitant le temps et l'énergie consommée par les décodeurs de codes correcteurs d'erreur. Cependant, d'autres algorithmes ont été proposés depuis, comme des améliorations de l'algorithme Successive Cancellation Flip (SCF), qui pourraient bénéficier de techniques similaires pour optimiser leurs performances [27]. Il serait donc intéressant d'explorer ces possibilités dans de futurs travaux pour continuer à améliorer l'efficacité et la flexibilité des décodeurs de codes polaires.

2.1.2 La suite logicielle AFF3CT

Les travaux de recherche menés durant ma thèse ont abouti à la création d'une suite logicielle complète nommée AFF3CT[1] [5, 20]. Cette suite a été conçue pour répondre à plusieurs besoins critiques dans le domaine des communications numériques, notamment en matière de simulations Monte Carlo, de décodage canal, et d'implémentation de systèmes de radio logicielle (SDR).

AFF3CT est un outil puissant pour effectuer des simulations Monte Carlo efficaces et optimisées. Il exploite efficacement les architectures multicœurs et les instructions SIMD (Single Instruction Multiple Data). Les principales briques de la chaîne de communication en bande de base, telles que la source, le codage de canal, la modulation, l'accès multiple [4, 21], la démodulation, le décodage de canal, et le monitoring des erreurs, sont toutes disponibles dans AFF3CT. La suite logicielle supporte un grand nombre de codes, de modulations et de canaux, accompagnés d'une documentation exhaustive et détaillée[2]. Des scripts d'intégration continue sont utilisés pour, lors de chaque nouvelle évolution du logiciel, une base de données complète de courbes BER et FER est rejouée afin d'éviter toute régression dans les modules implémentés.

[1] `https://aff3ct.github.io/`

[2] `https://aff3ct.readthedocs.io`

Les décodeurs de canal d'AFF3CT sont conçus pour être à l'état de l'art ou s'en rapprochant pour les codes polaires, les turbo-codes et les codes LDPC. Un "hall of fame" est disponible sur le site pour chaque type de code, comparant les performances des implémentations disponibles dans AFF3CT avec celles rapportées dans la littérature. Cela permet aux chercheurs et aux ingénieurs de comparer facilement leurs résultats avec les meilleures performances connues, facilitant ainsi l'innovation et l'amélioration continue des algorithmes de décodage.

Suite à ces développements initiaux, j'ai participé, lors de mon année d'ATER, à la transformation d'AFF3CT pour l'adapter à un contexte d'implémentation SDR en utilisant des modules USRP. Cette transformation a permis de rendre AFF3CT compatible avec des systèmes de radio logicielle, ouvrant ainsi la voie à des applications pratiques et réelles dans le domaine des communications numériques. Les principaux résultats de cette transformation incluent une amélioration significative de la flexibilité et de la portabilité du système, permettant une intégration facile avec des équipements matériels variés [16].

Enfin, nous prévoyons de participer, en fin 2025, avec les coauteurs du papier AFF3CT, à la compétition d'implémentation logicielle de la conférence ISTC. Les résultats préliminaires sont très prometteurs et montrent que notre suite logicielle est compétitive par rapport aux autres solutions disponibles. Cette participation nous permettra de valider davantage les performances et la robustesse d'AFF3CT dans un contexte de compétition et de benchmarking international.

2.1.3 Architectures ASIP pour les codes polaires

Dans la continuité des travaux sur les implémentations logicielles de décodage de codes polaires sur processeurs généralistes (GPP), deux contributions ont exploré l'optimisation des performances via des processeurs programmables spécialisés (ASIP - Application Specific Instruction-set Processor). Ce changement de paradigme s'inscrit dans la logique du Cloud-RAN, où la virtualisation des fonctions physiques permet une grande flexibilité d'allocation des ressources. Néanmoins, pour atteindre des objectifs de débit élevé et de sobriété énergétique tout en conservant une certaine programmabilité, le recours aux ASIP se révèle particulièrement pertinent. Contrairement aux GPP, souvent surdimensionnés et énergivores, les ASIP permettent de dimensionner finement les ressources matérielles à l'algorithme cible, tout en intégrant des unités de traitement vectoriel ou des instructions spécifiques pour améliorer l'efficacité.

Le premier travail s'est appuyé sur l'écosystème Cadence Tensilica pour concevoir un processeur basé sur le cœur Xtensa LX7, adapté au décodage SC et SCAN (Soft CANcellation) de codes polaires [18]. Ce processeur a été configuré pour inclure un pipeline VLIW, des instructions SIMD sur registres 512 bits, et un ensemble réduit de registres généraux optimisés pour l'accès aux LLR et aux sommes partielles. L'approche a combiné des optimisations architecturales (instructions personnalisées, gestion mémoire adaptée, arithmétique quantifiée) et logicielles (pseudo-unrolling du décodage, usage de fonctions spécialisées type R0/R1/REP/SPC). Les résultats ont montré que le débit était comparable à celui obtenu sur un ARM Cortex-A57, avec une consommation énergétique réduite d'un facteur 10, démontrant ainsi la pertinence de l'approche pour des applications embarquées ou déportées sur des serveurs Cloud-RAN exigeant de fortes contraintes d'efficacité énergétique.

Le second article propose une évolution significative de cette approche via l'utilisation d'une architecture Transport Triggered (TTA), en collaboration avec l'Université de Tampere (qui a également mené à la visite effectuée dans le cadre du projet avec Pekka Jääskeläinen via un financement Maupertuis) [19]. Contrairement à l'architecture RISC du LX7, TTA expose explicitement le datapath au compilateur, permettant des transferts directs entre unités fonctionnelles sans passer systématiquement par les registres, ce qui réduit les goulots d'étranglement liés aux accès

mémoire. Deux processeurs ont été développés : l'un dédié au SC, l'autre étendu au décodage SCAN. L'architecture TTA s'est avérée particulièrement flexible : l'ajout de fonctions personnalisées (Unrolled SC decoder, unités LLR et PS vectorielles, FUs dédiées à SCAN) s'est effectué sans remise en cause du cœur de compilation. Les résultats sont particulièrement remarquables : un débit de 352 Mbps pour le code (1024, 512), avec une consommation énergétique divisée par 100 (14 nJ/bit) par rapport à une implémentation x86 équivalente. La validation a été menée à la fois sur FPGA (Artix-7) et par synthèse ASIC en 28 nm. Le gain en efficacité énergétique, combiné à une plus grande expressivité pour exprimer les optimisations liées au décodage polaire (notamment le traitement efficace des nœuds spécialisés), positionne les ASIP-TTA comme une solution de compromis particulièrement pertinente entre la rigidité des IP matérielles dédiées et la généricité des GPP.

2.2 Apprentissage profond sur cibles embarquées

Mon arrivée à IMT Atlantique en 2020 a marqué le début de mes travaux sur l'apprentissage profond pour les cibles embarquées, avec un accent particulier sur l'optimisation des modèles pour les environnements à ressources limitées.

2.2.1 Apprentissage fédéré à faible coût

Le Federated Learning (FL) est une approche prometteuse pour l'apprentissage automatique distribué, particulièrement adaptée aux applications sensibles à la confidentialité des données, telles que les domaines militaires et médicaux, où les données des clients ne peuvent être partagées ou transférées vers un serveur de cloud computing. Dans le FL standard, un serveur envoie un modèle à un groupe de clients, qui l'entraînent sur leurs données locales, puis renvoient leurs paramètres mis à jour au serveur pour agrégation. Ce processus tente de mieux garantir la confidentialité des données utilisateur, car les données ne quittent jamais l'appareil client.

Cependant, le coût de communication représente un défi majeur dans le FL en raison de son utilisation intensive du réseau. Les appareils clients, comme les smartphones ou les nœuds de l'Internet des Objets (IoT), disposent de ressources limitées en termes d'énergie, de calcul et de mémoire. Pour dépasser ces contraintes matérielles, des modèles légers et des techniques de compression telles que l'élagage (pruning) et la quantification sont couramment adoptées dans les paradigmes centralisés.

Dans une première contribution, nous avons proposé une méthode pour insérer la technique d'élagage en tant qu'étape supplémentaire avant la communication des résultats d'entraînement [12, 23]. Cette approche vise à rendre les messages plus creux (sparse) et ainsi à réduire la taille des messages. Plus précisément, la méthode utilise un élagage non structuré basé sur la magnitude, où les poids avec les plus petites valeurs absolues sont remplacés par des zéros selon un taux d'élagage prédéterminé. Ce processus est effectué par le serveur et les clients avant la transmission d'un message, garantissant un niveau d'élagage équivalent tout au long de chaque tour de communication.

Les résultats démontrent que cette méthode permet de compresser les messages jusqu'à 50 % tout en entraînant une perte de précision inférieure à 1 %, surpassant ainsi les techniques de l'état de l'art. Par exemple, avec un taux d'élagage de 50 %, la taille du message est réduite à 23,0 Mo, avec une précision de 83.85±0.65 %, contre 44,7 Mo et 84.43±0.36 % pour le modèle complet sans élagage. Une augmentation du nombre d'itérations locales par client pendant l'entraînement contribue à un modèle plus robuste, permettant des communications de données plus éparses tout en maintenant une précision similaire.

Dans une seconde contribution, nous introduisons FLoCoRA, une méthode qui intègre les techniques LoRA à l'entraînement de modèles de vision de petite taille dans un contexte de federated learning (FL) [10]. Contrairement aux approches précédentes centrées sur de grands modèles, FLoCoRA adopte une stratégie agnostique à l'agrégation et conserve le modèle de base figé tout au long de l'entraînement. Seuls les paramètres des adaptateurs LoRA, beaucoup plus légers, sont mis à jour et échangés entre les clients. Cette conception permet à la fois de limiter les échanges de données et de réduire l'usage mémoire, grâce à l'absence de calcul et de stockage des gradients du modèle principal.

Les contributions principales incluent : l'intégration d'adaptateurs LoRA dans le cadre du FL, avec une implémentation compatible avec n'importe quelle méthode d'optimisation FL, établissant ainsi une base solide pour la réduction de la communication et de la mémoire; une réduction des tailles de message jusqu'à 4,8 fois avec une perte de précision de moins de 1 % pour une tâche de classification CIFAR-10 utilisant un ResNet-8; et l'extension de la méthode avec un schéma de quantification affine, permettant des taux de compression encore plus élevés, divisant le coût de communication par 18,6 fois, tout en maintenant une perte de précision inférieure à 1 % sur un modèle ResNet-18.

Par rapport aux méthodes conventionnelles de compression, FLoCoRA atteint une dégradation de précision moindre pour des messages de taille réduite. Par exemple, pour un taux d'élagage de 40 % (27,1 Mo) avec la méthode d'élagage par magnitude, la précision est de 85.20±0.20 %. En revanche, FLoCoRA avec un rang de 64 et quantification à 8 bits (2,4 Mo) atteint 85.24±0.23 %, représentant une réduction de 18,6 fois le coût de communication par rapport au modèle complet FedAvg (44,7 Mo). L'intégration de la quantification affine a permis de porter la réduction du coût de communication à un facteur 64 avec une perte de précision d'environ 4 %.

Ces travaux démontrent que LoRA, bien que couramment utilisé pour le fine-tuning, peut servir de base solide pour les économies de communication dans le FL, ouvrant la voie au déploiement du Federated Learning sur des appareils edge où la communication est un goulot d'étranglement et la puissance de calcul est limitée.

2.2.2 Compression par élagage ou quantification et déploiement embarqué

Un autre ensemble de contributions a porté sur l'élagage des réseaux de neurones et ont été menés dans le cadre de la thèse d'Hugo Tessier, en collaboration avec Matthieu Arzel et Vincent Gripon de l'IMT Atlantique, grâce à un financement CIFRE de l'entreprise Stellantis, avec Thomas Hannagan et David Bertrand en tant qu'encadrants. Une première contribution notable concerne l'élagage efficace des réseaux de neurones via l'application ciblée d'un weight decay à un sous-ensemble de pondérations. Cette méthode, nommée Selective Weight Decay (SWD) ou Pénalisation Sélective des Pondérations (PSP), est décrite dans les articles [1, 24]. Inspirée du lissage Lagrangien, la PSP permet un élagage progressif et continu durant l'entraînement. Elle repose sur l'ajout d'un terme de pénalité dans la fonction objectif, avec un coefficient a croissant exponentiellement entre a_{min} et a_{max}. Ce schéma garantit un entraînement initial non perturbé, suivi d'un élagage efficace des connexions lorsque a_{max} est suffisamment élevé. La PSP s'applique aussi bien à l'élagage non structuré (réduction des pondérations de faible norme à zéro) qu'à l'élagage structuré (suppression de canaux entiers via les coefficients multiplicatifs des couches de normalisation).

Les résultats montrent une efficacité particulière pour les taux d'élagage élevés, où les approches classiques dégradent fortement les performances. Sur des jeux de données comme CIFAR-10 et ImageNet ILSVRC2012, la PSP surpasse les méthodes de référence. Sa robustesse et sa transposabilité sont appuyées par une revue approfondie de la littérature. Un article de blog à bon impact a

également vulgarisé cette approche[3].

L'élagage de modèles plus complexes, comme ceux dédiés à la segmentation sémantique, présente toutefois des défis spécifiques pour obtenir des gains tangibles sur cibles embarquées, notamment en raison d'incohérences dimensionnelles entre couches. Des solutions ont été proposées pour exploiter l'élagage structuré global tout en évaluant son impact réel sur la consommation énergétique sur GPU embarqué. La méthode proposée résout ces problèmes en identifiant d'abord toutes les parties du réseau qui sont déconnectées lors de la suppression des filtres, en tenant compte de toutes les dépendances architecturales [25]. Elle adapte ensuite automatiquement les opérations d'addition pour gérer les tenseurs de différentes dimensions, ce qui garantit que tous les filtres et noyaux contribuent à la fonction du réseau, permettant ainsi une mesure plus fiable du taux d'élagage réel et de la complexité associée des réseaux élagués. En particulier, les additions à la fin de chaque bloc résiduel dans les architectures comme ResNet ou HRNet nécessitent que les deux tenseurs d'entrée aient les mêmes dimensions, ce qui peut être résolu en remplaçant les additions par une nouvelle opération "indexation-addition".

Les expériences menées avec cette approche sur des GPU embarqués NVIDIA Jetson AGX Xavier ont démontré que l'élagage structuré global peut réduire la consommation d'énergie. Cependant, il a été constaté que les réseaux plus petits et non élagués, tels que HRNet-32 et HRNet-18, sont plus efficaces énergétiquement que les réseaux élagués, même à nombre d'opérations égal. Cela est attribué à la nature non conventionnelle des opérations d'insertion (ScatterND) utilisées pour gérer les dimensions, qui peuvent nuire à l'optimisation du reste du réseau [13, 14]. Ces résultats soulignent la nécessité d'élaborer une implémentation plus efficace des opérateurs nécessaires pour exploiter l'élagage et d'explorer davantage les biais des critères d'élagage, car ils peuvent conduire à des distributions de sparsité sous-optimales sur le plan énergétique.

En outre, d'autres instances d'amélioration des performances par élagage et quantification ont été explorées. Un projet industriel, mené en collaboration avec l'entreprise GoodFloow, a permis d'étudier l'interopérabilité des techniques de compression (élagage, quantification et codage) pour le déploiement de réseaux de neurones convolutionnels sur des microcontrôleurs à mémoire limitée [15]. Ces travaux ont développé une méthodologie pour optimiser le compromis entre la précision du modèle et l'empreinte mémoire, crucial pour les applications. Parallèlement, des recherches ont porté sur l'utilisation de technologies émergentes basées sur les memristors pour l'élaboration de réseaux de neurones binaires [2]. Ces approches de "calcul in-memory" visent à surmonter le goulot d'étranglement des données en effectuant des calculs directement au sein de la mémoire, offrant des gains significatifs en vitesse et en efficacité énergétique pour les réseaux de neurones binaires, particulièrement bien adaptés à ces technologies. De plus, des développements d'implémentations SIMD (Single Instruction Multiple Data) pour les réseaux de neurones convolutionnels sur processeurs à usage général (GPP) ont été réalisés en collaboration avec la startup canadienne Deeplite [26]. Ce projet, appelé DeepGEMM, s'est basé sur une utilisation de tables de correspondance (LUT) implémentées à l'aide des jeux d'instructions Intel AVX2 et Arm Neon.

2.2.3 Apprentissage profond sur cibles FPGA

Les travaux de thèse d'Hugo Le Blevec se sont concentrés sur la co-conception de réseaux de neurones profonds et d'architectures FPGA en pipeline pour la segmentation sémantique dans le cadre des véhicules autonomes [11, 22]. Ces systèmes exigent une faible latence et une consommation réduite, ce qui rend les GPU classiques peu adaptés en contexte embarqué. Les FPGA offrent une alternative prometteuse grâce à leur traitement parallèle et leur efficacité énergétique, bien qu'ils posent des défis liés aux ressources limitées.

[3] `https://towardsdatascience.com/neural-network-pruning-101-af816aaea61/`

La thèse a mis en lumière l'impact souvent sous-estimé des routines d'entraînement. En optimisant celles-ci sur un modèle léger comme ENet, des gains de plus de 12 % sur Cityscapes et 26 % sur CamVid ont été obtenus. Cela démontre qu'un entraînement soigné permet à des architectures simples de rivaliser avec des modèles plus complexes. L'architecture ENet a ensuite été adaptée pour un mappage efficace sur FPGA, en s'appuyant sur le framework open-source FINN. Des contributions notables incluent l'ajout de transformations de streamlining et l'intégration des convolutions transposées, indispensables pour la segmentation. Le modèle final, P-ENet, atteint 70.3 % de mIoU en INT4, avec 4.2 ms de latence et 226 FPS sur Cityscapes. Il surpasse les implémentations FPGA existantes et se révèle 1.15 fois plus efficace énergétiquement qu'une NVIDIA Jetson AGX Xavier. Ces travaux ne sont pour présentés dans le manuscrit, mais en cours de soumission à ACM TRETS.

En parallèle, le projet PEFSL (Pipeline for Embedded Few-Shot Learning), issu d'un projet étudiant que j'ai encadré, lauréat du concours OpenHardware AMD Xilinx 2023[4], s'est attaqué à l'apprentissage few-shot sur FPGA-SoC. Le flot développé, basé sur Tensil, couvre l'ensemble de l'entrainement, de la chaîne de conception et du déploiement sur une carte PYNQ-Z1. Le démonstrateur atteint une latence de 30 ms pour une consommation de 6.2 W sur MiniImageNet [7].

Ce travail a conduit à une collaboration avec l'université de Tohoku et le professeur Naoya Onizawa, concrétisée par des visites croisées et deux publications [8, 6]. Ces articles visent à assurer la cohérence de la précision tout au long du flux de conception, en appliquant la quantification en virgule fixe via Brevitas, avec des méthodes QAT et PTQ. Ils montrent qu'une précision proche de celle en virgule flottante peut être atteinte avec seulement 5 à 6 bits pour les parties entières et fractionnaires. Ces modèles ont ensuite été intégrés dans la suite FINN au sein de PEFSL.

2.3 Résumé des activités d'encadrement

2.3.1 Encadrement de doctorants

Thèses soutenues :

- Hugo Tessier, soutenue le 09/02/2023
  - 25% - La participation à la thèse de Hugo a porté sur l'ensemble des travaux de recherche, avec un accent particulier sur le déploiement sur cibles embarquées.
- Lucas Grativol Ribeiro, soutenue le 05/12/2024
  - 25% - Participation à la conception de cette thèse Futur et Ruptures avec les collègues de Telecom et Mines Saint Etienne. Expertise apportée sur le choix des modèles d'apprentissage et l'application de techniques de compression.
- Hugo Le Blevec, soutenue le 06/12/2024
  - 50% - Co-encadrement de la thèse de Hugo Le Blevec. Participation à l'ensemble des travaux de recherche, initiant en particulier les collaborations avec l'équipe d'AMD à Dublin (Thomas Preusser).

Thèses en cours :

- Timotée Ly-Manson, soutenance prévue en décembre 2025

[4] https://www.openhw.eu/2023-results-gallery

  - 50% - Co-encadrement de la thèse de Timotée Ly-Manson, financée sur mes contrats de recherche et sujet conçu avec lui. Collaboration établie avec l'équipe de Sony Stuttgart, en particulier Lukas Mauch.

- Ismail Amessegher, soutenance prévue en décembre 2025
  - 33% - Co-encadrement de la thèse d'Ismail Amessegher, avec intervention pour le déploiement de modèles de détection d'objet sur FPGA.

- Jérémy Morlier, soutenance prévue en décembre 2026
  - 50% - Co-encadrement de la thèse de Jérémy Morlier, financée sur le projet JCJC Pro-PruNN.

- Elise Lagarde, depuis janvier 2025
  - 50% - Initiative de cette thèse CIFRE en collaboration avec Arkane et Telecom Paris, faisant suite à un précédent contrat de recherche.

2.3.2 Encadrement de stages de master

- Hugo Kermabon, de mai à août 2020
- Hugo Le Blevec, de avril à octobre 2020
- Jérémy Morlier, de juin à juillet 2021
- Lubin Gauthier, de juillet à septembre 2023
- Pedro Figueireido, de mai à aout 2025
- Mohammed El Houcine Ayoubi, de avril à aout 2025

2.4 Financement de la recherche

2.4.1 Financements publics

Table 2.1: Financements publics

Année	Titre court	Organisme	Rôle	Montant (k€)	Détails
2023-2027	Autonomous Pack	ADEME Logistique 4.0	PI	260	Porteur principal du projet. Expertise sur embarquement de réseaux de neurones sur données d'accéléromètres sur micro-contrôleur
2024-2026	GNSS Anti-Jamming w/ CRPA & CNN/TCN	Région Bretagne	co-PI	140	Participation au projet dans l'encadrement d'un post-doctorant sur le portage de traitement d'apprentissage embarqué sur FPGA
2023-2026	ProPruNN: Pruning Neural Networks	ANR JCJC	PI	250	Porteur principal de mon projet JCJC sur la co-conception de modèles d'apprentissage profond et d'architectures matérielles
2023-2026	Vortex: Drone Swarms for Exploration	ANR TSIA	co-PI	200	Encadrement d'un doctorant, Ismail, sur l'implantation d'algorithmes de détection d'objet sur des données événementielles
2024-2025	Deep-Learning-FPGA-Eco-conception	CNES	PI	5	Responsable d'une formation sur la compression de réseaux de neurones pour l'entreprise Arkane
2021-2025	GoodFloow	ADEME Perfecto	PI	70	Porteur principal du projet côté IMT Atlantique, par l'encadrement d'un post-doctorant, Hamoud Younes
2022-2024	Leasard: Low Energy DNN for Drones	Labex CominLabs	co-PI	120	Encadrement d'un doctorant, Ismail, sur l'implantation d'algorithmes de détection d'objet sur des données événementielles
2022-2024	FLCNNFPGA: Federated Learning	CNRS GDR ISIS	PI	7	Financement d'un stage de master et de matériel dans le cadre de la thèse de Lucas Grativol
2021-2024	FLCNNFPGA: Federated Learning & FPGA	IMT Futur & Ruptures	co-PI	120	Encadrement de Lucas Grativol

2.4.2 Financements privés

Table 2.2: Financements privés

Année	Titre court	Organisme	Rôle	Montant (k€)	Détails
2025-2028	GNSS Anti-Jamming Opt. (CIFRE)	Arkane	co-PI	pvt	A l'initiative de la thèse CIFRE d'Elise Lagarde, responsable de la partie implémentation sur cible FPGA
2023-2025	Few-Shot NAS in Metric-Driven Fmwk	Sony	co-PI	180k€	Projet avec Sony sur nombreux sujets dont few-shot learning et LLMs. Pour ma part j'ai participé à la rédaction d'un article sur NAS
2024-2025	Embedded DL for Seg. & LLMs	Schneider Electric	PI	40k€	Porteur de ce projet qui a porté sur l'intégration de réseaux de segmentation sémantique sur cible embarqué d'une part, et l'implémentation de RAG (retrieval-augmented generation) sur cible embarquée d'autre part.
2020-2023	CNN Pruning for Embedded Vision (CIFRE)	Stellantis	co-PI	pvt	Participation à l'encadrement de Hugo Tessier lors de mon arrivée à IMT Atlantique
2022	DeepGEMM: Low-Precision Inference	Deeplite	PI	60k€	Porteur et développeur principal d'une implémentation de version quantifiée de réseaux de neurones sur cible embarqué à l'aide de LUT et instructions SIMD.

2.5 Nouvelles méthodes et architectures pour les codes canal

2.5.1 Intérêt pour les codes courts, pertinence des codes polaires

Actuellement, les implémentations logicielles de codes correcteurs d'erreur sont très recherchées. Elles offrent une grande flexibilité et réduisent les coûts de développement et de déploiement par rapport aux solutions matérielles dédiées. Je projette actuellement de collaborer avec l'ETS Montréal pour implémenter l'algorithme *Generalized Restart Mechanism* (GRM) [27]. Le GRM réduit le temps d'exécution moyen des décodeurs en sautant les calculs identiques entre les essais de décodage. Cette technique, applicable au Successive-Cancellation Flip (SCF) et au Fast-SCF, diminue le temps d'exécution de 25% à 60% sans dégrader la correction d'erreurs, avec seulement 4% de mémoire additionnelle. Pour sa mise en œuvre, des techniques d'optimisation logicielle comme l'unrolling et la vectorisation seront utilisées. Les résultats préliminaires montrent que les gains en débit et surtout en latence maximum, point faible de l'algorithme Adaptive SCL, sont très significatifs.

Ces développements pourraient s'étendre aux codes polaires quantiques. Le décodeur Successive Cancellation List (SCL) est adaptable aux codes polaires quantiques, offrant des performances élevées et une faible complexité [28]. Une nouvelle construction de codes polaires quantiques basée sur la polarisation de poids (PW) élimine le besoin d'assistance d'intrication. Le décodeur SCL-C, est pour l'instant basé sur l'algorithme liste. Il serait possible de l'adapter au GRM-SCF, et de réduire ainsi grandement la complexité, jusqu'à une implémentation logicielle complète. Nous avons aussi des possibilités de collaboration sur le sujet de la construction de codes polaires adaptés au décodage SCF à l'aide d'apprentissage profond, à la manière de travaux que j'ai présentés à la conférence ISTC 2023 [17].

2.5.2 Architectures RISC-V pour décodage de code canal

Pour le domaine de l'embarqué, il existe de très bonnes raisons d'explorer les architectures RISC-V, un jeu d'instructions (ISA) ouvert et libre, ce qui contraste avec les architectures propriétaires comme ARM ou x86. Cette ouverture permet aux concepteurs de puces et aux développeurs de systèmes de personnaliser l'architecture pour des applications spécifiques sans payer de frais de licence, offrant ainsi une flexibilité et une innovation accrues. L'un des avantages majeurs de RISC-V pour l'embarqué est sa modularité. Il permet d'ajouter des extensions personnalisées, ce qui est idéal pour les charges de travail spécialisées, comme le décodage de codes correcteurs d'erreurs. Cela signifie qu'il est possible de concevoir un processeur avec des instructions spécifiques qui accélèrent directement les opérations de décodage, conduisant à une meilleure performance et efficacité énergétique que ce qui serait possible avec une architecture générique.

De plus, l'écosystème RISC-V est en pleine croissance, avec un soutien croissant de l'industrie et du monde universitaire. Cela favorise le développement d'outils, de logiciels et de matériels qui facilitent la conception et le déploiement. L'aspect open source de RISC-V encourage également la transparence et la sécurité, des éléments cruciaux pour les systèmes embarqués critiques.

Dans cette optique, j'envisage de collaborer avec Adrien Cassagne du LIP6 (pour les aspects accélération logicielle) et Camille Leroux (accélération matérielle) de Bordeaux INP pour monter une ANR collaborative (PRC) axée sur la conception d'architectures RISC-V spécialisées pour le décodage de codes correcteurs d'erreurs. Cette initiative viserait à exploiter pleinement le potentiel de personnalisation de RISC-V pour créer des solutions embarquées hautement optimisées et performantes.

2.6 Spécialisation de réseaux pour cibles embarquées

Comme montré précédemment, de nombreuses contributions ont été faites dans le domaine de l'apprentissage profond sur cibles embarquées, notamment en ce qui concerne la compression des modèles et leur déploiement sur des architectures matérielles spécifiques. Ces travaux motivent de nouveaux développements. D'une part, leur application dans des domaines spécifiques notamment leur utilisation dans un contexte de brouillage de signaux dans des lanceurs ou le traitement de signaux EEG. D'autre part, la nécessité de prendre un peu de hauteur est de trouver des approches plus systématiques pour la conception de modèles d'apprentissage profond adaptés aux contraintes des cibles embarquées, notamment en utilisant des techniques de co-design entre les modèles et les architectures matérielles à base de NAS (Neural Architecture Search).

2.6.1 Application de l'apprentissage profond pour le débruitage GNSS dans un cadre spatial

À la suite de plusieurs travaux réalisés dans le cadre de contrats de recherche précédents avec l'entreprise Arkane, une problématique centrale s'est dégagée : la vulnérabilité persistante des systèmes de navigation par satellite (GNSS) face aux interférences, brouillages et autres formes de dégradation du signal. Ces constats ont conduit à la définition d'un projet de thèse CIFRE dont l'objectif est de proposer des solutions innovantes pour améliorer la résilience de ces systèmes, en particulier dans des contextes critiques comme les environnements spatiaux ou les applications embarquées à fortes contraintes.

Le projet s'intéresse en particulier aux antennes à réception contrôlée (CRPA), capables de traiter spatialement les signaux pour atténuer les perturbations. Cependant, les méthodes classiques de formation de voie, bien que puissantes sur le plan théorique, restent coûteuses en calcul et peu adaptées aux contraintes de l'embarqué. Pour dépasser ces limites, le travail proposé explore l'intégration du Deep Learning, et notamment de modèles convolutifs, afin de simplifier et d'accélérer les traitements spatio-temporels réalisés par ces antennes.

L'un des défis majeurs du projet réside dans l'adaptation de ces modèles à des plateformes matérielles contraintes, telles que les FPGA, souvent utilisés dans les systèmes embarqués pour leur faible consommation énergétique, leur capacité de reconfiguration, le fait qu'ils sont qualifiés pour l'espace, et la fiabilité de leur approvisionnement. Il s'agira donc de concevoir des architectures de réseaux de neurones à la fois efficaces, compactes et interprétables, permettant une exécution en temps réel sans compromettre la qualité du positionnement, de la synchronisation ou de la vitesse estimée. Des efforts particuliers seront également consacrés à la quantification des modèles, à la réduction de leur complexité, et à l'optimisation de leur déploiement sur le matériel cible.

L'approche adoptée sera résolument interdisciplinaire, en s'appuyant sur des échanges continus entre l'entreprise et une autre équipe de recherche impliquée de Télecom Paris (Comelec). Le projet prévoit une alternance entre phases de conception algorithmique, prototypage, implémentation matérielle et validation expérimentale. Des tests seront menés à la fois en simulation et sur bancs de test réels, afin d'évaluer de manière rigoureuse la robustesse et les performances des solutions proposées dans des environnements représentatifs.

Au-delà des avancées scientifiques attendues, ce travail vise également à produire des résultats concrets et valorisables, que ce soit sous la forme de démonstrateurs embarqués, de publications, ou de dépôts de brevet. L'un des débouchés envisagés concerne l'amélioration des capacités de navigation autonome à bord de lanceurs spatiaux, un domaine d'application déjà exploré dans les travaux antérieurs et pour lequel les perspectives de transfert technologique sont prometteuses.

2.6.2 Couches d'attention sur cibles microcontrôleurs pour le traitement de données EEG

Un projet en cours de structuration au sein de l'équipe BRAIN s'intéresse à l'application des Transformers au traitement en temps réel des signaux électroencéphalographiques (EEG) dans des environnements embarqués. Les architectures de type Transformer ont récemment montré de très bonnes performances pour analyser les données EEG, notamment en raison de leur capacité à capturer des dépendances longues dans les signaux multicanaux [30]. Cette orientation méthodologique est de plus en plus présente dans la littérature, mais reste encore peu explorée en contexte de déploiement embarqué.

Une spécificité notable des travaux en EEG est l'utilisation de longues séquences temporelles, souvent nécessaires pour capter les rythmes cérébraux ou des événements discrets. Cela constitue un défi majeur pour l'embarqué, car la complexité des Transformers croît rapidement avec la longueur des séquences. En revanche, contrairement à ce qu'on observe en traitement du langage ou de l'image, les modèles EEG utilisent des architectures relativement compactes, ce qui rend leur exécution sur microcontrôleur envisageable, à condition d'un travail d'optimisation ciblé.

L'objectif du projet est de concevoir un démonstrateur de traitement embarqué en temps réel basé sur des Transformers optimisés pour l'EEG. Cela implique une co-conception matériel-logiciel rigoureuse : maîtrise de l'empreinte mémoire, vectorisation des opérations pour tirer parti des architectures parallèles des microcontrôleurs, et adaptation des couches du modèle aux contraintes matérielles. Une collaboration est prévue avec Giulia Lioi, afin d'assurer la pertinence des méthodes et tâches envisagées et d'ancrer le projet dans des cas d'usage concrets. Ce travail pourrait déboucher sur des dispositifs légers, autonomes et capables de traitements EEG localisés, avec des applications potentielles en neurotechnologie, en diagnostic portable ou en interfaces cerveau-machine.

2.6.3 Co-conception de réseaux de neurones et architectures matérielles embarquées

Enfin, une amélioration possible de mes travaux actuels réside dans le fait que la conception des architectures est réalisée manuellement. Le Neural Architecture Search (NAS) est une approche bien connue et fréquemment citée pour l'automatisation de la conception d'architectures de réseaux de neurones. Cependant, ce domaine est souvent perçu comme déconnecté des réalités pratiques, produisant des architectures qui ne sont pas toujours optimisées pour les contraintes du monde réel.

Les zero-cost proxies (ZCPs), qui permettent le NAS à faible coût en évitant l'entraînement complet des modèles, présentent une limitation fondamentale [9]. Bien qu'ils montrent une forte corrélation avec les performances des modèles sur l'ensemble des espaces de recherche, celle-ci diminue drastiquement lorsque l'on se concentre sur les meilleures architectures. Les ZCPs ont tendance à être biaisés vers des architectures ayant un grand nombre de paramètres, ce qui réduit leur pouvoir discriminant pour les modèles de haute performance. Cette faiblesse est particulièrement notable lorsque l'espace de recherche est réduit aux 1 % des meilleures architectures, où la corrélation entre les ZCPs et la performance réelle chute de manière significative.

Pour pallier ce problème, mon objectif est de développer des techniques plus pragmatiques permettant de concevoir automatiquement des architectures de réseaux de neurones légères, qu'il s'agisse de Transformers ou de CNN. Des travaux préliminaires dans cette direction ont déjà été réalisés. Nous nous concentrons actuellement sur des techniques de sampling sur des supernets, guidées par des métriques zero-shot, afin d'automatiser cette conception de manière plus efficace

et adaptée aux contraintes d'implémentation. Le nombre de paramètres du modèle est considéré comme une métrique discriminante simple mais universelle pour contraindre l'espace de reche rche, ciblant ainsi des régions plus adaptées pour une exploration guidée par les ZCPs. Cette approche vise à améliorer la qualité des architectures découvertes, en particulier pour les ZCPs qui peinent à trouver des régions performantes de l'espace par eux-mêmes, et permet de contrôler la taille des modèles échantillonnés, évitant ainsi de surparamétrer les architectures.

De manière similaire, une technique efficace pour la conception de modèles de réseaux de neurones par NAS est le paradigme de Supernet. Il s'agit d'entraîner un modèle de réseau de neurones englobant une grande variété d'architectures possibles, permettant ainsi de découvrir des modèles performants sans avoir à entraîner chaque architecture individuellement. Une des problématiques est de savoir comment effectuer l'entrainement pour qu'à la fin, des sous-réseaux soient capables de fonctionner de manière autonome. Dans la plupart des méthodes, une sélection des sous réseaux à agglomérer à la loss est effectuée, mais cette sélection est réalisée de manière aléatoire. Nous pourrions à la place se focaliser sur des architectures que l'on sait performantes, par exemple en utilisant des zero-cost proxies. Ou alors d'utiliser des modèles experts sur l'adéquation des sous-réseaux à des architecture matérielles données. L'outil Stream développé par l'équipe MICAS de l'Université de Louvain permet par exemple cette modélisation [29]. Nous avons pris contact avec cette équipe et Jérémy Morlier, doctorant dans le cadre de mon projet JCJC ProPruNN, a commencé à travailler sur l'intégration de Stream dans le cadre de la recherche de sous-réseaux pour des architectures matérielles spécifiques. Une mobilité à l'automne 2025 est prévue pour approfondir cette collaboration et explorer les possibilités offertes par Stream dans le contexte de la recherche de sous-réseaux adaptés aux contraintes matérielles.

2.7 Références

[27] Ilshat Sagitov, Charles Pillet, Alexios Balatsoukas-Stimming, and Pascal Giard. "Generalized Restart Mechanism for Successive-Cancellation Flip Decoding of Polar Codes". In: *Journal of Signal Processing Systems* (Apr. 2025). ISSN: 1939-8115. DOI: 10.1007/s11265-025-01949-8. URL: https://doi.org/10.1007/s11265-025-01949-8.

[28] Anqi Gong and Joseph M. Renes. "Improved Logical Error Rate via List Decoding of Quantum Polar Codes". In: *2024 IEEE International Symposium on Information Theory (ISIT)*. 2024, pp. 2496–2501. DOI: 10.1109/ISIT57864.2024.10619465.

[29] Arne Symons, Linyan Mei, Steven Colleman, Pouya Houshmand, Sebastian Karl, and Marian Verhelst. *Towards Heterogeneous Multi-core Accelerators Exploiting Fine-grained Scheduling of Layer-Fused Deep Neural Networks*. 2022. arXiv: 2212.10612 [cs.AR]. URL: https://arxiv.org/abs/2212.10612.

[30] Anna Tegon, Thorir Mar Ingolfsson, Xiaying Wang, Luca Benini, and Yawei Li. *FEMBA: Efficient and Scalable EEG Analysis with a Bidirectional Mamba Foundation Model*. 2025. arXiv: 2502.06438 [cs.LG]. URL: https://arxiv.org/abs/2502.06438.