### **Preparation Report LAB4**

## ADVANCED CPU ARCHITECTURE AND HARDWARE ACCELERATORS LAB

361.1.4693

Roy Kislev 206917064

Michael Grenader 208839845



ל עבודה משותפת מרחוק 1 Figure

#### תוכן עניינים

2	מטרת המעבדה
2	בדיקת ביצועים
3	סימולצית ModelSim
4	מציאת תדר מקסימלי
6	פירוט המערכת
6	מערכת הALU מערכת
9	מודול AdderSub מודול
12	מודול Shifter
14	בודול Logic מודול
16	אופטימיזציה חומרתית
16	Signal Tan

#### מטרת המעבדה

במעבדה זו למדנו להשתמש ביכולות של תוכנת Quartus ובפרט לבצע סינתזה עבור מודלים שפיתחנו בעבר במעבדה זו למדנו להשתמש ביכולות של תוכנת Cyclone V FGPA של כרטיס במעבדה 1. את הסינתזה ביצענו על גבי

#### בדיקת ביצועים

בדיקה זו נעשתה על מנת לבדוק ביצועים ראשוניים של הALU שפיתחנו במעבדה 1, אך הפעם בשילוב של סינתזה על גבי כרטיס FPGA אמיתי. מכיוון שהמערכת שפיתחנו הינה א-סינכרונית, כלומר ללא שעון, נצטרך לחבר למערכת רגיסטרים סינכרוניים לכניסה ולמוצא המערכת על מנת לבצע אנליזה בזמן.




Figure 2 ALU perfomance test case

– כאשר אל רגיסטרים אלו נחבר את שעון מגביש הכרטיס


Signal Name	FPGA Pin No.	Description	I/O Standard
CLOCK_50	PIN_AF14	50 MHz clock input	3.3V

#### שימולצית ModelSim

בסימולציה זו תחילה נבצע TB ונראה את הגלים על גבי המערכת כולה ולאחר מכן עבור כל תתי המודולים. X להיות 1 ואת Y להיות 1 להלן כל הגלים עבור המערכת כולה, כאשר הTB שלנו מאתחל את X להיות 1 להיות X להיות 1 להיות X להיות בקובץ. Y כמו כן, הALUFN לוקח פקודות שונות בכל X מתוך שמאותחל בקובץ.



מימולצית גלים של המערכת כולה 3 Figure



יום - אום 4 המערכת כולה - זום 4 Figure

#### עבור המודול AdderSub




AdderSub סימולציית גלים של 5 Figure

ניתן לראות ש2 ביטים המBB הם ALUFN הם 01 ולכן המערכת משתמשת במודול המBB. כמו כן, ניתן ליתן לראות ש2 ביטים המBB הם ALUFN הם 000 אזי מתבצעת פעולת חיבור בין 2 ל-1 ו-בין 0 ל-1 ולכן לראות שמפני שהביטים התחתונים הם 000 אזי מתבצעת פעולת חיבור בין 2 ל-1 בהתאם.

#### עבור המודול Shifter התקבל כי

בתוצאת סימולציית הגלים עבור מודול זה התקבל כי –



Shifter סימולצית גלים של 6 Figure

ניתן לראות כי Y=b'11110010 בעוד ששלושת ביטי הSB של איזה כפולה ביטים איזה לקבל בעוד ששלושת כי Y=b'11110010 כאשר הביטים המודגשים הם הביטים שהתווספו.

# עבור המודול Logic התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – פעולת OR מולק מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת המולים בי – בתוצאת סימולציית הגלים עבור מודול זה התקבל כי – בתוצאת המולים בי – בתוצאת

Logic סימולצית גלים של מודול 7 Figure

ניתן לראות שתחת הענן מתקבלת פעולת OR מפני שהמודול הרלוונטי הוא 11 והפונקציה המתאימה היא ניתן לראות שתחת הענן מתקבלת פעולת OR בין סיגנל ISA בין סיגנל ISA בין סיגנל ISA בין סיגנל ISA בין סיגנל ISA. התקבלה בעולת ISA


#### מציאת תדר מקסימלי

ALUבכדי למצוא תדר מקסימלי של המערכת שלנו, כאמור נצטרך להוסיף רגיסטרים בכניסה ובמוצא הערכת לכן יצרנו קובץ VHDL לכן יצרנו קובץ את מערכת הערכת הערכת החבא:

```
# Constrain clock port clk with a 20-ns requirement
create_clock -period 20 [get_ports clk]
# Automatically apply a generate clock on the output of phase-locked loops (PLLs)
# This command can be safely left in the SDC even if no PLLs exist in the design
derive_pll_clocks
```

SDC ב 50MHz הוספת שעון של 8 Figure

נבצע את הקימפול והסינתזה ללא השמה לפינים כפי שמבוקש (כולל השעון עצמו). לאחר ביצוע קימפול וכצע את הקימפול והסינתזה ללא השמה לנו את התדר המקסימלי של המערכת כך שהתקבל –






נרצה לבצע אופטימיזציה של הקוד על מנת לקבל תדר טוב יותר, לכן ננסה להימנע מLatchess בקוד ובנוסף נרצה לבצע אופטימיזציה של הקוד על מנת לקבל תדר טוב יותר שהתוכנה מציעה ב-fitter location. נשים בבחירת הפינים לכניסות והמוצאים את הפינים הקרובים ביותר שהתוכנה מציעה ב-לאחר ביצוע השלבים הנ״ל נקבל את התדר המקסימלי הבא





שמנו לב שכאשר נבצע השמה רק לCLK ושאר הפינים יישארו ללא השמה, נקבל תדר גבוה יותר (כ170 מגה). בנוסף כפי שנלמד, ניתן להגדיל את תדר שעון המערכת באמצעות רכיב חומרה PLL שקיים בכרטיס עליו אנחנו מפתחים. לחומרת הPLL הכנסנו את שעון המערכת בעל תדר 50MHz והוצאנו שעון בעל תדר 100MHz. כך שהתקבל –






#### פירוט המערכת

בסעיף זה נסביר על המערכת שלנו ככלל ועל תתי המודולים שלה בפרט. עבור כל אחד ניתן סקירה קצרה על אופן פעילותו, נציג את הTL שלו לאחר ביצוע הסינתזה, נפרט את הלוגיקה בה הוא משתמש, נמצא נתיב קריטי של פעילותו ונציג אותו בעזרת תוכנת הQuartus.

#### מערכת הALU

#### סקירת פעולת המודול

נרצה למממש מערכת שמבצעת מספר מודולים שונים כאשר כל מודול מתבצע בנפרד לאחרים וקיים לו chip select שניתן על ידי המשתמש ובוחר באיזה מודול להשתמש. להלן המערכת שנרצה למממש –



9 Figure

כאשר נסביר על כל חלק בנפרד בחלקים הבאים. המערכת שלנו תקבל 3 כניסות –

- אות כניסה X.
- אות כניסה Y.
- - .AdderSub חוא מודול ס $\circ$ 
    - .Shifter סו הוא מודול o
    - .Logic הוא מודול פודום סוו וו ס

בנוסף לכך, כל מודול יכול לפעול במספר אופנים לפי הקו הבקרה המתאים שנכנס אליו והוא מורכב מהביטים 0,1,2 של קו הבקרה ALUFN.


– המערכת שלנו תוצא 4 מוצאים

- באשר תוצאת כל אחד מהדגלים תהיה בהתאם לשם שלו. Z (Zero), C (Carry), N (Negative) דגלים
  - מוצא המערכת בהתאם למודול הנבחר בסיגנל ALUout


לפירוט נוסף ניתן להסתכל על הISA של המערכת שלנו עבור כניסות שונות, כאשר עבור כניסת מודול שלא קיימת (00) נרצה לשמור על אותו הערך כמו מקודם ועבור בחירת מודול קיים אך ביצוע פעולה לא קיימת נרצה שכל המוצאים יהיו 0.

#### ארטוט ה

#### – של המודול entity של המודול



ALUדיגאגרמת בלוק של 10 Figure



ALU של הRTL בו Figure

כידוע אנחנו מפתחים קוד לוגי אשר משתמש באלמנטים לוגים שניתן לקנפג אותם בהתאם לקוד, דבר שנעשה כחלק מתהליך הסינתזה. בניתוח זה נציג את הלוגיה עבור כל מודול כנדרש –

Ana	lysis & Synthesis Resource Usage Summary	
•	< <filter>&gt;</filter>	
	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	88
2		
3	Combinational ALUT usage for logic	120
1	7 input functions	1
2	6 input functions	51
3	5 input functions	26
4	4 input functions	11
5	<=3 input functions	31
4		
5	Dedicated logic registers	32
6		
7	I/O pins	33
8		
9	Total DSP Blocks	0
10		
11	▼ Total PLLs	1
1	PLLs	1
12		
13	Maximum fan-out node	ALUFN_i[4]
14	Maximum fan-out	47
15	Total fan-out	684
16	Average fan-out	3.12

Figure 12 System Logic Usage

#### נתיב קריטי

הנתיב הקריטי חשוב ביותר להבנת זרימת המידע במערכת. מפני שלרכיבים יש השהייה גם אם הם מקביליים אזי עלינו לקחת בחשבון את אורך הזמן שלוקח למערכת להתייצב לפני הכנסת כניסה חדשה. להלן מציאת הנתיב הקריטי במודול זה –




Figure 13 ALU Critical Path

נשים לב כי קיבלנו שהנתיב הקריטי ביותר עובר דרך המודול SHIFTER כפי שהיינו מצפים עקב הלוגיקה הרבה שהוא לוקח ביחס למודולים האחרים.

#### AdderSub מודול

#### סקירת פעולת המודול


מודול זה מבצע בהתאם לכניסת קו הבקרה ALUFN או חיבור או מבצע בהתאם לכניסת קו הבקרה אורכים שווים או או מבצע בהתאם לכניסת קו הבקרה או או או הבקרה או הבעולות מתבצעות בהתאם לקו או או או או או או הבעולות מתבצעות בהתאם לקו הבקרה באופן הבא –

פעולה	<i>ALUFN</i> [2:0]
חיבור הכניסות X,Y	000
חיסור הכניסות X,Y	001
X על כניסת NEG פעולת	010
הוצאת וקטור אפסים	others


ביצענו את המודל הזה בVHDL על ידי הגדרת על ידי הגדרת אהם יהיו הכניסות לכל אחד מה FA והם ביצענו את המודל הזה בX על ידי הגדרת אורת אהיה על ידי בצורה מקבילית כך על יהיה תוצאת העוצא היה מאשר נרצה לבצע חיבור או חיסור, יהיה היפוך על על ויהיה אחרת (כדי שהמוצא יהיה 0 כי התקבלה כניסה שגויה). כמו כן, על יהיה מוגדר להיות Y כאשר נרצה לבצע חיבור או חיסור ווקטור אפסים אחרת, מפני שגם בX וגם כאשר מתקבלת כניסה שגויה נרצה להוציא וקטור אפסים. לאחר מכן, נבצע שרשור של X פעמים של X עם כניסות מתאימות מתוך וקטורים X

#### שרטוט ה

– של המודול entity של המודול



AdderSubדיגאגרמת בלוק של 14 Figure



AdderSub-של ה-RTL ה-15 Figure

כידוע אנחנו מפתחים קוד לוגי אשר משתמש באלמנטים לוגים שניתן לקנפג אותם בהתאם לקוד, דבר שנעשה כחלק מתהליך הסינתזה. בניתוח זה נציג את הלוגיה עבור כל מודול כנדרש –





Figure16 AdderSub Logic Usage

#### נתיב קריטי

הנתיב הקריטי חשוב ביותר להבנת זרימת המידע במערכת. מפני שלרכיבים יש השהייה גם אם הם מקביליים אזי עלינו לקחת בחשבון את אורך הזמן שלוקח למערכת להתייצב לפני הכנסת כניסה חדשה. להלן מציאת הנתיב הקריטי במודול זה –



AdderSub- זהנתיב הקריטי של ה-Figure

#### Shifter מודול


#### סקירת פעולת המודול

0,1,2 בביטים ALUFN מודול זה מבצע בהתאם לכניסת ALUFN הזזה מבוססת אודול זה מבצע בהתאם לכניסת אודול הזזה מבוססת אודול החלטנו למממש את המודול באמצעות מעבר הם '000' אזי נבצע הזזה שמאלה ואם '000' נבצע הזזה ימינה. החלטנו למממש את המודול באמצעות מעבר על כל  $k = log_2 n$  ועבור כל שכבה נבצע הזזה בהתאם כך שאם הביט בשכבה הרלוונטית בא הוא k לא נבצע הזזה ואז מוצא השכבה יהיה כמו הכניסה ואחרת נבצע הזזה בהתאם לשכבה.


נדגיש שבמידה והוגדר לבצע הזזות ימינה אזי נרצה לבצע הפיכה עבור השורה הראשונה והאחרונה וכך להשיג את התוצאה המתאימה. כמו כן, בכדי למצוא את הcarry שיוצא מהמודול יצרנו סיגנל מתאים שמכיל את הcarry בכל שלב ונחזיר את האיבר האחרון שלו.

#### RTLה שרטוט

– של המודול entity של המודול



Shifter-דיגאגרמת בלוק של ה-18 Figure



Shifter-של ה-RTL מל ה-Shifter

כידוע אנחנו מפתחים קוד לוגי אשר משתמש באלמנטים לוגים שניתן לקנפג אותם בהתאם לקוד, דבר שנעשה כחלק מתהליך הסינתזה. בניתוח זה נציג את הלוגיה עבור כל מודול כנדרש –





Figure 20 Shifter Logic Usage

#### נתיב קריטי

הנתיב הקריטי חשוב ביותר להבנת זרימת המידע במערכת. מפני שלרכיבים יש השהייה גם אם הם מקביליים אזי עלינו לקחת בחשבון את אורך הזמן שלוקח למערכת להתייצב לפני הכנסת כניסה חדשה. להלן מציאת הנתיב הקריטי במודול זה –



Shifter- הנתיב הקריטי של ה-21 Figure


#### בודול Logic

#### סקירת פעולת המודול


מודול את הבעולות לבצע פעולות לוגיות שונות על הסיגנלים  $X,\ Y$  בהתאם לכניסת את הפעולות הפעולות לוגיות לוגיות בהן בקלות כאשר הן יכולות להיות מסונתזות ולכן השתמשנו בהן בקלות כאשר הלוגיות האלו ניתן לבצע ב-VHDL כאשר הן יכולות להיות מסונתזות ולכן השתמשנו בהן בקלות כאשר בחרנו את הפעולה המתאימה בהתאם לביטים הALUFN בהתאם ל

#### RTLשרטוט ה

– של המודול entity להלן



Logic-דיגאגרמת בלוק של ב 22 Figure



Logic-של ה-23 Figure

כידוע אנחנו מפתחים קוד לוגי אשר משתמש באלמנטים לוגים שניתן לקנפג אותם בהתאם לקוד, דבר שנעשה כחלק מתהליך הסינתזה. בניתוח זה נציג את הלוגיה עבור כל מודול כנדרש –





Figure 24 Logic Module Logic Usage

#### נתיב קריטי

הנתיב הקריטי חשוב ביותר להבנת זרימת המידע במערכת. מפני שלרכיבים יש השהייה גם אם הם מקביליים אזי עלינו לקחת בחשבון את אורך הזמן שלוקח למערכת להתייצב לפני הכנסת כניסה חדשה. להלן מציאת הנתיב הקריטי במודול זה –



Logic-הנתיב הקריטי של ה-25 Figure

#### אופטימיזציה חומרתית

בשלב האופטימיזציה עבור הקוד שלנו, הוספנו את מודול הPLL שקיים בכרטיס שלנו על מנת להגדיל את תדר העבודה וכך גם את תדר העבודה המקסימלי. כפי שהוזכר ב<u>מציאת תדר מקסימלי,</u> הוספת הPLL הביא לעליית התדר המקסימלי בכ60MHz.

לכן f=1/T=1/20ns=50MHz ולכן להיות SDC להיות להחזור בקובץ המחזור בקובץ המחזור שהגדרנו את נזכור שהגדרנו את להחזור בקובץ ה500MHz בעוד שקבענו כי תדר המוצא אותו נזין את השעונים יהיה 500MHz הוא

#### Signal Tap

נרצה לבצע ווריפיקציה של החומרה על ידי פונקציית ה-*signal tap* של ה-*quartus.* נתפוס בזמן אמת את מצב הסיגנלים של הרכיב, ובהתאם לסיגנל שאותו נרצה לתפוס, ברגע שהסיגנל ישתנה למה שאנחנו רוצים נקבל את תוצאות הסיגנלים שנדפיס למסך.

נשים את הסיגנלים הבאים, כאשר הסיגנלים שאנחנו לוכדים הם ה-Reys שהם במצב לכן נתפוס לכן נתפוס משים את הסיגנלים את הכניסות והמוצאים של המערכת. בנוסף נשים את תנאי הלכידה כ-Rasic אותם בירידת מתח, ונדפיס את הכניסות והמוצאים של הסיגנלים.




Figure 26 Signal Tap Configuration

:Xתחילה עבור שינוי הערך

Туре	Alias	Name	-512 -256 0	256 512	768 1024	1280	1536
*•		KEYO					
*•		KEY1					
*•		KEY2					
4				OOh			
4		⊞Y[70]		00h			
<b>*</b>		⊞×[70]	ooh		06h		
4		■ ALU:ALUModule ALUout[70]		00h			
4				06h			
1		HEX0[60]	40h		02h		
1		⊞HEX1[60]		40h			
*		HEX2[60]		40h			
1		HEX3[60]		40h			
*		HEX4[60]		40h			
*		HEX5[60]		40h			
1				00000001000	)		
*•		ALU:ALUModule Zflag_o					
*•		ALU:ALUModule Nflag_o					
*		ALU:ALUModule Cflag_o					

*X* שינוי 27 *Figure* 

Туре	Alias	Name	-512	-256	. 9	256	512	768	1024	1280	1536,
*		KEY0									
*		KEY1									
*		KEY2									
<b>\</b>		■ALUFN[40]					ooh				
<b>&amp;</b>		⊞Y[70]		ooh				02h			
8		⊞x[70]					06h				
<b>a</b>		⊞ ALU:ALUModule ALUout[70]					ooh				
-		SW_i[70]					02h				
<b>*</b>		HEX0[60]					02h				
*		⊞HEX1[60]					40h				
*		HEX2[60]		40h				24h			
4		HEX3[60]					40h				
<b>*</b>		HEX4[60]					40h				
=		HEX5[60]					40h				
<b>*</b>		LEDs[90]				C	00000010	0b			
*		ALU:ALUModule Zflag_o									
*		ALU:ALUModule Nflag_o									
*		ALU:ALUModule Cflag_o									

Y שינוי 28 Figure

.2- ישתנה אנחנו רואים שבמתגים אלנו את הערך 2, ולכן כאשר נלחץ על אנחנו רואים שבמתגים יש לנו את הערך 2, ולכן כאשר נלחץ אלחנו רואים שבמתגים אחת חיבור והשנייה בעת נראה שתי פעולות של ה-ALU, אחת חיבור והשנייה

פעולת חיבור על ידי 0100:

Type	Alias	Name	-512	-256	Q	256	512	768	1024	1280	1536
*		KEY0									
*		KEY1			¬∟						
*		KEY2									
<b>\_</b>		⊞ALUFN[40]		00h				08h			
•		⊞ ·· Y[70]					02h				
•		⊞X[70]					06h				
8		⊞ ··· ALU:ALUModule ALUout[70]		ooh				08h			
		⊞sw_i[70]					08h				
*		⊞HEX0[60]					02h				
#		⊞HEX1[60]					40h				
<b>#</b>		⊞HEX2[60]					24h				
*		⊞HEX3[60]					40h				
#		⊞HEX4[60]		40h				ooh			
<b>#</b>		⊞HEX5[60]					40h				
*		⊞LEDs[90]	000	00000100b				10000000	0b		
*		ALU:ALUModule Zflag_o			$\neg$ _						
*		ALU:ALUModule Nflag_o									
*		ALU:ALUModule Cflag_o									

29 Figure פעולת חיבור

8 ביצענו פעולת חיבור על ידי ה*O1000 : Opcode,* בין הערכים 2 ו-6 וקיבלנו במוצא אכן את הערך

#### : shifter פעולת


log: T	rig @ :	2023/05/20 17:56:30 (0:0:4.4 elapsed)	/20 17:56:30 (0:0:4.4 elapsed) click to insert time bar									
	Alias	Name	-512 -256 Q	. 256	512	768	1024	1280	153			
*		KEY0										
*		KEY1										
*		KEY2										
<b>\</b>		⊞ALUFN[40]	00000b			10000b						
<b>a</b>		⊞Y[70]			00000100b							
<b>\</b>		⊞X[70]			00000001b							
<b>a</b>		■ ALU:ALUModule ALUout[70]	00000000b			00001000b						
-		⊞~SW_i[70]			10h							
₩		HEX0[60]			79h							
<b>#</b>		⊞HEX1[60]			40h							
<b>*</b>		⊞HEX2[60]			19h							
<b>*</b>		⊞HEX3[60]			40h							
<b>*</b>		⊞HEX4[60]	40h			00h						
₩		⊞HEX5[60]			40h							
₩.		⊞LEDs[90]	0000000100b			1000000000b						
*		ALU:ALUModule Zflag_o										
*		ALU:ALUModule Nflag_o										
*		ALU:ALUModule Cflag o										

SHL פעולת 30 Figure

כמות לדי ה- Opcode=10000 של הווקטור Y כמות הזזה שמאלה (לא ציקלית) על ידי ה- Opcode=10000 של הווקטור Y כמות הפעמים של כמות החזזות היא 1 והערך של Y הוא הפעמים של כמות החזזות היא 1 והערך היא 1 והערך היא Y הוא 1 נצפה לקבל במוצא הפעמים של Opcode=10000 ואכן קיבלנו תוצאה זו בסימולציה



אחרי המעבדה 31 Figure



Y-X פעולת חיסור 32 Figure