ADVANCED CPU ARCHITECTURE AND HARDWARE ACCELERATORS LAB

FINAL PROJECT MIPS BASED MCU ARCHITECTURE

361.1.4693

2023 SEM B

Michael Grenader 208839845

Roy Kislev 206917064


תוכן עניינים

| 3 | המערכת |
|---|---------------------------|
| 5 | MIPS |
| 6 | |
| 6 | |
| 7 | Execute |
| 7 | |
| 7 | |
| 8 | Basic Timer |
| 9 | |
| 1 | 0 |
| 1 | 2GPIO |
| 1 | נתיב קריטי |
| 1 | ניתוח תוצאות |
| 1 | ניתוח גלים בModel SIM |
| 1 | א Signal Tan ניחוח גלים ב |

המערכת


בפרויקט זה נרצה לבנות MCU שמכיל מעבד MIPS מסוג MIPS בעל 5 דרגות MCU שמכיל מעבד וחומרה נוספות אחרוקט זה נרצה לבנות MCU שמכיל מעבד מסוג אחרוקט זה נרצה להוסיף פריפריות חומרה נוספות בטיפול וזיהוי בעיות באמצעות רכיב Hazard detection. יחד עם המעבד נרצה להוסיף פריפריות חומרה נוספות שיעבדו בשיתוף פעולה בניהם בהתאם לצורך. התקשורת בין רכיבי החומרה השונים תהיה באמצעות 3 קווי BUS שיעבירו מידע רלוונטי בין הצורכים לצרכנים.

– להלן שרטוט המערכת בדיאגרמת בלוקים




MCU איור 1 שרטוט מערכת

– אודול זה RTL כללית במודול זה




MCUה של RTLה2 איור

- להלן השימוש בקומבינטוריקה הלוגית במודול זה




להלן השימוש בקומבינטוריקה הלוגית עבור כל יתר המודולים המצורפים במהלך הדוח –



איור 3 שימוש בלוגיקה בכל המערכת


MIPS

רכיב זה הוא CPU של הMCU, כאשר הוא מסוג Pipeline בעל 5 דרגות והוא עובד כמובן לפי וון נוימן לכן יש לו זיכרון של ההוראות וזיכרון של המידע. כמו כן, הוא יודע לבצע forwarding בין השלבים השונים על מנת לחסוך במחזורי שעון. המעבד יודע לתמוך בהוראות המצורפות לתרגיל כך שהוא יודע לבצע את כל התוכניות שמשתמשות אך ורק בהוראות אלו. להלן שרטוט המעבד –




CPU איור 4שרטוט מעבד ה

– זה במודול במדול RTL כללית במודול



CPU של RTL ה5 איור



CPUה איור 6 הכניסות והיציאות של ה

Instruction Fetch

הנבחר, PCבשלב המישב להביא את הפקודה בכתובת הPC מהזיכרון של ההוראות. כמו כן, בחלק זה ישב הטיפול בPC הנבחר, מפני שבארכיטקטורה המצורפת קיימים תמיד מספר אופציות לשינוי ה- PC

- jump ערך של כתובת אליה נרצה לבצע PC
- branch ערך של כתובת אליה נרצה לבצע PCb נרצה להכניס
 - כאשר נרצה לקדם את הפקודה הבאה $PC \leftarrow PC + 4$

Instruction Decode

– בשלב זה נרצה לקחת את הפקודה שהוראה משלב הfetch ובעצם לפרק אותה לפי הסוג של הפקודה באופן הבא

| Type | -31- | | -0- | | | | |
|------|------------|--------|--------------|----------------|-----------|-----------|--|
| R | opcode (6) | rs (5) | rt (5) | rd (5) | shamt (5) | funct (6) | |
| I | opcode (6) | rs (5) | rt (5) | immediate (16) | | | |
| J | opcode (6) | addres | address (26) | | | | |

איור 7קידוד הפקודות

מוכן הרגיסטרים את תוכן להוציא את שנמצא בשלב או שנמצא בשלב הרגיסטרים המתאימים לRF שנמצא המתאימים המתאימים.

כמו כן, בשלב זה נבצע את חישוב הbranch והקשוש אחד מהם מתקיים, מפני שבשלב זה כבר נוכל לדעת הן אם jump אם אחד מהם מתקיים, מפני שבשלב זה כבר נוכל לדעת הן Hazard התבצע jump (לפי מבנה הפקודה) או branch לאחר השוואת תוכן הרגיסטרים בהנחה ומעודכן (נדאג לזה ב unit).

כמו כן, בשלב זה יושבת גם יחידת הבקרה שמקבלת את Opn והFuncti (פשוט לא מתייחסת לקו זה אם הפקודה אינה מסוג R-type) והיא מוציאה קווי בקרה מתאימים לאופן הפקודה שהתקבלה. לדוגמא, אם התקבלה פקודת חיבור מסוג ALUSrc, ALUctl, RegWrite וכו׳.

Execute

שלב הביצוע, כאן אנחנו מבצעים פקודות לזיכרון כמו חישוב כתובת או ביצוע פעולה מסוימת. זה נעשה באמצעות פקודות אריתמטיות שונות שנעשות ברכיב הALU.

כאמור עבור המעבד single-cycle, בשלב הביצוע מבוצעת גם חישוב הכתובת PC הבאה ופעולת הsingle-cycle. בנוסף כאשר עוברים למעבד Pipelined, נראה כי פקודת הbranch מביאה איתי pipelined, המעבד לא יודע מה הפקודה הבאה לבצע עבורה fetch מפני שהחלטת הbranch עוד לא בוצעה בזמן שהפקודה הבאה בוצעה לה fetch. דרך אחת לפתור זאת היא ע"י stall אבל זה יגרום להורדה ביעילות המערכת. דרך אחרת היא לחזות אם פקודת המוצע branch צריכה לקרות או לא ולבצע את הפקודות בהתאם לחיזוי. ברגע שהחלטת הbranch ידועה, ניתן לבצע מבצעם ולזרוק את הפקודות אם החיזוי שגוי. זה יגרום לקצת שיפור אבל עדיין ביצוע flush להרבה פקודות כאשר מבצעם branch, מוריד את יעילות המערכת.

דרך נוספת והיא הדרך שבחרנו שבה אפשר להוריד את הבזבוז סייקלים של פקודות מבוזבזות במקרה של חיזוי שגוי היא בכך שנבצע את החלטת הלמת המכתובת PC ביחד עם חישוב הכתובת PC הבאה. ביצוע ההחלטה היא בעצם לבצע השוואה בין שני ערכי רגיסטר. אז בכך שהזזנו את ההשוואה וחישוב הכתובת PC הבאה לשלב אחד קודם, ייעלנו את ביצועי המערכת.

data dependencies הנועד לפתור בעיות של forwarding בשלב הביצוע בנוסף אנחנו בודקים האם ישנו צורך לבצע עבור פקודות R-type וLW/SW.

Data Memory

מודול זה אחראי על הכתיבה והקריאה מתוכן הData Memory שזה זיכרון הערכת שלנו. אנחנו מודול זה אחראי על הכתיבה והקריאה מתוכן RAM של RAM של RAM של RAM

Write Back

מודול זה אחראי על ניהול החזרת המידע בסוף הpipeline והכתיבה שלו לזיכרון. קיימים הוראות שמבצעות שינוי ברגיסטרים כתוצאה מפעולות מהזיכרון, לכן על מודול זה לנהל ולדעת איזה קו להחזיר ולכתוב אותו לרגיסטר.


Basic Timer

רכיב פריפריאלי זה אחראי על 2 מטרות.

(1) להיות רכיב חומרה פשוט שסופר על סמך עליות שעון. הוא מכיל רגיסטר בקרה שמכיל הגדרות שונות בהתאם להגדרות המשימה ורגיסטר BTCNT שהוא מייצג את ערך הספירה הנוכחי של הטיימר. כמו כן, קיים ברגיסטר הבקרה ערך BTIP שלפיו הרכיב מעלה דגל כאשר ערך רגיסטר הספירה מגיע לערך מתאים. ניתן להשתמש בדגל זה כדי להפריע לתוכנית הראשית של המיקרו בקר ולבצע ISR מתאים. מטרה זו שימושית למשימות הדורשות תזמון כמו אירועים תקופתיים או הפעלת פעולות במרווחי זמן ספציפיים.


ניתן לשלוט על הזמן CCRx אות PWM באמצעות הטיימר הבסיסי הזה כך שהטיימר סופר באמצעות PWM באמצעות לייצר אות Duty Cycle שלו באמצעות רגיסטרים CCR1 וCCR0 בהתאמה.

– אודול זה RTL כללית במודול זה



Basic Timera של RTLה 8 איור

תיאור גרפי של המודול –




Basic Timer איור 9 הכניסות והיציאות של

Interrupt Controller

בפרויקט הוספנו תמיכה בפסיקו חיצוניות שבאות מפריפריות החומרה שהוספנו, כך שהם יהיו מתועדפות לפי הסדר הנתון בהגדרת המשימה. פסיקה מתבצעת כאשר אחד מרכיבי החומרה השונים מבקשים לבצע פסיקה אזי הם מעלים סיגנל בשם IRQ שמבקש לבצע פסיקה, כך שבפועל מתבצעת פסיקה רק אם גם הפסיקה הרלוונטית מאופשרת וגם לא קיימת פסיקה נוכחת.


פרוטוקול הכניסה לפסיקה הוא עצירת הPipeline וסיום הפקודות הנותרות, נשים את הכתובת של הוא עצירת פרוטוקול הכניסה לפסיקה הוא עצירת היכתובת בפועל אליה נרצה לקפוץ בעזרת Mem[Type] ואז נבצע קפיצה. אלפוץ על הACK שאכן התקבל הINTR בצד המעבד.

– אודול זה RTL כללית במודול זה



איור 10הRTL של בקר הפסיקות

תיאור גרפי של המודול –




איור 11הכניסות והיציאות של בקר הפסיקות

UART


בכדי להעביר מידע מה MCU אל רכיבים אחרים הוספנו את פריפריית UART שניתן באמצעותו להעביר מידע בין MCU אל רכיבים אחרים הוספנו את פריפרית למעבד, כך שבכל שליחה או קבלה כאשר הUART לא הפרעה למעבד, כך שבכל שליחה או קבלה כאשר הBUF מתמלא נבצע פסיקת שליחה או קבלה ובין הפסיקות המעבד יפעל באופן רציף.

בפרויקט ביצענו GUI שמכיל תפריט המבצע את הפעולות השונות, כך שקיים קוד אסמבלי מתאים שבמידה והתקבלה לחיצה אזי הוא מזהה איזה STATE נלחץ באמצעות התוכן שקיים בRXBUF ואז מבצע את הרוטינה המתאימה. – GUI להלן ה




איור 12 הGUI של ממשק ה UART בצד המחשב

– להלן דיאגרמת הRTL כללית במודול זה



UARTה של הTLL איור 13

תיאור גרפי של המודול –




UARTה איור 14 הכניסות והיציאות של ה

GPIO


בכדי להוסיף ממשק משתמש, הוספנו ממשק כניסות ויציאות לMCU שיכול להכיל כגון לדים, הקסות, כפתורים וכדו להוסיף ממשק משתמש, הוספנו ממשק כניסות ויציאות לBUS המצורפים במערכת בהתאם לצורך. כמו כן, ממשק זה כמובן שיכול לתת פסיקות כמו לחיצה על כפתור שתוביל לISR שיבצע רוטינה כלשהי.

– להלן דיאגרמת הRTL כללית במודול זה



GPIO של הRTL איור 15


תיאור גרפי של המודול –




GPIOה איור 16 הכניסות והיציאות של

נתיב קריטי

הנתיב הקריטי הוא הנתיב הארוך ביותר של התפשטות הלוגיקה בתוך המעגל בדיגיטלי של עיצוב הMCU שבנינו במהלך הפרויקט. הוא מייצג את הנתיב האיטי ביותר במערכת, כך שנצטרך לקבוע לפיו את תדר השעון המירבי שניתן במהלך הפרויקט. הוא מייצג את הנתיב הקריטי במערכת שלנו – MCU. להלן הנתיב הקריטי במערכת שלנו




RTL איור 17 הנתיב הקריטי המערכת בתצורת



FPGAה איור 18 הנתיב הקריטי על גבי פיסת

– להלן התדר המקסימלי שנקבע כתוצאה מהנתיב הקריטי



איור 19 התדר המקסימלי במערכת


ניתן גם להוסיף PLL על מנת להגדיל את השעון וכך להביא לביצועים מהירים יותר, אך בעקבות הדרישות של הפרויקט שהתוכנית צריכה לפעול בזמנים שנמצאים בטווח מהירות התגובה של האדם האנושי, כך שהיא לא צריכה להיות מהירה. כמו כן גם לא נדרש לבצע חישובים מסובכים שעלולים לקחת הרבה זמן, אזי החלטנו להשאיר את תדר השעון כפי שהוא ללא PLL.

ניתוח תוצאות

בפרק זה נדון בתוצאות המערכת שלנו גם מבחינת ניתוח הזמנים, גם מבחינת סימולציות ותיעוד הגלים בFPGA באמצעות Signal Tap.


ניתוח גלים בModel SIM

בבדיקה זו נבצע בדיקה עם כמה מודולים כך שנראה שגם מתקיימת פסיקה כאשר נלחץ מקש KEY1 וגם מתקיימת פסיקה זו נבצע בדיקה עם כמה מודולים כך שנראה ביצענו סימולציה של לחיצה על המקש וקינפגנו בקוד האסמבלי את רגיסטר הבקרה של הטיימר כך שיעלה פסיקה עבור ספירה עד 2^3 . להלן תוצאות הגלים –



איור 20 ניתוח גלים מקרה 1 מודלסים

ניתן לראות בעיגול 1 שמבצעת לחיצה על כפתור 1 כך שהערך יורד לנמוך. בעיגול 2 ניתן לראות את קבלת הNTR מצד השפר לחיצת הכפתור והאישור באמצעות INTA. בעיגול 3 ניתן לראות שהבקר אכן קופץ ויוצא מהלולאה מצד השירות של פסיקה של הכפתור KEY1 ואז חוזר חזרה ללולאה האינסופית.



איור 21 ניתוח גלים מקרה 2 מודלסים

 2^3 בעיגול 1 ניתן לראות את ערך המניה של הCNT מגיע לערך 7 כך שהוא מתקרב להגעה לפסיקה שעתידה להגיע ב 1 ניתן לראות שהתקבל הערך 8 שאמור להביא פסיקה שאכן מתקיימת ויוצאת לפועל בעיגול 4. ניתן לראות שאכן התבצעה קפיצה בעיגול מספר 5 לSRI המתאים של הפסיקה של הטיימר.

כמו כן, בעיגול מספר 3 ניתן לראות שמניית CNT שאמורה להתבצע בחלוקה של 8, אכן סופרת 8 עליות שעון של השעון המרכזי וכל 8 עליות היא מבצעת היפוך ככה שהיא מתחלקת ב8 כרצוי.

ניתוח גלים בSignal Tap

כעת נבצע בדיקה שהדברים עובדים כמצופה עם קוד האסמבלי המצורף בעבודה שהוא מטפל בפסיקות שונות של כל רכיבים הפרפיאליים, בין היתר גם במודול הUART.

בתור התחלה ביצענו לחיצה על כפתור 2 כאשר במהלך הISR שלו נרצה לעדכן את הערך של HEX1 להיות ערך מניה כאשר מתחיל ב0.



איור 22 ניתוח גלים מקרה 1 Signal Tap

ניתן לראות בעיגול 1 שאכן הMCU הצליח לתפוס את הלחיצה ואכן העלה את רוטינת הכניסה לINTR, כמו כן, ניתן לראות בעיגול מספר 3 שערך הPC התעדכן להיות הערך של רוטינת הISR המתאימה. כמובן במהלך הרוטינה העלנו את ערך TEX1 להיות 1 כתוצאה מערך המניה כאשר ניתן לראות זאת בעיגול 2.

כעת נבצע את הבדיקה של הUART במהלכה נלחץ על הכפתור הראשון בGUI המצורף, כלומר מניה למעלה בלדים ונצפה לקבל פסיקה כאשר הבאפר התמלא. להלן הגלים –



Signal Tap 2 איור 23 ניתוח גלים מקרה

אז בעיגול אחד אנחנו רואים כי הבאפר התמלא ולכן הדגל שלו עלה ל-1 ולכן הפסיקה של RX גם כן עלתה ואז בעיגול 2 אכן רואים כי התקבלה פסיקה ובעיגול 3 רואים את הקפיצה לרוטינת שירות של פסיקת RX ובעיגול 4 זה הקפיצה לפונקציה של המנייה מעלה של הלדים :

| | , - | | _ | | |
|---|-------------------------------------|------|------|---------------|---------------------------------|
| Į | 0x200a0000 addi \$10,\$0,0x00000000 | 151: | addi | \$t2, \$0, 0 | # init timer |
| 3 | 0x20110000 addi \$17,\$0,0x00000000 | 152: | addi | \$s1, \$0, 0 | # 0 when count up (1 when down) |
| 3 | 0x2008003f addi \$8,\$0,0x0000003f | 153: | addi | \$t0,\$0,0x3F | # BTIE is enabled |
|) | 0xac08082c sw \$8,0x0000082c(\$0) | 154: | sw | \$t0,0x82C | |
| ī | 0x08000c56 i 0x00003158 | 155: | i | LeaveISR | |


MARSב איור 24 קידוד הפקודות

1- בבדיקה הבאה, נבדוק את התקשורת חזרה למחשב, ולכן נראה מתי הסיגנל של הTX עולה ל-DATA_VLD_TX עולה ל-TX יש את האומר שמתחיל שידור חזרה. ואנו רואים בחץ שבבאפר של הTX יש את האות הראשונה של המילה שרוצים לכתוב כלומר TX שזה האות T, כלומר הוא מוכן לשליחה.



Signal Tap 3 איור 25 ניתוח מקרה 25

במסך הבא, נדגום מתח הIFG של הTX עולה ל-1 וניתן לראות שהוא נכנס לרוטינת שירות של פסיקת TX בעיגול עבור הבא, נדגום מתח ואז בעיגול 2 אנחנו רואים כמו במקרה הקודם עבור המידע הבא שרוצים לשלוח שבמקרה שלנו זה 20 הקסה כלומר האות l.



Signal Tap 4 איור 26 ניתוח מקרה