第四章 三相市電鎖相迴路實驗結果

4.1 三相市電鎖相迴路

為了印證本論文所發展的嵌入式數位訊號處理系統,能夠真正實現在電力電子的實務應用上。本論文將以三相市電鎖相迴路的控制架構為例,驗證使用本系統之硬體實作,確實能夠獲得理想中的結果。

4.1.1 簡介

隨著人類對於電力品質、電力穩定度的要求日益增高,使得像是靜態虛功率補償器(static VAR compensator)、主動濾波器(active power filter)及不斷電系統(uninterruptible power supply)等,廣泛地被使用在市電系統上。由於這些電能轉換系統,往往需要擷取市電電壓的頻率與相位。因此,這些系統都必須使用鎖相迴路(phase-locked-loop, PLL)來達成這個目的。

在早期,常使用偵測供電電壓零交越點(zero crossing point)的方式,來獲得供電電壓的頻率與相位資訊[18]。然而,如果偵測零交越點的話,每次偵測都必須間隔供電電壓的半週期,所得的相位資料只侷限在 0°、180°這幾個點而已,無法完全反應出整個供電電壓的相位資訊。使得偵測零交越點這種方法,在電能轉換的應用上有其不足之處。

一般在三相電壓供電的情況下,當電能轉換器在操作時,有時得面對供電電壓發生驟降、諧波污染、頻率微小變動之類的情形,造成無法獲得正確的相位資料。而本章所介紹之利用同步框轉換技巧,且能在受干擾的供電電壓下,保持強健、快速動態響應的三相鎖相迴路

系統(three-phase phase locked loop, 3-phase PLL),則不失為一種適合電能轉換器的相位追蹤系統(phase tracking)。近年來,對於這種三相鎖相迴路系統的研究很多。本章將於下一小節對該系統的控制原理作簡要介紹。

4.1.2 控制原理

圖 4.1 為三相鎖相迴路的控制架構圖。其中 V_{ab} 、 V_{bc} 和 V_{ca} 為從市電取樣而來的三相線對線電壓。若假設V為市電線電壓振幅, θ 為市電線電壓相位,則三相線電壓可表示如下:

$$\begin{bmatrix} V_{ab} \\ V_{bc} \\ V_{ca} \end{bmatrix} = \begin{bmatrix} V\cos(\theta) \\ V\cos(\theta - \frac{2\pi}{3}) \\ V\cos(\theta - \frac{4\pi}{3}) \end{bmatrix}$$
(\$\pm\$\frac{1}{3}\$

將三相線電壓經過靜止框轉換後,可得 V_{ds} 與 V_{qs} ,如下式所示:

$$\begin{bmatrix} V_{qs} \\ V_{ds} \end{bmatrix} = \frac{2}{3} \times \begin{bmatrix} 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & -\frac{\sqrt{3}}{2} & \frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} V_{ab} \\ V_{bc} \\ V_{ca} \end{bmatrix}$$
 (\$\frac{\pi}{2}\$ 4.2)

利用鎖相迴路的輸出 θ^* 對 V_{ds} 與 V_{qs} 作同步框轉換後,可得 V_{de} 與 V_{ge} ,如下式所示:

$$\begin{bmatrix} V_{qe} \\ V_{de} \end{bmatrix} = \begin{bmatrix} \cos(\theta^*) & -\sin(\theta^*) \\ \sin(\theta^*) & \cos(\theta^*) \end{bmatrix} \begin{bmatrix} V_{qs} \\ V_{ds} \end{bmatrix}$$
 (\$\frac{\pi}{2}\$ 4.3)

令 $\delta=\theta^*-\theta$,將 (式 4.1) 與 (式 4.2) 代入 (式 4.3) 中,可得 V_{de} 、 V_{qe} 與 δ 的關係式,如 (式 4.4) 所示。並且可將圖 4.1 簡化成如圖 4.2 的控制架構。

$$\begin{bmatrix} V_{qe} \\ V_{de} \end{bmatrix} = \begin{bmatrix} V\cos(\theta^* - \theta) \\ V\sin(\theta^* - \theta) \end{bmatrix} = \begin{bmatrix} V\cos(\delta) \\ V\sin(\delta) \end{bmatrix}$$
 (\$\pm\$ 4.4)




圖 4.1 三相鎖相迴路控制架構圖[19]




圖 4.2 簡化的三相鎖相迴路控制架構圖

從圖 4.2 可知,當 δ 很小時, $\sin(\delta)$ 將會幾乎等於 δ 。此時,整個鎖相迴路系統可以視為在順向路徑上包含輸入增益為 V 及積分控制器的線性控制系統。假設市電相位 θ 為輸入,經鎖相迴路計算而得之相位 θ^* 為輸出,則此閉迴路系統的轉移函數可以表示如下:

$$\frac{\Theta^*(s)}{\Theta(s)} = \frac{VK_P(s + \frac{K_I}{K_P})}{s^2 + VK_P s + VK_I}$$
 (\$\frac{\pi}{s} 4.5)

其中 K_p 與 K_I 為比例積分控制器的增益值。

根據此轉移函數的特性方程式:

$$\Delta(s) = s^2 + VK_P s + VK_I = 0 \qquad (\vec{\pm} 4.6)$$

可得此轉移函數的極點為:

$$s_{p1} = \frac{-VK_P + \sqrt{(VK_P)^2 - 4VK_I}}{2}$$
 (£ 4.7)

$$s_{p2} = \frac{-VK_P - \sqrt{(VK_P)^2 - 4VK_I}}{2}$$
 (\$\frac{1}{4}\$.8)

根據 Benjamin C. Kuo 所著自動控制系統一書中的定義,所謂頻寬 (bandwidth)是指當轉移函式之振幅值降至直流增益值 70.7%時的頻率

[20]。依此定義,可得如(式4.9)的關係式:

經過化簡計算後,可得頻寬ω,如(式4.10)所示。

$$\omega_b = \{ \frac{V}{2} [(VK_P^2 + 2K_I) + \sqrt{V^2 K_P^4 + 4VK_P^2 K_I + 8K_I^2}] \}^{\frac{1}{2}}$$
 (£ 4.10)

由(式 4.7)與(式 4.8)可知,只要 K_p 與 K_I 皆為正值,則此閉 迴路系統的極點皆在左半平面上,為一穩定系統。但是鎖相迴路在實際應用上,還必須具備快速的動態響應;以及處在受諧波污染的供電電壓下,保有良好的諧波抑制能力。因此,以下就兩組 K_p 與 K_I 值,在系統輸入為電壓振幅 311V 的情況下,計算其極點位置與頻寬,討論不同頻寬下對三相鎖相迴路系統的影響。並得到如圖 4.3 及圖 4.4的系統波德圖。

1.
$$K_P = 12$$
, $K_I = 20800$, $V = 311V$;
$$pole1 = -1866 + j1.7282$$
, $pole2 = -1866 - j1.7282$;
頻寬 $\omega_b(Hz) = 848Hz$;

2.
$$K_P = 1.43$$
 , $K_I = 453$, $V = 311V$; pole1 = -222.37+j3.0239 , pole2 = -222.37-j3.0239 ; 頻 寬. $\omega_b(Hz) = 115Hz$;

由於三相鎖相迴路系統是一個二階系統,可以透過選擇合適的系統頻寬,發揮低通濾波的功能,以適應輸入電壓源受諧波干擾下的情況[21]。

Bode Diagrams




圖 4.3 $K_P = 12$ 與 $K_I = 20800$ 時的系統波德圖

Bode Diagrams




圖 4.4 $K_p = 1.43$ 與 $K_I = 453$ 時的系統波德圖

可是相形之下,系統頻寬低將造成動態響應變慢。因此,在頻寬和動態響應的取捨上,就必須根據三相鎖相迴路系統所應用的領域或產品,選擇較為著重的部分來加以設計。圖 4.5 就本節所選擇的兩組 K_p 與 K_i 值,分析其單位步階響應的時域圖。由圖上可知,當 $K_p=12$ 、 $K_i=20800$ 、頻寬為 848Hz 時,其安定時間(settling time)約為 0.002秒;當 $K_p=1.43$ 、 $K_i=453$ 、頻寬為 115Hz 時,其安定時間約為 0.013秒。所謂安定時間是指當步階響應衰減至其終值的特定百分比以內所需的時間。所以對這兩組不同頻寬的 K_p 與 K_i 進行比較後,即可瞭解三相鎖相迴路系統的暫態響應與穩態響應的關係。其後將於 4.4.3 節做暫態響應的實際驗證。

以下各節,將以模擬和實作驗證本節之控制原理,並且選擇較為 適合的 K_p 和 K_r 值,做為實現三相鎖相迴路系統的依據。




圖 4.5 三相鎖相迴路系統的單位步階響應時域圖(fig(a)之 $K_p = 12 \cdot K_I$ = 20800、頻寬為 848Hz; fig(b)之 $K_p = 1.43 \cdot K_I = 453 \cdot$ 頻寬為 115Hz)

4.2 模擬結果

Simulink 軟體是 MATLAB 程式中的應用工具盒(toolbox)之一, 主要的功能在於針對動態系統作適當地模擬與分析。讓使用者可以在 實做硬體系統之前,預先對系統做模擬分析,並可做即時修正,增加 系統效能,減少反覆修改的時間,達到高效率開發系統的目的[22]。

本節將以 Simulink 軟體模擬在三相線電壓峰值 311V、頻率 60Hz 的市電輸入為平衡電壓源、諧波電壓源時,及當市電電壓遭遇電壓驟降時的響應波形。透過系統模擬結果和理論驗證,選擇適當的 K_p 和 K_I 值,獲得一個具有良好濾波能力與相位追蹤效果的鎖相迴路系統,以做為硬體實做的設計依據。

4.2.1 三相平衡電壓源

● 使用 Simulink 的圖形化介面,可以構建如圖 4.6 之三相鎖相迴路 系統。設定模擬時間為 1.5 秒,進行在三相平衡電壓源下的模擬。




圖 4.6 三相平衡電壓源下,以 Simulink 所構建之鎖相迴路系統

• 系統輸入為線電壓峰值 311V,且不含諧波成分的 60Hz 三相平衡電壓源。系統輸出為鎖相迴路計算的市電相位 θ^* ,以餘弦函式乘以一百倍的增益後表示。所得之輸出入波形如圖 4.7 所示。在圖 4.7 中,(a)圖的 $K_p=12$ 與 $K_I=20800$;(b)圖的 $K_p=1.43$ 與 $K_I=453$ 。




圖 4.7 三相平衡電壓源下,線電壓 V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 模擬波形

• 系統輸入為線電壓峰值 311V,且不含諧波成分的 60Hz 三相平衡電壓源。系統輸出為鎖相迴路計算的市電相位 θ^* 。因為 θ^* 以弳度為單位,將之乘以 20 倍增益後表示,以方便觀察。所得之輸出入波形如圖 4.8 所示。在圖 4.8 中,(a)圖的 $K_p = 12$ 與 $K_I = 20800$; (b)圖的 $K_p = 1.43$ 與 $K_I = 453$ 。




圖 4.8 三相平衡電壓源下,線電壓 V_{ab} 與鎖相迴路輸出 θ^* 模擬波形

4.2.2 三相平衡諧波電壓源

使用 Simulink 的圖形化介面,可以構建如圖 4.9 之諧波電壓源輸入的三相鎖相迴路系統。其中市電輸入部分,設定成具有五次諧波佔 10%、七次諧波佔 5%的諧波電壓源。設定模擬時間為 1.5 秒,進行在三相平衡諧波電壓源下的模擬。




圖 4.9 三相平衡諧波電壓源下,以 Simulink 所構建之鎖相迴路系統

• 系統輸入為線電壓峰值 311V,包含五次和七次諧波成分的三相平衡電壓源。系統輸出為鎖相迴路計算的市電相位 θ^* ,以餘弦函式乘以一百倍的增益後表示。所得之輸出入波形如圖 4.10 所示。在圖 4.10 中,(a)圖的 $K_p = 12$ 與 $K_I = 20800$; (b)圖的 $K_p = 1.43$ 與 $K_I = 453$ 。




圖 4.10 三相平衡諧波電壓源下,線電壓 V_{ab} 與鎖相迴路輸出 $cos\theta^*$ 模 擬波形

• 系統輸入為線電壓峰值 311V,包含五次和七次諧波成分的三相平衡電壓源。系統輸出為鎖相迴路計算的市電相位 θ^* 。因為 θ^* 以整度為單位,將之乘以 20 倍增益後表示,以方便觀察。所得之輸出入波形如圖 4.11 所示。在圖 4.11 中,(a)圖的 $K_p=12$ 與 $K_I=20800$;(b)圖的 $K_p=1.43$ 與 $K_I=453$ 。




圖 4.11 三相平衡諧波電壓源下,線電壓 V_{ab} 與鎖相迴路輸出 θ^* 模擬 波形

• 本模擬環境產生之諧波電源的總諧波失真因數(total harmonic distortion, THD)為 11.2069%,其頻譜分析圖如圖 4.12(a)所示。圖 4.12(b)為 $K_p=12$ 與 $K_I=20800$ 時,系統輸出響應之頻譜圖;圖 4.12(c)為 $K_p=1.43$ 與 $K_I=453$ 時,系統輸出響應之頻譜圖。




圖 4.12(a) 諧波電壓源 Vab 輸入頻譜圖




圖 4.12(b) $K_P = 12$ 與 $K_I = 20800$ 時,輸出響應頻譜圖




圖 4.12(c) $K_P = 1.43$ 與 $K_I = 453$ 時,輸出響應頻譜圖

4.2.3 三相電壓驟降

使用 Simulink 的圖形化介面,可以構建在三相市電輸入發生三相電壓驟降時的鎖相迴路系統,如圖 4.13 所示。設定模擬時間為 1.5 秒,且於 1.05 秒時,三相市電發生 50%的電壓驟降。利用這些設定,模擬在三相電壓驟降發生時,鎖相迴路的輸出響應波形。




圖 4.13 模擬三相電壓驟降,以 Simulink 所構建之鎖相迴路系統

• 模擬開始時的系統輸入為峰值等於 311V 之三相平衡電壓源,間隔 1.05 秒後發生三相電壓驟降。系統輸出為鎖相迴路計算的市電相位 θ^* ,以餘弦函式乘以一百倍的增益後表示。所得之輸出入波形如圖 4.14 所示。在圖 4.14 中,(a)圖的 $K_p=12$ 與 $K_I=20800$;(b)圖的 $K_p=1.43$ 與 $K_I=453$ 。




圖 4.14 三相電壓驟降時,線電壓 V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 模擬波形

• 模擬開始時的系統輸入為峰值等於 311V 之三相平衡電壓源,間隔 1.05 秒後發生三相電壓驟降。系統輸出為鎖相迴路計算的市電相位 θ^* 。因為 θ^* 以弳度為單位,將之乘以 20 倍增益後表示,以方便觀察。所得之輸出入波形如圖 4.15 所示。在圖 4.15 中,(a) 圖的 $K_p = 12$ 與 $K_I = 20800$; (b) 圖的 $K_p = 1.43$ 與 $K_I = 453$ 。




圖 4.15 三相電壓驟降時,線電壓 V_{ab} 與鎖相迴路輸出 θ^* 模擬波形

4.2.4 單相電壓驟降

使用 Simulink 的圖形化介面,可以構建在三相市電輸入發生單相電壓驟降時的鎖相迴路系統,如圖 4.16 所示。設定模擬時間為1.5 秒,且於 1.05 秒時,A 相市電發生 50%的電壓驟降。利用這些設定,模擬在單相電壓驟降發生時,鎖相迴路的輸出響應波形。




圖 4.16 模擬單相電壓驟降,以 Simulink 所構建之鎖相迴路系統

• 模擬開始時的系統輸入為峰值等於 311V 之三相平衡電壓源,間隔 1.05 秒後,A 相電壓發生驟降。系統輸出為鎖相迴路計算的市電相位 θ^* ,以餘弦函式乘以一百倍的增益後表示。所得之輸出入波形如圖 4.17 所示。在圖 4.17 中,(a)圖的 $K_p = 12$ 與 $K_I = 20800$;(b)圖的 $K_p = 1.43$ 與 $K_I = 453$ 。




圖 4.17 單相電壓驟降時,線電壓 V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 模擬波形

• 模擬開始時的系統輸入為峰值等於 311V 之三相平衡電壓源,間隔 1.05 秒後,A 相電壓發生驟降。系統輸出為鎖相迴路計算的市電相位 θ^* 。因為 θ^* 以弳度為單位,將之乘以 20 倍增益後表示,以方便觀察。所得之輸出入波形如圖 4.18 所示。在圖 4.18 中,(a) 圖的 $K_P = 12$ 與 $K_I = 20800$; (b) 圖的 $K_P = 1.43$ 與 $K_I = 453$ 。




圖 4.18 單相電壓驟降時,線電壓 V_{ab} 與鎖相迴路輸出 θ^* 模擬波形

4.3 模擬結果討論

- 在三相平衡電壓源輸入,以及輸入電壓發生三相電壓驟降的情況下。因為輸入電壓並不含諧波成份,所以就本模擬所選擇之兩組 K_p與K_i值而言,雖然形成之系統頻寬不同,但由於皆形成穩定 系統,故都具有良好的輸出響應。
- 在三相平衡諧波電壓源輸入的情況下,為了使三相鎖相迴路系統 發揮低通濾波的功能,選擇形成系統頻寬較小的Kp與KI值,可 以使系統抑制諧波影響,獲得理想的輸出響應。不過,值得注意 的是,較小的頻寬往往使得系統的安定時間變長,造成動態響應 變慢。
- 在輸入電壓發生單相電壓驟降的情況下,即使選擇形成系統頻寬較小之Kp與K,值,也無法達到理想的輸出響應。雖然從圖 4.17和圖 4.18顯示,形成頻寬較小的Kp與K,值似乎具有較佳的輸出響應,不過這個原因應該起源於這一組的K,值較小,使得系統對於迴授變動的影響,反應變得遲緩,所以得到一個較為平滑的響應波形。
- 基本上,單相電壓驟降發生時,等同於對系統產生三相不平衡電壓輸入。在這個前提之下,就和三相鎖相迴路系統原本依據之控制原理所設定的輸入電壓條件產生衝突。也就是說,三相鎖相迴路系統不適用於在三相不平衡的電壓輸入下。以下就此情形重新推導系統的數學模型:

假設三相輸入電壓中的線電壓 V_{ab} 變成只有原先振幅的一半,其他兩相線電壓的振幅及相位差不變,則可表示如下式:

$$\begin{bmatrix} V_{ab} \\ V_{bc} \\ V_{ca} \end{bmatrix} = \begin{bmatrix} \frac{1}{2}V\cos(\theta) \\ V\cos(\theta - \frac{2\pi}{3}) \\ V\cos(\theta - \frac{4\pi}{3}) \end{bmatrix}$$
 (£ 4.11)

經過靜止框轉換後,可得 V_{qs} 與 V_{ds} ,如以下兩式所示:

$$\begin{split} V_{qs} &= \frac{2}{3} (V_{ab} - \frac{1}{2} V_{bc} - \frac{1}{2} V_{cz}) \\ &= \frac{2}{3} [\frac{1}{2} V \cos(\theta) - \frac{1}{2} V \cos(\theta - \frac{2}{3}\pi) - \frac{1}{2} V \cos(\theta - \frac{4}{3}\pi)] \\ &= \frac{V}{3} [\cos(\theta) + \frac{1}{2} \cos(\theta) - \frac{\sqrt{3}}{2} \sin(\theta) + \frac{1}{2} \cos(\theta) + \frac{\sqrt{3}}{2} \sin(\theta)] \\ &= \frac{2}{3} V \cos(\theta) \end{split} \tag{\sharp 4.12}$$

$$\begin{split} V_{ds} &= \frac{2}{3} \left(-\frac{\sqrt{3}}{2} V_{bc} + \frac{\sqrt{3}}{2} V_{ca} \right) \\ &= \frac{2}{3} \left[-\frac{\sqrt{3}}{2} V \cos(\theta - \frac{2}{3}\pi) + \frac{\sqrt{3}}{2} V \cos(\theta - \frac{4}{3}\pi) \right] \\ &= -V \sin(\theta) \end{split}$$
 (\$\frac{\pi}{2} 4.13\$)

代入(式 4.3)可得經同步框轉換後的 V_{de} ,如下式所示:

$$V_{de} = \sin(\theta^*) \times V_{qs} + \cos(\theta^*) \times V_{ds}$$

$$= \frac{2}{3} V \sin(\theta^*) \cos(\theta) - V \cos(\theta^*) \sin(\theta)$$

$$= V[\sin(\theta^*) \cos(\theta) - \cos(\theta^*) \sin(\theta)] - \frac{1}{3} V \sin(\theta^*) \cos(\theta)$$

$$= V \sin(\theta^* - \theta) - \frac{1}{3} V \sin(\theta^*) \cos(\theta)$$

$$= V \sin(\theta^* - \theta) - \frac{1}{3} V \sin(\theta^*) \cos(\theta)$$

由於三相鎖相迴路系統的控制命令輸入設計為 $V_{de}^*=0$,亦即希望系統輸出相位 θ^* 等於市電輸入相位 θ 。但是在三相不平衡電壓輸入的情況下,從(式 4.14)可知這個閉迴路系統永遠會存在 $\frac{1}{3}V\sin(\theta^*)\cos(\theta)$ 的誤差值,無法達成相位追蹤的目的。所以對於三相不平衡電壓輸入的情況,必須提出另一個數學模型來加以改善,例如單相鎖相迴路系統(single-phase PLL)等[19][23]。

4.4 實驗結果




圖 4.19 三相鎖相迴路系統之實驗硬體架構圖

本論文所建構之三相鎖相迴路系統的硬體架構,如圖 4.19 所示。整個硬體實驗環境包含了以 TMS320C6711B 為核心的嵌入式數位訊號處理系統,電壓偵測電路(附錄 A), IGBT 閘極驅動電路(附錄 B),直流電壓輸入 311V 的反流器,電感值等於 7mH 與電容值等於 $40\mu F$ 所組成截止頻率(cutoff frequency)為 300Hz 的低通濾波器,以及電阻值等於 150Ω 的輸出負載。以下將在三相平衡電壓輸入、三相諧波電壓輸入和輸入電壓發生驟降的情形下,實驗三相鎖相迴路系統的實際輸出響應,對照前節之模擬結果。

4.4.1 三相平衡電壓源

於實驗室構建在三相平衡電壓源下,以實際硬體電路實現三相鎖 相迴路系統。

系統輸入為線電壓峰值 311V,且不含諧波成分的 60Hz 三相平衡電壓源。由模擬結果可知,選擇 K_p=12 與 K_i=20800,即能獲得理想的響應輸出。圖 4.20 為市電線電壓 V_{ab}與經 DSP 計算所得之鎖相迴路輸出 cosθ*的實驗波形。




圖 4.20 三相平衡電壓源下,線電壓 V_{ab} 與鎖相迴路輸出 $cos\theta^*$ 實驗波形 (CH1: V_{ab} ; CH2: $cos\theta^*$)

• 系統輸入為線電壓峰值 311V,且不含諧波成分的 60Hz 三相平衡電壓源。由模擬結果可知,選擇 $K_p = 12$ 與 $K_I = 20800$,即能獲得理想的響應輸出。圖 4.21 為市電線電壓 V_{ab} 與經 DSP 計算所得之鎖相迴路輸出 θ^* 的實驗波形。




圖 4.21 三相平衡電壓源下,線電壓 V_{ab} 與鎖相迴路輸出 θ^* 實驗波形 $(CH1:V_{ab}\;;CH2:\theta^*)$

● DSP 將計算所得之鎖相迴路輸出以調變比(modulation index)等於 0.5 的大小,經過嵌入式系統上 PWM 的處理,透過輸出埠輸出四 組反流器開關訊號。反流器的輸入為直流電壓 311V,產生之交流 電壓經截止頻率為 300Hz 的低通濾波器輸出到 150Ω 的電阻上,可得與市電線電壓 V_{ab} 同相之電阻跨壓 V_{o} 。圖 4.22 為市電線電壓 V_{ab} 與電阻負載電壓 V_{o} 的實驗波形。




圖 4.22 三相平衡電壓源下,線電壓 V_{ab} 與反流器輸出到電阻負載電 $\mathbb{E}\ V_o$ 的實驗波形 (CH1: V_{ab} ; CH4: V_o)

4.4.2 三相平衡諧波電壓源

於實驗室構建在三相平衡諧波電壓源下,以實際硬體電路實現三相鎖相迴路系統。為了得到一個諧波電壓源,將三相市電輸入連接至一由整流子、電感、電容及電阻構成之非線性負載。使得鎖相迴路系統市電輸入端受此非線性負載之影響,產生 THD 為 7.8859%的諧波電壓源。

系統輸入為線電壓峰值 311V,包含諧波成分且 THD 為 7.8859%的三相平衡諧波電壓源。選擇 K_p=12 與 K_I=20800 形成較大之系統頻寬,實際驗證三相鎖相迴路系統之輸出響應。圖 4.23 為市電線電壓 V_{ab}與經 DSP 計算所得之鎖相迴路輸出 cosθ*的實驗波形。




圖 4.23 三相平衡諧波電壓源下, $K_P = 12 \, \text{與} \, K_I = 20800 \, \text{時之線電壓}$ V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 實驗波形 (CH1: V_{ab} ; CH2: $\cos\theta^*$)

系統輸入為線電壓峰值 311V,包含諧波成分且 THD 為 7.8859%的三相平衡諧波電壓源。選擇 K_p=1.43 與 K₁=453 形成較小之系統頻寬,實際驗證三相鎖相迴路系統之輸出響應。圖 4.24 為市電線電壓 V_{ab}與經 DSP 計算所得之鎖相迴路輸出 cosθ*的實驗波形。




圖 4.24 三相平衡諧波電壓源下, $K_p = 1.43$ 與 $K_I = 453$ 時之線電壓 V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 實驗波形 (CH1: V_{ab} ; CH2: $\cos\theta^*$)

系統輸入為線電壓峰值 311V,包含諧波成分且 THD 為 7.8859%的三相平衡諧波電壓源。選擇 K_P=12 與 K_I=20800 形成較大之系統頻寬,實際驗證三相鎖相迴路系統之輸出響應。圖 4.25 為市電線電壓 V_{ab}與經 DSP 計算所得之鎖相迴路輸出 θ*的實驗波形。




圖 4.25 三相平衡諧波電壓源下, $K_P = 12$ 與 $K_I = 20800$ 時之線電壓 V_{ab} 與鎖相迴路輸出 θ^* 實驗波形 (CH1: V_{ab} ; CH2: θ^*)

系統輸入為線電壓峰值 311V,包含諧波成分且 THD 為 7.8859%的三相平衡諧波電壓源。選擇 K_p=1.43 與 K_i=453 形成較小之系統頻寬,實際驗證三相鎖相迴路系統之輸出響應。圖 4.26 為市電線電壓 V_{ab}與經 DSP 計算所得之鎖相迴路輸出 θ*的實驗波形。




圖 4.26 三相平衡諧波電壓源下, $K_P = 1.43$ 與 $K_I = 453$ 時之線電壓 V_{ab} 與鎖相迴路輸出 θ^* 實驗波形 (CH1: V_{ab} ; CH2: θ^*)

• DSP 將計算所得之鎖相迴路輸出以調變比等於 0.5 的大小,經過嵌入式系統上 PWM 的處理,透過輸出埠輸出四組反流器開關訊號。反流器的輸入為直流電壓 311V,產生之交流電壓經截止頻率為 300Hz 的低通濾波器輸出到 150Ω 的電阻上,可得與市電線電壓 V_{ab} 同相之電阻跨壓 V_{o} 。圖 4.27 為 K_{p} =12 與 K_{I} =20800 時,市電線電壓 V_{ab} 與電阻負載電壓 V_{o} 的實驗波形。




圖 4.27 三相平衡諧波電壓源下, $K_P = 12$ 與 $K_I = 20800$ 時之線電壓 V_{ab} 與反流器輸出到電阻負載電壓 V_o 的實驗波形 (CH1: V_{ab} ; CH4: V_o)

• DSP 將計算所得之鎖相迴路輸出以調變比等於 0.5 的大小,經過嵌入式系統上 PWM 的處理,透過輸出埠輸出四組反流器開關訊號。反流器的輸入為直流電壓 311V,產生之交流電壓經截止頻率為 300Hz 的低通濾波器輸出到 150Ω 的電阻上,可得與市電線電壓 V_{ab} 同相之電阻跨壓 V_{o} 。圖 4.28 為 K_{p} =1.43 與 K_{I} =453 時市電線電壓 V_{ab} 與電阻負載電壓 V_{o} 的實驗波形。




圖 4.28 三相平衡諧波電壓源下, $K_P=1.43$ 與 $K_I=453$ 時之線電壓 V_{ab} 與反流器輸出到電阻負載電壓 V_o 的實驗波形 (CH1: V_{ab} ; CH4: V_o)

• 三相平衡諧波電壓源的 THD=7.8859%, 其頻譜分析圖如圖 4.29(a) 所示。圖 4.29(b)為 $K_p=12$ 與 $K_I=20800$ 時,DSP 計算所得之鎖相迴路輸出 $\cos\theta^*$ 的頻譜圖;圖 4.29(c)為 $K_p=1.43$ 與 $K_I=453$ 時,DSP 計算所得之鎖相迴路輸出 $\cos\theta^*$ 的頻譜圖。




圖 4.29(a) 實驗產生之諧波電壓源 Vab 輸入頻譜圖




圖 4.29(b) $K_P = 12$ 與 $K_I = 20800$ 時之鎖相迴路輸出 $\cos \theta^*$ 頻譜圖




圖 4.29(c) $K_P = 1.43$ 與 $K_I = 453$ 時之鎖相迴路輸出 $\cos\theta^*$ 頻譜圖

• 圖 4.30(a)為 $K_p=12$ 與 $K_I=20800$ 時,反流器輸出到電阻負載電壓 V_O 的頻譜圖;圖 4.30(b)為 $K_P=1.43$ 與 $K_I=453$ 時,反流器輸出到電阻負載電壓 V_O 的頻譜圖。




圖 4.30(a) $K_P = 12$ 與 $K_I = 20800$ 時之反流器輸出到電阻負載電壓 V_o 的頻譜圖




圖 4.30(b) $K_P = 1.43$ 與 $K_I = 453$ 時之反流器輸出到電阻負載電壓 V_o 的頻譜圖

4.4.3 三相電壓驟降

於實驗室構建當三相市電輸入發生三相電壓驟降的情況下,以實際硬體電路實現三相鎖相迴路系統。驟降發生前為電壓振幅 310V 的三相市電;驟降發生後為電壓振幅 180V 的三相市電。

系統輸入為線電壓峰值 311V,且不含諧波成分的 60Hz 三相平衡電壓源。之後發生三相電壓驟降。由模擬結果可知,選擇 K_P=12 與 K_I=20800,即能獲得理想的響應輸出。圖 4.31 為市電線電壓 V_{ab} 與經 DSP 計算所得之鎖相迴路輸出 cosθ*的實驗波形。




圖 4.31 三相電壓驟降時, $K_P = 12$ 與 $K_I = 20800$ 時之線電壓 V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 實驗波形(CH1: V_{ab} ;CH2: $\cos\theta^*$)

系統輸入為線電壓峰值 311V,且不含諧波成分的 60Hz 三相平衡電壓源。之後發生三相電壓驟降。由模擬結果可知,選擇 K_p=12 與 K₁=20800,即能獲得理想的響應輸出。圖 4.32 為市電線電壓 V_{ab} 與經 DSP 計算所得之鎖相迴路輸出 θ*的實驗波形。




圖 4.32 三相電壓驟降時, $K_P = 12$ 與 $K_I = 20800$ 時之線電壓 V_{ab} 與鎖相迴路輸出 θ^* 實驗波形 (CH1: V_{ab} ; CH2: θ^*)

• DSP 將計算所得之鎖相迴路輸出以調變比等於 0.5 的大小,經過嵌入式系統上 PWM 的處理,透過輸出埠輸出四組反流器開關訊號。反流器的輸入為直流電壓 311V,產生之交流電壓經截止頻率為 300Hz 的低通濾波器輸出到 150Ω 的電阻上,可得與市電線電壓 V_{ab} 同相之電阻跨壓 V_{o} 。圖 4.33 為市電線電壓 V_{ab} 與電阻負載電壓 V_{o} 的實驗波形。




圖 4.33 三相電壓驟降時, $K_P = 12$ 與 $K_I = 20800$ 時之線電壓 V_{ab} 與反 流器輸出到電阻負載電壓 V_o 的實驗波形 (CH1: V_{ab} ; CH4: V_o)

• 為了比較不同頻寬的 K_p 與 K_I 值,對於三相鎖相迴路系統暫態響應之影響,再選擇 $K_p=1.43$ 與 $K_I=453$,得到如圖 4.34 市電線電壓 V_{ab} 與經 DSP 計算所得之鎖相迴路輸出 $\cos\theta^*$ 的實驗波形。




圖 4.34 三相電壓驟降時, $K_p = 1.43$ 與 $K_I = 453$ 時之線電壓 V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 實驗波形 (CH1: V_{ab} ; CH2: $\cos\theta^*$)

• 將實際波形於驟降發生的時刻放大五倍,可得圖 4.35 (當 $K_p = 12$ 與 $K_I = 20800$ 時)與圖 4.36 (當 $K_p = 1.43$ 與 $K_I = 453$ 時)線電壓 V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 的波形。藉此兩圖,可對於不同頻寬下,三相鎖相迴路系統的暫態響應進行比較。




圖 4.35 三相電壓驟降時, $K_P = 12$ 與 $K_I = 20800$ 時之線電壓 V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 暫態波形(CH1: V_{ab} ;CH2: $\cos\theta^*$)




圖 4.36 三相電壓驟降時, $K_p=1.43$ 與 $K_I=453$ 時之線電壓 V_{ab} 與鎖相迴路輸出 $\cos\theta^*$ 暫態波形(CH1: V_{ab} ;CH2: $\cos\theta^*$)

4.4.4 單相電壓驟降

於實驗室構建當三相市電輸入發生單相電壓驟降的情況下,以實際硬體電路實現三相鎖相迴路系統。單相驟降發生前,三相市電的電壓振幅為 310V;單相驟降發生後,線電壓 V_{ab} 的電壓振幅變為 240V。

系統輸入為線電壓峰值 311V,且不含諧波成分的 60Hz 三相平衡電壓源,之後發生單相電壓驟降。由模擬結果可知,系統頻寬大小並無改善三相不平衡市電輸入時,相位追蹤的能力。故選擇形成較小頻寬的 K_p=1.43 與 K_i=453,以印證模擬結果。圖 4.37 為市電線電壓 V_{ab} 與經 DSP 計算所得之鎖相迴路輸出 cosθ*的實驗波形。




圖 4.37 單相電壓驟降時,線電壓 V_{ab} 與鎖相迴路輸出 $cos\theta^*$ 實驗波形 $(CH1:V_{ab};CH2:cos\theta^*)$

• 系統輸入為線電壓峰值 311V,且不含諧波成分的 60Hz 三相平衡電壓源,之後發生單相電壓驟降。由模擬結果可知,系統頻寬大小並無改善三相不平衡市電輸入時,相位追蹤的能力。故選擇形成較小頻寬的 $K_p=1.43$ 與 $K_I=453$,以印證模擬結果。圖 4.38 為市電線電壓 V_{ab} 與經 DSP 計算所得之鎖相迴路輸出 θ^* 的實驗波形。




圖 4.38 單相電壓驟降時,線電壓 V_{ab} 與鎖相迴路輸出 θ^* 實驗波形 $(CH1:V_{ab};CH2:\theta^*)$

• DSP 將計算所得之鎖相迴路輸出以調變比等於 0.5 的大小,經過嵌入式系統上 PWM 的處理,透過輸出埠輸出四組反流器開關訊號。反流器的輸入為直流電壓 311V,產生之交流電壓經截止頻率為 300Hz 的低通濾波器輸出到 150Ω 的電阻上,可得與市電線電壓 V_{ab} 同相之電阻跨壓 V_{o} 。圖 4.39 為市電線電壓 V_{ab} 與電阻負載電壓 V_{o} 的實驗波形。




圖 4.39 單相電壓驟降時,線電壓 V_{ab} 與反流器輸出到電阻負載電壓 V_{o} 的實驗波形 (CH1: V_{ab} ; CH4: V_{o})

4.5 實驗結果討論

- 使用本論文發展之數位訊號處理系統實現三相鎖相迴路,其實驗結果完全印證模擬結果,確實證明本發展系統於實際應用上之可靠度與即時控制性,足以做為研究上執行數位訊號處理的一項工具。
- 由圖 4.22、圖 4.27、圖 4.28、圖 4.33 及圖 4.39 中反流器輸出到電阻負載電壓 V。的實驗波形可知,本論文之發展系統確實能夠應用於電力電子轉換器的控制上。由於本系統具有 48 組的輸出埠(參見圖 3.1),故最高可同時控制 48 組的電力電子開關。這也是當初發展系統時所規劃的一項特點。
- 由圖 4.35 及圖 4.36 可知,若選擇的 Kp與 K₁值所造成的系統頻寬較小,則具有較佳的諧波抑制能力。但是由圖 4.5 的步階響應時域圖可知,當頻寬小時,其系統的安定時間較長,將使動態響應變慢,而反之則否。所以三相鎖相迴路系統實際對於諧波抑制能力與暫態反應時間兩者的取捨上,必須考慮該鎖相迴路所應用的用途,分析該用途所著重的地方,做為選擇的依據。舉例來說,電壓驟降補償器需要暫態反應時間較快的鎖相迴路系統;而主動濾波器則需要具有較佳諧波抑制能力的鎖相迴路系統。