器件清单 · 芯片、接口与二极管

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

对应 2026-10-22 16:02 保存的 v3.epro2 / PCB3。本文完整包含 BOM、所有器件端子连接、电脑端接线、当前采集配置与 LED / IMU 中断接线。J1 固定为 1=LTC、2=GND、3=DATA、4=5V。

位号	型号	封装 / 商城编号
U1	ADS122S14IRTER	WQFN-16 / 3×3mm / EP C53283827
U2	ICM-45686	LGA-14 / 2.5×3mm C22459454
U3	STM32C011F6P6TR	TSSOP-20 / 0.65mm 脚距 C7021404
U4	TPS7A2033PDBVR	SOT-23-5 / DBV C2862740
U5	TLV7011DBVR	SOT-23-5 / DBV C702117
D1	TPD1E01B04DPYR	X1SON-2 C779389
D2	TPD1E10B06DYAR	SOD-523 C3712135
D3	BAT54S,215	SOT-23-3 C47546
J1	SM04B-GHS-TB(LF)(SN)	GH 1.25mm / 卧式 SMT C189895
J2	排母 1*5P 2.54mm H5.7 直插	1×5 / 2.54mm 通孔 C2894845
J3	SM05B-GHS-TB(LF)(SN)	GH 1.25mm / 卧式 SMT C189896
LED1	GL0603UR01	0603 红色 LED / C51933292

U5 的采购型号为 TLV7011DBVR；导出 BOM 的封装名称写为 TSOT-23-5。必须按厂家 DBV 尺寸与焊盘映射核对并修正库关联，不能仅凭封装名称认定匹配。

当前导出 BOM 的 J2 是 5 针通孔排母封装；若仅焊应变片导线，可保留通孔而不采购排母，投板前确认装配选项。

LED1 采用工程中的 GL0603UR01；1脚为阳极 A，2脚为阴极 K。R20=2.2kΩ，低电流亮度以实物验证。

器件清单 · 电阻、电容与板外材料

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

位号	值 / 封装	制造商型号 / 商城编号
C1, C2, C4	10uF / C0402	GRM155R61A106ME11D C408132
C3, C5, C6, C8, C9, C10, C18, C23	100nF / C0402	CL05B104KO5NNNC C1525
C12, C13	10nF / C0402	GRM1555C1H103JE01D C22400107
C14, C15, C16, C17, C21	1nF / C0402	GRM1555C1H102JA01D C76947
C20, C22	1uF / C0402	HGC0402R5105K500NTEJ C7472948
R1, R2	1kΩ / R0805	PTFR0805B1K00V9 C19688529
R3, R4, R5, R6, R10, R19	100Ω / R0402	FRC0402F1000TS C2906860
R7, R8, R11, R14, R15, R16, R17	10kΩ / R0402	FRC0402F1002TS C2906861
R9	2.2kΩ / R0402	FRC0402F2201TS C2906865
R12	4.7kΩ / R0402	RC0402FR-074K7L C105871
R13	47kΩ / R0402	FRC0402F4702TS C2906872
R18	330kΩ / R0402	FRC0402F3303TS C2909349
R20	2.2kΩ / 0402	FRC0402F2201TS / C2906865；复用 R9 料号

C4：10uF / 10V / X5R，GRM155R61A106ME11D，与 C1/C2 同料号，当前设计已装入。C4.1 接 U3.4（3V3），C4.2 接 U3.5（GND）；C3=100nF 优先紧贴 U3 电源脚。C7/C11/C19 保持空号；未增加 C24。C12/C13 为 10nF C0G，C14～C17/C21 为 1nF C0G。

R1/R2 各 1kΩ，保留 PTFR0805B1K00V9（0.1%、5ppm/°C）。其他电阻按当前导出料号，不再沿用旧 PDF 对 R3～R6、R14～R17 的 0.1% 描述。C1/C2/C4 已统一 10uF / 0402；仍须确认 5V/3.3V 偏压后的有效容量满足 LDO 要求。

板外：SG1～SG6 为 120Ω 应变栅；GH 线端壳 GHR-04V-S、GHR-05V-S，配匹配压接端子或成品线束；3.3V 逻辑 USB-TTL、SWD 调试器及 5V 电源。PCB 厚度与层叠以实际制造工程为准。

引脚连接 · U1 ADC

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

U1 = ADS122S14IRTER。同名网络直接相连；E+=3V3，E-=GND。ADC 以 AVDD 作参考，REFOUT 不给桥路供电。NC 引脚各自独立悬空。

脚号	名称 / 网络	直接连接与用途
1	AIN0 / H_ADC_N	R6.2、C13.1、C17.2；补桥中点侧
2	AIN1 / H_ADC_P	R5.2、C13.2、C16.1；半桥应变片侧
3	AIN2 / F_ADC_P	R3.2、C12.2、C14.1；全桥正输入
4	AIN3 / F_ADC_N	R4.2、C12.1、C15.2；全桥负输入
5	AIN4 / REFP / GPIO0	NC；未用模拟输入，GPIO0_CFG=00b
6	AIN5 / REFN / GPIO1	NC；未用模拟输入，GPIO1_CFG=00b
7	AIN6 / GPIO2 / FAULT	NC；GPIO2_CFG=00b，不接铜线
8	AIN7 / GPIO3 / DRDY	ADC_DRDY → U3.10；配置为推挽 DRDY
9	CS / ADC_CS	U3.3、R7.2；低有效
10	SDO / SPI_MISO	U3.16、U2.1；CS 高时输出三态
11	SDI / SPI_MOSI	U3.14、U2.14
12	SCLK / SPI_SCK	U3.20、U2.13
13	DVDD / 3V3	C6.2 紧靠此脚
14	GND	地平面，就近地过孔
15	AVDD / 3V3	C5.2 紧靠此脚
16	REFOUT / ADC_REFOUT	仅接 C8.1
EP	裸露焊盘 / GND	必须接地；库中可能编号 17，核对映射

半桥差分 = AIN1 - AIN0，MUX_CFG=0x10；全桥差分 = AIN2 - AIN3，MUX_CFG=0x23。R7 只上拉 ADC_CS（U1.9），禁止连接到 U1.8 / ADC_DRDY；这是旧 Board1 错误的修复点。

模拟布局：R3～R6、C12～C17 靠近 ADC；差分两侧尽量对称并避免长支路。R1/R2 邻近等温、远离 LDO 等热源。输入走线远离 SCK、DATA、LED；下方保持连续地平面。

引脚连接 · U2 IMU 与 U4 电源

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

U2 · ICM-45686 / LGA-14

脚号	名称 / 网络	直接连接与配置
1	AP_SDO / SPI_MISO	U3.16、U1.10；四线 SPI
2	AUX1_SDIO / MAS_DA	NC；AUX 关闭，保留默认内部上拉
3	AUX1_SCLK / MAS_CLK	NC；AUX 关闭，保留默认内部上拉
4	INT1 / IMU_DRDY	U3.13 / PA6；FIFO 水位中断预留，固件待启用
5	VDDIO / 3V3	C10.2 紧靠此脚
6	GND	地平面
7	RESV	NC；保留默认内部上拉
8	VDD / 3V3	C9.2 紧靠此脚
9	INT2 / FSYNC / CLKIN	NC；相关功能关闭，保留内部上拉
10	AUX1_CS	NC；AUX 关闭，保留默认内部上拉
11	AUX1_SDO	NC；AUX 关闭，保留默认内部上拉
12	AP_CS / IMU_CS	U3.1、R8.2；低有效
13	AP_SCL / SPI_SCK	U3.20、U1.12
14	AP_SDA / SPI_MOSI	U3.14、U1.11；四线 SPI

U4 · TPS7A2033PDBVR / SOT-23-5

脚号	名称 / 网络	直接连接
1	IN / +5V_IN	J1.4、C1.1、D2.1；与 EN 直接相连
2	GND	C1.2、C2.1 就近接地平面
3	EN / +5V_IN	直接接 IN，输入上电即使能
4	NC	独立悬空，不接 5V、3V3 或 GND
5	OUT / 3V3	C2.2；供 MCU、ADC、IMU、U5、桥路与 LED

U4 无 EP。C1/C2 紧靠相应电源脚，回流短；各芯片本地 100nF 去耦仍需保留。ADC_AVDD 与桥激励共用 3V3，减少两者之间的电源压差。

引脚连接 · U3 MCU

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

U3 = STM32C011F6P6TR / TSSOP-20。PA4 用于状态 LED，PA6 接 IMU INT1；PA13/PA14 保留 SWD。以下功能说明按当前 fast 固件核对，LED 控制尚未写入现有程序。

脚号	名称	网络 / 直接连接 / 配置
1	PB7	IMU_CS → U2.12、R8.2；推挽，初始高
2	PC14	UART_HD → R10.2；AF0 / USART1_TX，推挽单向发送
3	PC15	ADC_CS → U1.9、R7.2；推挽，初始高
4	VDD / VDDA	3V3；C3.2 必装，C4.1 为 10uF 近端储能
5	VSS / VSSA	GND；C3.1、C4.2 就近接地
6	PF2 / NRST	NRST → J3.3、R11.1、C18.1
7	PA0	LTC_DIG → R19.1；EXTI0 双边沿，无上下拉
8	PA1	NC；未用，建议模拟输入 / 无上下拉
9	PA2	NC；未用，建议模拟输入 / 无上下拉
10	PA3	ADC_DRDY → U1.8；数字输入，当前主循环轮询
11	PA4	LED_STATUS_N → LED1.2 / K；推挽、低速、无上下拉，低亮高灭
12	PA5	NC；未用，建议模拟输入 / 无上下拉
13	PA6	IMU_DRDY → U2.4 / INT1；拟用 EXTI6，无上下拉
14	PA7	SPI_MOSI → U1.11、U2.14；AF0
15	PA8	NC；未用，建议模拟输入 / 无上下拉
16	PA11 [PA9]	SPI_MISO → U1.10、U2.1；AF0，不启用 PA9 remap
17	PA12 [PA10]	NC；不启用 PA10 remap
18	PA13	SWDIO → J3.5；保留调试
19	PA14 / BOOT0	SWCLK → J3.4；保留调试，正常 Flash 启动
20	PB6	SPI_SCK → U1.12、U2.13；AF10

48MHz 内部时钟；PC14/PC15 不接外部晶振。当前 MISO 配内部上拉以配合实物通信；不可把该上拉与 ADC_CS 的外部 R7 混淆。LED 初始化先预置高电平，再切换为输出模式。

引脚连接 · 全部电阻

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

位号 / 阻值	1 脚网络	2 脚网络	用途
R1 / 1kΩ	H_MID	3V3	补桥上臂
R2 / 1kΩ	GND	H_MID	补桥下臂
R3 / 100Ω	F_PLUS	F_ADC_P	J2.4 到 U1.3
R4 / 100Ω	F_MINUS	F_ADC_N	J2.5 到 U1.4
R5 / 100Ω	H_RAW	H_ADC_P	J2.3 到 U1.2
R6 / 100Ω	H_MID	H_ADC_N	补桥到 U1.1
R7 / 10kΩ	3V3	ADC_CS	上拉 U1.9；不接 U1.8
R8 / 10kΩ	3V3	IMU_CS	上拉 U2.12
R9 / 2.2kΩ	3V3	DATA	现有 DATA 上拉保留
R10 / 100Ω	DATA	UART_HD	UART 串联，靠 MCU
R11 / 10kΩ	NRST	3V3	复位上拉
R12 / 4.7kΩ	LTC_AC	LTC_SIG	LTC 限流 / 低通
R13 / 47kΩ	LTC_SIG	LTC_BIAS	输入直流偏置
R14 / 10kΩ	LTC_BIAS	GND	偏置分压下臂
R15 / 10kΩ	3V3	LTC_BIAS	偏置分压上臂
R16 / 10kΩ	LTC_TH	GND	阈值分压下臂
R17 / 10kΩ	3V3	LTC_TH	阈值分压上臂
R18 / 330kΩ	LTC_OUT	LTC_TH	比较器正反馈迟滞
R19 / 100Ω	LTC_DIG	LTC_OUT	U5.1 到 U3.7；靠 U5
R20 / 2.2kΩ	3V3	LED_A	LED1 限流

R1/R2 保持相同规格与近似温度。R3～R6 及差分电容形成输入滤波，改变阻容前应重新核算建立时间。LED 的 R20 不接任何模拟输入或 LTC 阈值节点。

引脚连接 · 全部电容与应变栅

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

位号 / 值	1 脚网络	2 脚网络	说明
C1 / 10uF	+5V_IN	GND	靠 U4.1；0402，核对降容
C2 / 10uF	GND	3V3	靠 U4.5；0402，核对降容
C3 / 100nF	GND	3V3	U3.4 去耦
C4 / 10uF	3V3	GND	靠 U3.4（VDD/VDDA）与 U3.5（VSS/VSSA）；C4.1→4脚，C4.2→5脚，短回路
C5 / 100nF	GND	3V3	U1.15 / AVDD 去耦
C6 / 100nF	GND	3V3	U1.13 / DVDD 去耦
C8 / 100nF	ADC_REFOUT	GND	只接 U1.16
C9 / 100nF	GND	3V3	U2.8 去耦
C10 / 100nF	GND	3V3	U2.5 去耦
C12 / 10nF	F_ADC_N	F_ADC_P	C0G，全桥差模
C13 / 10nF	H_ADC_N	H_ADC_P	C0G，半桥差模
C14 / 1nF	F_ADC_P	GND	C0G，共模滤波
C15 / 1nF	GND	F_ADC_N	C0G，共模滤波
C16 / 1nF	H_ADC_P	GND	C0G，共模滤波
C17 / 1nF	GND	H_ADC_N	C0G，共模滤波
C18 / 100nF	NRST	GND	复位滤波，靠 U3.6
C20 / 1uF	LTC_IN	LTC_AC	无极性隔直；不提供电气隔离
C21 / 1nF	GND	LTC_SIG	C0G；靠 U5.4
C22 / 1uF	GND	LTC_BIAS	偏置滤波；不接 LTC_TH
C23 / 100nF	GND	3V3	U5.5 去耦

应变栅 / 120Ω	端子 1	端子 2	示例受力
SG1	3V3	F_PLUS	+dR
SG2	F_PLUS	GND	-dR
SG3	3V3	F_MINUS	-dR
SG4	F_MINUS	GND	+dR
SG5	3V3	H_RAW	+dR
SG6	H_RAW	GND	-dR

引脚连接 · 比较器、保护与 LED

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

U5 · TLV7011DBVR / SOT-23-5

脚号	名称 / 网络	直接连接
1	OUT / LTC_OUT	R18.1、R19.2；推挽输出，无需上拉
2	VEE / GND	C23.1、地平面
3	IN+ / LTC_TH	R16.1、R17.2、R18.2
4	IN- / LTC_SIG	R12.2、R13.1、C21.2、D3.3
5	VCC / 3V3	C23.2

器件 / 型号	端子	网络 / 直接连接
D1 / TPD1E01B04DPYR	1 / I/O	GND；靠 J1 就近回流
D1 / 同上	2 / I/O	DATA；J1.3、R9.2、R10.1
D2 / TPD1E10B06DYAR	1 / I/O	+5V_IN；J1.4、C1.1、U4.1/3
D2 / 同上	2 / I/O	GND；短而宽接地
D3 / BAT54S,215	1 / A1	GND；下钳位阳极
D3 / 同上	2 / K2	3V3；上钳位阴极
D3 / 同上	3 / K1+A2	LTC_SIG；U5.4
LED1 / GL0603UR01	1 / 阳极 A	LED_A；R20.2
LED1 / 同上	2 / 阴极 K	LED_STATUS_N；U3.11 / PA4

LED1 端号与当前工程一致：1=A，2=K。D1 为双向 ESD 器件，本表按 PCB 实际端号标注；装配方向仍需核对所选封装。

LTC：输入按对地 ±1V、低阻音频源设计；IN- 接信号，IN+ 接迟滞阈值。R18 提供正反馈；LTC_BIAS 与 LTC_TH 不能短接，LTC_TH 不加滤波电容。R12/C21 形成约数十 kHz 低通，外部迟滞约 49mV。

D2 是 5V 端 ESD/瞬态保护，不是稳压器；钳位电压不能保证后级对所有过压安全。D3 掉电输入可能反灌 3V3。保护器件接地路径应短，避免穿过敏感模拟回流区域。

外部连接 · 应变桥、USB-TTL 与 ST-LINK

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

接口脚号	网络	连接对象
J1.1	LTC_IN	音频 LTC 输出 → C20.1；不用时不接
J1.2	GND	USB-TTL GND、LTC 源地
J1.3	DATA	USB-TTL RX / RXD，3.3V 逻辑
J1.4	+5V_IN	USB-TTL 的 USB 5V / VBUS 输出，确认电流能力
J2.1	GND	两桥 E-
J2.2	3V3	两桥 E+
J2.3	H_RAW	半桥中点 → R5.1
J2.4	F_PLUS	全桥左中点 → R3.1
J2.5	F_MINUS	全桥右中点 → R4.1
J3.1	GND	ST-LINK GND
J3.2	3V3	仅接 ST-LINK 的 VTref / VAPP 输入
J3.3	NRST	ST-LINK NRST / RST
J3.4	SWCLK	ST-LINK SWCLK
J3.5	SWDIO	ST-LINK SWDIO

USB-TTL：设置 1500000 baud、8N1、无流控；仅电脑接收，适配器 TXD 不连接。5V 供电与 3.3V 通信电平不同；不要接 RS-232 电平或把 J1.4 接到 3.3V 输出。

ST-LINK：若“3.3V”端口是电源输出，本方案中留空，不能接 J3.2 与板上电源并联。微雪迷你版按实物信号名接线。原装 ST-LINK/V2 CN3 20 针参考：VTref=1/2，GND 可用 4，NRST=15，SWCLK=9，SWDIO=7。该针号不适用于其他排针版本。

同时烧录与接收：由 J1 提供单一路 5V 电源；ST-LINK 与 USB-TTL 共地。J3 不接调试器的 5V 输出、SWIM 或 SWO。插头方向不能凭左右位置猜测，以焊盘编号为准。

以上只适用于 Board2/v3。旧 Board1 线序不同，不能直接套用。J1/J3 机械固定焊盘不是信号脚；GH 端子压接线径需匹配厂家规格，超细线用合适过渡与应力释放。

工作配置、LED 示意与实施检查

2026-10-22 | 基于 v3.epro2 / PCB3 | 完整设计版 3.1

当前 fast 固件：ADC Mode 3、OSR 256、PGA=32，AVDD 参考，关闭 global chop；TIM3 每 500us 调度两桥交替采样，每桥约 1000SPS。DRDY 由 PA3 轮询；ADC 临近时暂缓 IMU 读取。

IMU：六轴低噪声、高分辨率 FIFO，1600Hz；AAF 开启，UI LPF=400Hz。HiRes 数据按固定 ±32g / ±4000°/s 换算，加速度有效 19 位、角速度 20 位。SPI=3MHz：ADC 模式 1，IMU 模式 0，全部 CS 高且总线空闲时切换。

LTC：25fps，PA0 EXTI 双边沿记录 TIM3 时间，主循环解码。UART=1.5Mbaud、DMA、32 字节二进制包；IMU、两桥、LTC 按独立序号与时间戳发送，电脑分别记录 CSV，不做平滑。典型总量约 116kB/s，占 8N1 理论容量约 77%。

LED 局部连接与状态控制



低电平点亮；高电平熄灭。I≈(3.3-VF-VOL)/2.2kΩ；红色低压降 LED 约亚毫安级，典型估算约 0.6～0.7mA。GL0603UR01 的低电流亮度待验证，不能把 20mA 的光强标值直接用于本工作点。

建议：初始化每秒短闪 50ms；正常采集常亮；持续故障每 2 秒闪 3 次。先设 PA4 输出锁存为高，再配置推挽、低速、无上下拉。亮：GPIOA->BSRR=1UL<<20；灭：GPIOA->BSRR=1UL<<4。用非阻塞状态机，不加 delay、不用高频 PWM、不逐帧闪灯。现有固件尚未实施这些 LED 功能。

LED 放 MCU 数字侧可见处，3V3 从数字供电侧引出；PA4 回路短，避开 AIN、R1/R2 与桥激励细长支路。保持完整地平面。实测灯灭、常亮及切换时两桥噪声，确认不引入尖峰；常亮本身不能证明固件未卡死。

IMU 中断方案（待编程）：INT1 → PA6 / EXTI6，建议推挽、3.3V、高有效锁存；FIFO 水位先设 2 帧（HiRes 共 40 字节）。1600Hz 下理想约 800 次/秒，最早一帧约等待 0.625ms。中断只置标志，主循环优先处理 ADC，再读 FIFO；保留超时轮询兜底。当前仍为 FIFO 轮询。

制板前：核对新增 PA4 网络、LED1 极性、U5 封装映射；检查 C1/C2/C4 有效容量、各去耦位置、ERC/DRC 和装配方向。本文是完整设计说明，未修改 EDA、Gerber 或固件，也不代替最终制造检查。

依据：v3.epro2 / PCB3（2026-10-22 16:02）、对应器件库与现有 firmware/src。网络别名为便于阅读的功能名；IMU_DRDY 为工程原名。电源电容：C1/C2/C4 为 X5R，100nF 去耦为 X7R，模拟滤波采用 C0G。规格详见 specs 中各芯片手册。