# 器件清单 · 芯片、接口与二极管

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

本版完整列出主板 BOM、逐引脚连接、应变桥、LTC、SWD 与电脑端差分接收。继承 v3 核心电路，新增 U6；J1 改为 1=LTC、2=A、3=B、4=GND、5=5V。

| 位号 | 型号 | 封装 / 商城编号 |
|---|---|---|
| U1 | ADS122S14IRTER | WQFN-16 / 3×3mm / EP<br>C53283827 |
| U2 | ICM-45686 | LGA-14 / 2.5×3mm<br>C22459454 |
| U3 | STM32C011F6P6TR | TSSOP-20 / 0.65mm 脚距<br>C7021404 |
| U4 | TPS7A2033PDBVR | SOT-23-5 / DBV<br>C2862740 |
| U5 | TLV7011DBVR | SOT-23-5 / DBV<br>C702117 |
| U6 | THVD1420DRLR | SOT-8 / TI DRL / 0.5mm<br>本体 2.1×1.2mm；采购编码待核实 |
| D2 | TPD1E10B06DYAR | SOD-523<br>C3712135 |
| D3 | BAT54S,215 | SOT-23-3<br>C47546 |
| J1 | SM05B-GHS-TB(LF)(SN) | GH 1.25mm / 5针 / 卧式 SMT<br>C189896；同 J3 |
| J2 | 排母 1*5P 2.54mm H5.7 直插 | 1×5 / 2.54mm 通孔<br>C2894845 |
| J3 | SM05B-GHS-TB(LF)(SN) | GH 1.25mm / 卧式 SMT<br>C189896 |
| LED1 | GL0603UR01 | 0603 红色 LED / C51933292 |

新增 U6 选 TI THVD1420DRLR，DRL/SOT-8，0.5mm 脚距，本体 2.1×1.2mm。按 DRL0008A 建封装，不可套用 SOIC-8；不能替换为仅 500kbps 的 THVD1400。J1/J3 同为 SM05B-GHS-TB，需核对 5 个信号脚及 2 个固定焊盘。U5 按 TI DBV 尺寸、端号核对库关联。U6 商城编码/库存未核实，采购时按完整制造商型号确认。

# 器件清单 · 电阻、电容与板外材料

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

C24 是新增 U6 的 100nF 电源去耦，不是 ADC 储能电容。未增加 ADC 额外大电容。

| 位号 | 值 / 封装 | 制造商型号 / 商城编号 |
|---|---|---|
| C1, C2, C4 | 10uF / C0402 | GRM155R61A106ME11D<br>C408132 |
| C3, C5, C6, C8, C9, C10, C18, C23, C24 | 100nF / C0402 | CL05B104KO5NNNC<br>C1525 |
| C12, C13 | 10nF / C0402 | GRM1555C1H103JE01D<br>C22400107 |
| C14, C15, C16, C17, C21 | 1nF / C0402 | GRM1555C1H102JA01D<br>C76947 |
| C20, C22 | 1uF / C0402 | HGC0402R5105K500NTEJ<br>C7472948 |
| R1, R2 | 1kΩ / R0805 | PTFR0805B1K00V9<br>C19688529 |
| R3, R4, R5, R6, R10, R19 | 100Ω / R0402 | FRC0402F1000TS<br>C2906860 |
| R7, R8, R11, R14, R15, R16, R17 | 10kΩ / R0402 | FRC0402F1002TS<br>C2906861 |
| R12 | 4.7kΩ / R0402 | RC0402FR-074K7L<br>C105871 |
| R13 | 47kΩ / R0402 | FRC0402F4702TS<br>C2906872 |
| R18 | 330kΩ / R0402 | FRC0402F3303TS<br>C2909349 |
| R20 | 2.2kΩ / 0402 | FRC0402F2201TS / C2906865 |

C1/C2/C4：10uF、10V、X5R，须核对直流偏压后的有效容量；C3 等 100nF 为 X7R。C12/C13=10nF、C14～C17/C21=1nF，均为 C0G。R1/R2 保留 1kΩ、0.1%、5ppm/°C。板外应变栅按原 120Ω 设计；若改 350Ω，需重新核算线阻及滤波。

# 引脚连接 · U1 ADC

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

U1 = ADS122S14IRTER。E+=3V3，E-=GND；ADC 以 AVDD 为参考，REFOUT 不给桥路供电。NC 脚独立悬空。

| 脚号 | 名称 / 网络 | 直接连接与用途 |
|---|---|---|
| 1 | AIN0 / H_ADC_N | R6.2、C13.1、C17.2；补桥中点侧 |
| 2 | AIN1 / H_ADC_P | R5.2、C13.2、C16.1；半桥应变片侧 |
| 3 | AIN2 / F_ADC_P | R3.2、C12.2、C14.1；全桥正输入 |
| 4 | AIN3 / F_ADC_N | R4.2、C12.1、C15.2；全桥负输入 |
| 5 | AIN4 / REFP / GPIO0 | NC；未用模拟输入，GPIO0_CFG=00b |
| 6 | AIN5 / REFN / GPIO1 | NC；未用模拟输入，GPIO1_CFG=00b |
| 7 | AIN6 / GPIO2 / FAULT | NC；GPIO2_CFG=00b，不接铜线 |
| 8 | AIN7 / GPIO3 / DRDY | ADC_DRDY → U3.10；配置为推挽 DRDY |
| 9 | CS / ADC_CS | U3.3、R7.2；低有效 |
| 10 | SDO / SPI_MISO | U3.16、U2.1；CS 高时输出三态 |
| 11 | SDI / SPI_MOSI | U3.14、U2.14 |
| 12 | SCLK / SPI_SCK | U3.20、U2.13 |
| 13 | DVDD / 3V3 | C6.2 紧靠此脚 |
| 14 | GND | 地平面，就近地过孔 |
| 15 | AVDD / 3V3 | C5.2 紧靠此脚 |
| 16 | REFOUT / ADC_REFOUT | 仅接 C8.1 |
| EP | 裸露焊盘 / GND | 必须接地；库中可能编号 17，核对映射 |

半桥 = AIN1　AIN0（MUX_CFG=0x10）；全桥 = AIN2　AIN3（0x23）。R7 只上拉 U1.9 / ADC_CS，不能接 U1.8 / ADC_DRDY。EP 必须接地；焊盘内过孔需落实填孔盖铜或调整到可焊区外，不能仅依赖盖油。

# 引脚连接 · U2 IMU 与 U4 电源

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

U2 = ICM-45686；U4 = TPS7A2033PDBVR。INT1 硬件接 PA6，现有固件仍轮询 FIFO。

| 脚号 | 名称 / 网络 | 直接连接与配置 |
|---|---|---|
| 1 | AP_SDO / SPI_MISO | U3.16、U1.10；四线 SPI |
| 2 | AUX1_SDIO / MAS_DA | NC；AUX 关闭，保留默认内部上拉 |
| 3 | AUX1_SCLK / MAS_CLK | NC；AUX 关闭，保留默认内部上拉 |
| 4 | INT1 / IMU_DRDY | U3.13 / PA6；FIFO 水位中断预留，固件待启用 |
| 5 | VDDIO / 3V3 | C10.2 紧靠此脚 |
| 6 | GND | 地平面 |
| 7 | RESV | NC；保留默认内部上拉 |
| 8 | VDD / 3V3 | C9.2 紧靠此脚 |
| 9 | INT2 / FSYNC / CLKIN | NC；相关功能关闭，保留内部上拉 |
| 10 | AUX1_CS | NC；AUX 关闭，保留默认内部上拉 |
| 11 | AUX1_SDO | NC；AUX 关闭，保留默认内部上拉 |
| 12 | AP_CS / IMU_CS | U3.1、R8.2；低有效 |
| 13 | AP_SCL / SPI_SCK | U3.20、U1.12 |
| 14 | AP_SDA / SPI_MOSI | U3.14、U1.11；四线 SPI |

| 脚号 | 名称 / 网络 | 直接连接 |
|---|---|---|
| 1 | IN / +5V_IN | J1.5、C1.1、D2.1；与 EN 直接相连 |
| 2 | GND | C1.2、C2.1 就近接地平面 |
| 3 | EN / +5V_IN | 直接接 IN，输入上电即使能 |
| 4 | NC | 独立悬空，不接 5V、3V3 或 GND |
| 5 | OUT / 3V3 | C2.2；供 MCU、ADC、IMU、U5、桥路与 LED |

U4 的 IN/EN 与 U6 从 +5V_IN 分支取电。U6 不经过 3V3 LDO，以减少差分驱动负载直接扰动桥激励；仍须控制共地回流。C5/C6/C8/C9/C10 的 100nF 均保留。U4.4 无内部连接，独立悬空。

# 引脚连接 · U3 MCU

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

U3 = STM32C011F6P6TR / TSSOP-20。PC14 经 R10 驱动 U6 的 D 输入；UART 不再直接连接长线。LED、IMU 中断控制仍待固件实施。

| 脚号 | 名称 | 网络 / 直接连接 / 配置 |
|---|---|---|
| 1 | PB7 | IMU_CS → U2.12、R8.2；推挽，初始高 |
| 2 | PC14 | UART_HD → R10.2；AF0 / USART1_TX，推挽单向发送 |
| 3 | PC15 | ADC_CS → U1.9、R7.2；推挽，初始高 |
| 4 | VDD / VDDA | 3V3；C3.2 必装，C4.1 为 10uF 近端储能 |
| 5 | VSS / VSSA | GND；C3.1、C4.2 就近接地 |
| 6 | PF2 / NRST | NRST → J3.3、R11.1、C18.1 |
| 7 | PA0 | LTC_DIG → R19.1；EXTI0 双边沿，无上下拉 |
| 8 | PA1 | NC；未用，建议模拟输入 / 无上下拉 |
| 9 | PA2 | NC；未用，建议模拟输入 / 无上下拉 |
| 10 | PA3 | ADC_DRDY → U1.8；数字输入，当前主循环轮询 |
| 11 | PA4 | LED_STATUS_N → LED1.2 / K；推挽、低速、无上下拉，低亮高灭 |
| 12 | PA5 | NC；未用，建议模拟输入 / 无上下拉 |
| 13 | PA6 | IMU_DRDY → U2.4 / INT1；拟用 EXTI6，无上下拉 |
| 14 | PA7 | SPI_MOSI → U1.11、U2.14；AF0 |
| 15 | PA8 | NC；未用，建议模拟输入 / 无上下拉 |
| 16 | PA11 [PA9] | SPI_MISO → U1.10、U2.1；AF0，不启用 PA9 remap |
| 17 | PA12 [PA10] | NC；不启用 PA10 remap |
| 18 | PA13 | SWDIO → J3.5；保留调试 |
| 19 | PA14 / BOOT0 | SWCLK → J3.4；保留调试，正常 Flash 启动 |
| 20 | PB6 | SPI_SCK → U1.12、U2.13；AF10 |

系统时钟 48MHz，PC14/PC15 不接晶振。SPI：PB6=AF10 SCK，PA7=AF0 MOSI，PA11=AF0 MISO。PC14=AF0 USART1_TX。U6 固定发送，不占用额外 MCU 引脚；PA13/PA14 保留 SWD。

# 引脚连接 · 全部电阻

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

UART_TX_BUF 是板内 3.3V 逻辑网络，连接 R10.1、U6.4。不得与外部 A/B 混接。

| 位号 / 阻值 | 1 脚网络 | 2 脚网络 | 用途 |
|---|---|---|---|
| R1 / 1kΩ | H_MID | 3V3 | 补桥上臂 |
| R2 / 1kΩ | GND | H_MID | 补桥下臂 |
| R3 / 100Ω | F_PLUS | F_ADC_P | J2.4 到 U1.3 |
| R4 / 100Ω | F_MINUS | F_ADC_N | J2.5 到 U1.4 |
| R5 / 100Ω | H_RAW | H_ADC_P | J2.3 到 U1.2 |
| R6 / 100Ω | H_MID | H_ADC_N | 补桥到 U1.1 |
| R7 / 10kΩ | 3V3 | ADC_CS | 上拉 U1.9；不接 U1.8 |
| R8 / 10kΩ | 3V3 | IMU_CS | 上拉 U2.12 |
| R10 / 100Ω | UART_TX_BUF | UART_HD | MCU → U6 串联，靠 MCU |
| R11 / 10kΩ | NRST | 3V3 | 复位上拉 |
| R12 / 4.7kΩ | LTC_AC | LTC_SIG | LTC 限流 / 低通 |
| R13 / 47kΩ | LTC_SIG | LTC_BIAS | 输入直流偏置 |
| R14 / 10kΩ | LTC_BIAS | GND | 偏置分压下臂 |
| R15 / 10kΩ | 3V3 | LTC_BIAS | 偏置分压上臂 |
| R16 / 10kΩ | LTC_TH | GND | 阈值分压下臂 |
| R17 / 10kΩ | 3V3 | LTC_TH | 阈值分压上臂 |
| R18 / 330kΩ | LTC_OUT | LTC_TH | 比较器正反馈迟滞 |
| R19 / 100Ω | LTC_DIG | LTC_OUT | U5.1 到 U3.7；靠 U5 |
| R20 / 2.2kΩ | 3V3 | LED_A | LED1 限流 |

R9 已删除，U6 的 D 输入内部上拉维持高阻期间的空闲电平。R10=100Ω 只在 MCU 与 U6 之间作短距离串联阻尼，不放在差分 A/B 上。终端电阻 RT_RX 在电脑端另表列出，不属于主板 R1～R20。

# 引脚连接 · 全部电容与应变栅

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

各端号继承已核对的 v3 工程；C24 为 v4 新增。电容无极性，但本表端号用于与 EDA 逐项对应。

| 位号 / 值 | 1 脚网络 | 2 脚网络 | 说明 |
|---|---|---|---|
| C1 / 10uF | +5V_IN | GND | 靠 U4.1；0402，核对降容 |
| C2 / 10uF | GND | 3V3 | 靠 U4.5；0402，核对降容 |
| C3 / 100nF | GND | 3V3 | U3.4 去耦 |
| C4 / 10uF | 3V3 | GND | 靠 U3.4（VDD/VDDA）与 U3.5（VSS/VSSA）；C4.1→4脚，C4.2→5脚，短回路 |
| C5 / 100nF | GND | 3V3 | U1.15 / AVDD 去耦 |
| C6 / 100nF | GND | 3V3 | U1.13 / DVDD 去耦 |
| C8 / 100nF | ADC_REFOUT | GND | 只接 U1.16 |
| C9 / 100nF | GND | 3V3 | U2.8 去耦 |
| C10 / 100nF | GND | 3V3 | U2.5 去耦 |
| C12 / 10nF | F_ADC_N | F_ADC_P | C0G，全桥差模 |
| C13 / 10nF | H_ADC_N | H_ADC_P | C0G，半桥差模 |
| C14 / 1nF | F_ADC_P | GND | C0G，共模滤波 |
| C15 / 1nF | GND | F_ADC_N | C0G，共模滤波 |
| C16 / 1nF | H_ADC_P | GND | C0G，共模滤波 |
| C17 / 1nF | GND | H_ADC_N | C0G，共模滤波 |
| C18 / 100nF | NRST | GND | 复位滤波，靠 U3.6 |
| C20 / 1uF | LTC_IN | LTC_AC | 无极性隔直；不提供电气隔离 |
| C21 / 1nF | GND | LTC_SIG | C0G；靠 U5.4 |
| C22 / 1uF | GND | LTC_BIAS | 偏置滤波；不接 LTC_TH |
| C23 / 100nF | GND | 3V3 | U5.5 去耦 |
| C24 / 100nF | +5V_IN | GND | X7R；紧贴 U6.8 / U6.5 |

| 应变栅 / 120Ω | 端子 1 | 端子 2 | 示例受力 |
|---|---|---|---|
| SG1 | 3V3 | F_PLUS | +dR |
| SG2 | F_PLUS | GND | -dR |
| SG3 | 3V3 | F_MINUS | -dR |
| SG4 | F_MINUS | GND | +dR |
| SG5 | 3V3 | H_RAW | +dR |
| SG6 | H_RAW | GND | -dR |

C4.1→U3.4，C4.2→U3.5；C3 优先紧贴 MCU 电源脚。C24.1→U6.8，C24.2→U6.5，紧贴 U6。C7/C11/C19 保持空号。SG1～SG6 的受力符号是桥路示例，实物方向需标定。

# 引脚连接 · 比较器、保护与 LED

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

U5 = TLV7011DBVR。D1、R9 已删除，编号留空；外部总线采用 U6 的集成 ESD 防护。

| 脚号 | 名称 / 网络 | 直接连接 |
|---|---|---|
| 1 | OUT / LTC_OUT | R18.1、R19.2；推挽输出，无需上拉 |
| 2 | VEE / GND | C23.1、地平面 |
| 3 | IN+ / LTC_TH | R16.1、R17.2、R18.2 |
| 4 | IN- / LTC_SIG | R12.2、R13.1、C21.2、D3.3 |
| 5 | VCC / 3V3 | C23.2 |

| 器件 / 型号 | 端子 | 网络 / 直接连接 |
|---|---|---|
| D2 / TPD1E10B06DYAR | 1 / I/O | +5V_IN；J1.5、C1.1、U4.1/3 |
| D2 / 同上 | 2 / I/O | GND；短而宽接地 |
| D3 / BAT54S,215 | 1 / A1 | GND；下钳位阳极 |
| D3 / 同上 | 2 / K2 | 3V3；上钳位阴极 |
| D3 / 同上 | 3 / K1+A2 | LTC_SIG；U5.4 |
| LED1 / GL0603UR01 | 1 / 阳极 A | LED_A；R20.2 |
| LED1 / 同上 | 2 / 阴极 K | LED_STATUS_N；U3.11 / PA4 |

LTC 按低阻音频源、对地 ±1V 输入设计。IN　接信号，IN+ 接迟滞阈值；R18 外部迟滞约 49mV。LTC_BIAS 与 LTC_TH 不可短接。D2 是输入 ESD/瞬态保护，不是稳压器，不能保证所有过压均限制在 U4 的 6.5V 绝对最大值内。

# 引脚连接 · U6 差分发送器

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

U6 = THVD1420DRLR（DRL0008A），12Mbps、3.0～5.5V 供电。主板以 +5V_IN 供电；D/DE/RE 的输入高电平要求为 ≥2.0V，兼容 MCU 的 3.3V TX。R 输出禁用并悬空，避免 5V 接收输出进入 MCU。

| 脚号 | 名称 | 网络 / 连接 / 状态 |
|---|---|---|
| 1 | R / 接收输出 | NC，独立悬空 |
| 2 | /RE / 接收使能 | +5V_IN，固定高，接收器关闭 |
| 3 | DE / 发送使能 | +5V_IN，固定高，发送器开启 |
| 4 | D / 发送输入 | UART_TX_BUF：R10.1 |
| 5 | GND | 地平面、C24.2、J1.4 |
| 6 | A / 同相总线 | RS485_A → J1.2 |
| 7 | B / 反相总线 | RS485_B → J1.3 |
| 8 | VCC | +5V_IN → J1.5、C24.1 |

D=1 时 A>B；D=0 时 A<B。A/B 是一对信号线，任何一根都不是地线。固定单向发送时不需要方向控制代码；电脑端必须始终禁止发送，以免总线冲突。

D1 已删除；D2（5V 输入保护）和 D3（LTC 输入钳位）保留。本版依赖收发器的集成总线 ESD 能力，未声明整机浪涌认证；若需要工业浪涌防护，应另行设计匹配的总线 TVS 与限流网络。

局部接线示意（箭头表示数据方向）




供电：J1.5 → +5V_IN → U6.8、U6.2、U6.3；C24=100nF 从 U6.8 到 U6.5。R9 已删除，使用 U6 的 D 输入内部上拉；MCU 初始化应避免主动输出低电平。主板端不安装并联终端电阻。

# 外部连接 · J1 / J2 / J3

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

| 接口脚号 | 网络 | 接线对象 |
|---|---|---|
| J1.1 | LTC_IN | 音频 LTC 信号，板上接 C20.1 |
| J1.2 | RS485_A | 接收器 RX1.6 / A |
| J1.3 | RS485_B | 接收器 RX1.7 / B |
| J1.4 | GND | 电脑端电源地、接收器地、LTC 源地 |
| J1.5 | +5V_IN | 电脑侧 USB 5V / VBUS 电源输出 |
| J2.1 | GND | 两桥 E |
| J2.2 | 3V3 | 两桥 E+ |
| J2.3 | H_RAW | 半桥中点 → R5.1 |
| J2.4 | F_PLUS | 全桥正侧中点 → R3.1 |
| J2.5 | F_MINUS | 全桥负侧中点 → R4.1 |
| J3.1 | GND | ST-LINK GND |
| J3.2 | 3V3 | 仅接 ST-LINK VTref/VAPP 输入；不是电源输出 |
| J3.3 | NRST | ST-LINK NRST/RST |
| J3.4 | SWCLK | ST-LINK SWCLK |
| J3.5 | SWDIO | ST-LINK SWDIO |

J1、J3 均用 SM05B-GHS-TB(LF)(SN)；配 GHR-05V-S
线端壳。两者机械上可互插但电气不同，必须用明显标签/颜色或机械防误插措施。6/7脚为固定焊盘，不作为信号端。

v4 与旧四针 J1 不兼容：必须重新制作或核对线束。A/B 不得直接接 USB-TTL 的 RX/TX。两桥和 J3 的接线保持原顺序。

烧录时由 J1.5 单一路供 5V，ST-LINK 与板子共地。调试器标为“3.3V”的脚若是电源输出则不接
J3.2；按具体型号区分供电输出与参考输入。不接 SWIM、SWO 或额外 5V 输出。

# 电脑端 · 保留现有 USB-TTL

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

电脑旁加一颗 RX1=THVD1420DR，固定接收。RX1 供电选 3.3V，使其 R 输出直接匹配 USB-TTL 的 3.3V RX。USB-TTL TXD 留空。该接收小板不放在弓上，可保留便于焊接的 SOIC-8；也可改用 THVD1420DRLR，脚号相同但封装不同。

| RX1脚号 | 名称 | 接线 |
|---|---|---|
| 1 | R | USB-TTL RX/RXD（3.3V 逻辑） |
| 2 | /RE | GND；固定开启接收 |
| 3 | DE | GND；固定禁止发送 |
| 4 | D | GND；未用输入固定为低 |
| 5 | GND | USB-TTL GND、线缆 J1.4 |
| 6 | A | 线缆 J1.2、RT_RX.1 |
| 7 | B | 线缆 J1.3、RT_RX.2 |
| 8 | VCC | 电脑侧 3.3V 电源输出、CX1.1 |

| 电脑端物料 | 参数 | 连接 |
|---|---|---|
| RX1 | THVD1420DR / SOIC-8 | 按上表 |
| CX1 | 100nF / X7R / ≥10V | 1→RX1.8；2→RX1.5，紧贴芯片 |
| RT_RX | 120Ω / 1% / 0.5W | 1→RX1.6；2→RX1.7，紧靠接收端 |

终端假设：使用约 120Ω 特性阻抗的双绞线，在远端接收器 A/B 间安装一个 120Ω 电阻；本固定单向点对点方案发送端不装第二个终端。若线缆是 100Ω，终端改为匹配值并验证波形；任意散线不能假定阻抗为 120Ω。不得再叠加模块内已有终端。

若 USB-TTL 有真正的 3.3V 电源输出，确认额定电流足够后给 RX1 供电；“3.3V 电平选择”不一定是电源输出。没有合适输出则在电脑端增加 5V→3.3V 稳压模块。两路电源输出不要并联。RX1 不能用 5V 供电后将 R 直接接不耐 5V 的 RX。

也可用支持 1500000 baud、8N1、连续接收的 USB-RS485 适配器替代 RX1+USB-TTL。不同厂家 A/B、+/− 命名可能相反，以空闲时解码为高电平和有效 CRC 为准核对极性。适配器 TX 必须保持关闭；不能选仅支持 115200 的产品。

# 线束、运行配置与制板验证

2026-10-27 | Rev 4.3 | J1 脚序已对齐 v4.epro2；未作制造放行

线束：A/B 成对绞合；保留 GND 参考与 5V 供电，LTC
最好另配一根贴近它的地回线。最少五根导线，额外地回线可在两端合接 GND。32AWG 的 5V/GND 各 3m 时，纯铜往返约 3.24Ω；差分驱动带终端会增加耗电，不能沿用旧板电流估算。测板端 5V/3V3 与启动瞬态，必要时将电源线加粗至 28～30AWG。

GH 端子的标准适用范围为 26～30AWG；32/36AWG
应通过合规格短尾线过渡，并做好应力释放。差分线需兼顾低重量、绞距和阻抗；不要只按 AWG 判断通信质量。

固件：MCU 48MHz；SPI 3MHz（ADC mode1，IMU mode0）；UART 1.5Mbaud、8N1、DMA、32字节二进制包。THVD1420 的 12Mbps 是链路能力，不是修改波特率的要求。原电脑读取程序和 CRC 协议保持不变，端口名视适配器变化。数据量约 116kB/s，占 UART 理论有效容量约 77%。

ADC：Mode3 / OSR256 / PGA32 / AVDD参考，两桥各约 1000SPS。此数字滤波器 3dB 带宽约 1736Hz，并非完整的 500Hz 抗混叠滤波。现有 RC 保持原值，不因通信升级擅自增大；ADC 性能仍需以实测噪声、带宽和建立时间验证。

IMU：1600Hz、六轴 HiRes、AAF + 400Hz UI LPF，按 ±32g / ±4000°/s 固定比例换算。U2.4 INT1→PA6 已预留；现有程序仍轮询 FIFO。后续可用 2帧水位、推挽高有效中断，ISR只置标志，主循环让 ADC 优先。

LED1：3V3→R20→LED1.1(A)，LED1.2(K)→PA4，低亮高灭。初始化先置高再设推挽输出；建议非阻塞状态灯，避免高频 PWM。LED 控制仍待实施。LTC 25fps 继续由 PA0 边沿中断解码。

布局：U6 靠 J1，A/B 短、并行、下方地连续；U6/C24 的电源和回流从接口数字侧接入，远离 ADC/桥路。可在 U6 附近加电源测试点。U1 EP 过孔落实焊接工艺；最终重新铺铜并完成 ERC/DRC、装配方向检查。本次仅按 v4.epro2 同步 J1 脚序，未修改工程或生成 Gerber。

验证：先短线确认 A/B 极性，再测 3m 和活动线束。记录
CRC、序号、TX丢帧、ADC错过时隙及重启次数；验证标准为持续采集中 CRC/TX丢帧不增长，并对照短线 ADC 噪声。差分通信只改善数据链路，不解决供电接触不良或模拟 LTC 干扰。

依据：v3 完整引脚表与 2026-10-22 PCB3 审核结果；现有 firmware/src 与 host/read_fast.py。新接口规格：TI THVD1420 数据手册（SLLSF78B）第3、5、13、19页；TI RS-485 Design Guide（SLLA272D）；JST GH 规格。

THVD1420 原厂手册

RS-485 布线与终端指南

JST GH 端子规格