

4646B-04 FUNDAMENTOS DE SISTEMAS DIGITAIS

UNIDADE 4 – Projeto de Final de Disciplina

Prof. Me. Marlon Moraes






Nano CPU

Exemplo de processador muito simples, porém seguindo conceitos importantes em arquitetura de processadores:


- Operações lógicas e aritméticas executadas entre registradores Arquitetura *load-store*
- 2. Instruções de formato fixo

- R0 a R3

 registradores de propósito geral
- PC: program counter –
 endereço atual do programa
 na memória
- IR: instruction register instrução atual




PUCRS POLITÉCNICA Como processar os dados armazenados em memória?



1- Le operandos da memória

- IR contém instrução atual, e nesta instrução há o endereço da memória
- Dado lido é escrito em um registrador



2 - Operações lógicoaritméticas

 $Rx \leftarrow RS1 op RS2$

3- Escreve o conteúdo de um registrador na memória 3



PUCRS ESCOLA Nano CPU – conjunto de instruções


- O registrador IR contém instruções de formato fixo:
 - Bits 15:12 4 bits que especificam a instrução
 - Bits 11:4 podem indicar um endereço de 8 bits ou endereços de registradores
 - Bits 3:0 endereço de registrador

Instrução	15:12	11:8	7:4	3:0	Operação
iREAD	0	endereço		RS2	RS2 ← PMEM(end)
iWRITE	1	endereço		RS2	PMEM(end) ← RS2
iJMP	2	endereço		0	PC ← end
iBRANCH	3	endereço		RS2	PC ← end se RS2=1
iXOR	4	Rt	RS1	RS2	Rt ← RS1 xor RS2
iSUB	5	Rt	RS1	RS2	Rt ← RS1 - RS2
iADD	6	Rt	RS1	RS2	Rt ← RS1 + RS2
iLESS	7	Rt	RS1	RS2	Rt ← 1 se RS1 < RS2 senão 0
	•••				a ser incluído pelos alunos
iEND	15 (F) ₁₆	0	0	0	termina a execução

Notar que podemos ter até 16 registradores de propósito geral – por que?



Programando o processador



- A memória contém o programa a ser executado, assim como os dados utilizados no processamento
- Programar direto em binário é impraticável por isto os processadores usam um linguagem chamada assembly, única para cada processador



Linguagem *assembly*: descrição de um programa utilizando instruções suportadas pela arquitetura (ISA – *Instruction Set Architecture*)

Binary machine language program (for MIPS) Assembler



Código binário que vai para a memória do processador



PUCRS ESCOLA POLITÉCNICA Exemplo de programa (sintaxe informal)

i = 0
a =0
do {
a = a + i
i = i + 1
} while (i < 10)
"write" a
fim


Instrução	15:12	11:8	7:4	3:0
iREAD	0	endereço		RS2
iWRITE	1	endereço		RS2
iJMP	2	endereço		0
iBRANCH	3	endereço		RS2
iXOR	4	Rt	RS1	RS2
iSUB	5	Rt	RS1	RS2
iADD	6	Rt	RS1	RS2
iLESS	7	Rt	RS1	RS2
iEND	15 (F) ₁₆	0	0	0

Endereço	Instrução - <i>assembly</i>	comentário	Binário (hexa)
0	read RO, 10	Le da posição 10: R0←0 (<mark>i</mark>)	0 OA 0
1	read R1, 10	Le da posição 10: R1←0 (<mark>a</mark>)	0 0A 1
2	read R3, 12	Le da posição 12: R3 ← 10	0 0C 3
3	add R1, R1, R0	a = a + i	6 1 1 0
4	read R2, 11	Le da posição 11: R2 ← 1	0 0B 2
5	add R0, R0, R2	<mark>i</mark> = <mark>i</mark> + 1	6 0 0 2
6	less R2, R0, R3	R2 ← 1 se i < 10 else 0	7 2 0 3
7	branch 3, R2	se R2 = 1 salta para 3	3 0 3 2
8	write R1, 13	Escreve <mark>a</mark> na posição 13	1 0D 1
9	end	Termina a execução	F 000
10 (A) ₁₆	0		0000
11 (B) ₁₆	1		0001
12 (C) ₁₆	10		000A
13 (D) ₁₆		Receberá o valor de <mark>a</mark>	0000



PUCRS ESCOLA Como o processador executa um programa?

Máquina de estados para sequenciamento das instruções e sinais de controle




- Todas as instruções executam o estado de **sFETCH** para ler da memória a instrução apontada pelo PC e gravar este dado no IR
- No estado **SEXEC** é feita a leitura da memória ou a operação na ALU
- Depois cada instrução é concluída em um estado específico (por default as instrução lógicas e aritméticas são executadas no estado sALU)
- O programa termina ao encontrar a instrução iEND



PUCRS ESCOLA Busca da instrução – igual para todas as instruções

Neste estado de **sFETCH**:

- PC endereça a memória
- Dado é lido da memória





state=sREAD — 🗓



No estado **sREAD**:


- IR[11:4] endereça a memória
- Dado é lido da memória
- Escreve no banco de registradores ativando wReg (registrador alterado especificado em IR[1:0])
- Incrementa o PC





PUCRS ESCOLA POLITÉCNICA

Inicializando dois registradores



O signal memoryArray armazena o binário (programa) a estrutura é <endereço> => <valor>



84

86

88

89

90

91

92

93 94

95

96

97

98

Atividade 1 Completar o banco de registradores (a)

```
-- register bank - 4 general purpose registers
r0 : entity work.Reg16bit port map(ck => ck, rst => rst, we => wen(0), D => muxRegIn, Q => reg(0));
                                                                                                          dataR
r1 : entity work.Reg16bit port map(ck => ck, rst => rst, we => wen(1), D => muxRegIn, Q => reg(1));
                                                                                                               outalu
--complete
                Habilitação de escrita para cada registrador
                                                                                               state=sREAD — 1
wen(0) \leftarrow '1' when addReg = "00" and wReg = '1' else '0';
wen(1) \leftarrow '1' when addReg = "01" and wReg = '1' else '0';
                                                                                                                     R0
--complete
                                                                                                                     R1
                                                                                                                                       RS1
--complete
                                                                                                                     R2
addReg <= IR(1 downto 0) when state = sREAD else IR(9 downto 8); -- index of the register to write
                                                                                                                                     -IR[5:4]
                                                                                                                     addReg
muxRegIn <= dataR when state = sREAD else outalu;
                                                                                                               wRea
RS1 <= reg(CONV INTEGER(IR(5 downto 4)));
                                                  -- multiplexers to read registers
                                                                                                                                       RS2
RS2 <= reg(CONV INTEGER(IR(1 downto 0)));
                                                                                                                                   ₹ IR[1:0]
```

- Linhas 85:86 registradores r0 e r1
- Linhas 89:90 habilitação de escrita no registradores
- Linha 94 mux que define o endereço de qual registrador vai ser alterado
- Linha 95 mux que define a origem dos dados a serem escritos
- Linhas 97:98 muxs que definem os registradores que irão para a ALU


Instrução	15:12	11:8	7:4	3:0	
iREAD	0	endereço		RS2	
iWRITE	1	endereço		RS2	
iJMP	2	endereço		0	
iBRANCH	3	endereço		RS2	
iXOR	4	Rt	RS1	RS2	




PUCRS POLITÉCNICA Atividade 1: completar o banco de registradores (b)

Alterado o banco de registradores, executar o programa para inicializar os 4 registradores (alterando o test bench):

```
signal memory: memoryArray := (
    0 \Rightarrow X''01E0'', -- R0 = PMEM[30]
    1 \Rightarrow X"01F1", -R1 = PMEM[31]
    2 \Rightarrow completar, -- R2 \Rightarrow PMEM[32]
    3 \Rightarrow completar, -- R3 \Rightarrow PMEM[33]
    4 => X"F000", -- FIM
    30 => X"1111",
    31 => X"2222",
    32 => X"3333",
    33 => X"4444",
    others => (others => '0')
```







Atividade 1: completar o banco de registradores (c)

