FSM: criar o estado sALU e deixar como condição *default* da máquina de estados

```
process(ck, rst)
           process(ck, rst)
                                                                                132
                                                                                          begin
132
           begin
                                                                               133
                                                                                               if rst = '1' then
133
                if rst = '1' then
                                                                               134
                                                                                                   state <= sFETCH;
134
                    state <= sFETCH;
                                                                               135
                                                                                               elsif ck'event and ck = '1' then
135
                elsif ck'event and ck = '1' then
                                                                               136
                                                                                                   case state is
136
                    case state is
                                                                               137
                                                                                                       when sfetch =>
137
                         when sfetch =>
                                                                               138
                                                                                                           state <= sEXE;
138
                             state <= sexe;
                                                                               139
                                                                                                       when SEXE =>
139
                        when SEXE =>
                                                                               140
                                                                                                           if inst = iEND then
140
                             if inst = iREAD then
                                                                               141
                                                                                                                state <= sEND;
141
                                                                               142
                                 state <= sREAD;
                                                                                                           elsif inst = iREAD then
                                                                               143
142
                                                                                                                state <= sREAD;
                             else
                                                                               144
143
                                 state <= sEND;</pre>
                                                                                                           else
                                                                               145
                                                                                                               state <= sALU;
144
                             end if;
                                                                               146
                                                                                                           end if:
145
                        when sEND =>
                                                                               147
                                                                                                       when sEND =>
146
                             state <= sEND;
                                                                               148
                                                                                                            state <= sEND;
147
                         when others =>
                                                                               149
                                                                                                       when others =>
148
                             state <= sFETCH;</pre>
                                                                               150
                                                                                                            state <= sFETCH;
149
                    end case;
                                                                               151
                                                                                                   end case:
150
                end if;
                                                                               152
                                                                                               end if:
151
           end process;
                                                                               153
                                                                                           end process;
```

Decodificar as instruções iXOR (4), iSUB (5), iADD (6), iLESS (7) no trecho de código:

```
121
           inst <= iREAD when ir (15 downto 12) = x"0" else -- decode the current instruction
122
                   --complete
123
                   iEND;
```



PUCRS POLITÉCNICA Atividade 2: executar iXOR, iADD, iSUB, iLESS


(b)

Completar os sinais de controle com o estado sALU, pois neste estado devem ser alterados o PC e o banco de registradores

```
125
           wPC <= '1' when state = sREAD --complete
126
               else '0';
127
           wReg <= '1' when state = sREAD --complete
128
               else '0';
```

Acrescentar as operações iXOR, iSUB, iLESS na ALU

```
101
         -- arithmetic and logic unit
102
                                    when inst = iWRITE else -- data to be
103
          outalu <=
                      RS2
104
                      --complete
                      RS1 + RS2; -- default operation: iADD
105
```



```
outalu <=
                          when inst = iWRITE else
                          when inst = \dots
                                             else
                          when inst = ...
                                             else
                                             else
                          when inst = ...
                          -- default operation: iADD
```

Programa de teste

Já temos:

R0 ← 1111

R1 ← 2222

R2 ← 3333

R3 **←**4444

Vamos programar (acrescentar o código binário no testbench)

 $R0 \leftarrow R0 + R3$

- espera-se 5555 em RO

 $R1 \leftarrow R0 - R1$

- espera 3333 em R1

 $R3 \leftarrow R0 \text{ xor } R0$

- espera-se que o R3 seja **zerado** (método comum para zerar registradores)

R2 ← R1 < R0

- 3333 < 5555, logo R2 deve ser 1

PUCRS POLITÉCNICA Atividade 2: executar iXOR, iADD, iSUB, iLESS (d)



Atividade 3 escrita na memória (a)

Modificações necessárias no código:

(1) Acrescentar o estado **sWRITE** na lista de estados

```
type stateType is (sFETCH, sEXE, sREAD, sALU, sEND); --complete
```

(2) Ativar o we (1) no estado **sWRITE**

```
81 we <= '0'; -- complete
```

- (3) Decodificar a instrução **iWRITE**
- (4) Acrescentar no wPC o estado sWRITE
- (5) Acrescentar na FSM o estado **sWRITE**

Simulação: Escrever o conteúdo dos registradores RO (5555), R1 (3333), R2 (0001) na posições 15 $(0F)_{16}$, 16 $(10)_{16}$ e 17 $(11)_{16}$

PUCRS POLITÉCNICA Atividade 3: escrita na memória (b)

