

UNIDADE 4 – Projeto de Final de Disciplina


Prof. Me. Marlon Moraes





Exemplo de processador muito simples, porém seguindo conceitos importantes em arquitetura de processadores:

1. Operações lógicas e aritméticas executadas entre registradores
Arquitetura *load-store*
2. Instruções de formato fixo

- **R0 a R3** → registradores de propósito geral
- **PC**: *program counter* – endereço atual do programa na memória
- **IR**: *instruction register* – instrução atual




Como processar os dados armazenados em memória?



1- Le operandos da memória

- IR contém instrução atual, e nesta instrução há o endereço da memória
- Dado lido é escrito em um registrador



2 - Operações lógico-aritméticas

$$R_x \leftarrow R_{S1} \text{ op } R_{S2}$$

3- Escreve o conteúdo de um registrador na memória

- O registrador IR contém **instruções** de formato **fixo**:
 - Bits 15:12 – 4 bits que especificam a instrução
 - Bits 11:4 – podem indicar um endereço de 8 bits ou endereços de registradores
 - Bits 3:0 – endereço de registrador

| Instrução | 15:12 | 11:8 | 7:4 | 3:0 | Operação |
|-----------|----------------------|----------|-----|-----|--|
| iREAD | 0 | endereço | | RS2 | $RS2 \leftarrow PMEM(end)$ |
| iWRITE | 1 | endereço | | RS2 | $PMEM(end) \leftarrow RS2$ |
| iJMP | 2 | endereço | | 0 | $PC \leftarrow end$ |
| iBRANCH | 3 | endereço | | RS2 | $PC \leftarrow end$ se RS2=1 |
| iXOR | 4 | Rt | RS1 | RS2 | $Rt \leftarrow RS1 \text{ xor } RS2$ |
| iSUB | 5 | Rt | RS1 | RS2 | $Rt \leftarrow RS1 - RS2$ |
| iADD | 6 | Rt | RS1 | RS2 | $Rt \leftarrow RS1 + RS2$ |
| iLESS | 7 | Rt | RS1 | RS2 | $Rt \leftarrow 1$ se $RS1 < RS2$ senão 0 |
| ... | ... | | | | <i>a ser incluído pelos alunos</i> |
| iEND | 15 (F) ₁₆ | 0 | 0 | 0 | termina a execução |

Notar que podemos ter até 16 registradores de propósito geral – por que?

High-level
language
program
(in C)

```
swap(int v[], int k)
{int temp;
  temp = v[k];
  v[k] = v[k+1];
  v[k+1] = temp;
}
```

Compiler

Assembly
language
program
(for MIPS)

```
swap:
  multi $2, $5,4
  add $2, $4,$2
  lw $15, 0($2)
  lw $16, 4($2)
  sw $16, 0($2)
  sw $15, 4($2)
  jr $31
```

Assembler

Binary machine
language
program
(for MIPS)

```
000000001010001000000000100011000
00000000100000100001000000100001
10001101111000100000000000000000
10001110000100100000000000000100
10101110000100100000000000000000
10101101111000100000000000000100
0000001111100000000000000001000
```

- A memória contém o programa a ser executado, assim como os dados utilizados no processamento
- Programar direto em binário é impraticável – por isto os processadores usam um linguagem chamada **assembly**, única para cada processador

Linguagem **assembly**: descrição de um programa utilizando instruções suportadas pela arquitetura (ISA – *Instruction Set Architecture*)

Código binário que vai para a memória do processador

FIGURE 1.4 C program compiled into assembly language and then assembled into binary machine language. Although the translation from high-level language to binary machine language is shown in two steps, some compilers cut out the middleman and produce binary machine language directly. These languages and this program are examined in more detail in Chapter 2.


Exemplo de programa (sintaxe informal)

```
i = 0
a = 0
do {
    a = a + i
    i = i + 1
} while (i < 10)
"write" a
fim
```

| Instrução | 15:12 | 11:8 | 7:4 | 3:0 |
|-----------|----------------------|----------|-----|-----|
| iREAD | 0 | endereço | | RS2 |
| iWRITE | 1 | endereço | | RS2 |
| iJMP | 2 | endereço | | 0 |
| iBRANCH | 3 | endereço | | RS2 |
| iXOR | 4 | Rt | RS1 | RS2 |
| iSUB | 5 | Rt | RS1 | RS2 |
| iADD | 6 | Rt | RS1 | RS2 |
| iLESS | 7 | Rt | RS1 | RS2 |
| ... | ... | | | |
| iEND | 15 (F) ₁₆ | 0 | 0 | 0 |

| Endereço | Instrução - <i>assembly</i> | comentário | Binário (hexa) |
|----------------------|-----------------------------|------------------------------|----------------|
| 0 | read R0, 10 | Le da posição 10: R0 ← 0 (i) | 0 0A 0 |
| 1 | read R1, 10 | Le da posição 10: R1 ← 0 (a) | 0 0A 1 |
| 2 | read R3, 12 | Le da posição 12: R3 ← 10 | 0 0C 3 |
| 3 | add R1, R1, R0 | a = a + i | 6 1 1 0 |
| 4 | read R2, 11 | Le da posição 11: R2 ← 1 | 0 0B 2 |
| 5 | add R0, R0, R2 | i = i + 1 | 6 0 0 2 |
| 6 | less R2, R0, R3 | R2 ← 1 se i < 10 else 0 | 7 2 0 3 |
| 7 | branch 3, R2 | se R2 = 1 salta para 3 | 3 0 3 2 |
| 8 | write R1, 13 | Escreve a na posição 13 | 1 0D 1 |
| 9 | end | Termina a execução | F000 |
| 10 (A) ₁₆ | 0 | | 0000 |
| 11 (B) ₁₆ | 1 | | 0001 |
| 12 (C) ₁₆ | 10 | | 000A |
| 13 (D) ₁₆ | | Receberá o valor de a | 0000 |


Máquina de estados para sequenciamento das instruções e sinais de controle



- Todas as instruções executam o estado de **sFETCH** para ler da memória a instrução apontada pelo **PC** e gravar este dado no **IR**
- No estado **sEXEC** é feita a leitura da memória ou a operação na ALU
- Depois cada instrução é concluída em um estado específico (por default as instrução lógicas e aritméticas são executadas no estado **sALU**)
- O programa termina ao encontrar a instrução **iEND**

Neste estado de **sFETCH**:



- PC endereça a memória
- Dado é lido da memória
- Ativa o *wIR* para escrita em IR




Busca da instrução - **sFETCH**

No estado **sREAD**:

- IR[11:4] endereça a memória
- Dado é lido da memória
- Escreve no banco de registradores ativando *wReg* (registrador alterado especificado em IR[1:0])
- Incrementa o PC





```


signal memory: memoryArray := (
  0 => X"01E0", -- R0 = PMEM[30]
  1 => X"01F1", -- R1 = PMEM[31]
  2 => X"F000", -- FIM
  30 => X"1111",
  31 => X"2222",
  others => (others => '0')
);
  
```

O **signal memoryArray** armazena o binário (programa)
a estrutura é <endereço> => <valor>

```

83 -- register bank - 4 general purpose registers
84 --
85 r0 : entity work.Reg16bit port map(ck => ck, rst => rst, we => wen(0), D => muxRegIn, Q => reg(0));
86 r1 : entity work.Reg16bit port map(ck => ck, rst => rst, we => wen(1), D => muxRegIn, Q => reg(1));
87 --complete
88     Habilitação de escrita para cada registrador
89     wen(0) <= '1' when addReg = "00" and wReg = '1' else '0';
90     wen(1) <= '1' when addReg = "01" and wReg = '1' else '0';
91 --complete
92 --complete
93
94 addReg <= IR(1 downto 0) when state = sREAD else IR(9 downto 8); -- index of the register to write
95 muxRegIn <= dataR when state = sREAD else outalu;
96
97 RS1 <= reg(CONV_INTEGER(IR(5 downto 4))); -- multiplexers to read registers
98 RS2 <= reg(CONV_INTEGER(IR(1 downto 0)));

```



- Linhas 85:86 – registradores r0 e r1
- Linhas 89:90 – habilitação de escrita no registradores
- Linha 94 – mux que define o endereço de qual registrador vai ser alterado
- Linha 95 – mux que define a origem dos dados a serem escritos
- Linhas 97:98 – muxs que definem os registradores que irão para a ALU


| Instrução | 15:12 | 11:8 | 7:4 | 3:0 |
|-----------|-------|----------|-----|-----|
| iREAD | 0 | endereço | | RS2 |
| iWRITE | 1 | endereço | | RS2 |
| iJMP | 2 | endereço | | 0 |
| iBRANCH | 3 | endereço | | RS2 |
| iXOR | 4 | Rt | RS1 | RS2 |

- Alterado o banco de registradores, executar o programa para inicializar os 4 registradores (alterando o *test bench*):

```

signal memory: memoryArray := (
  0 => X"01E0", -- R0 = PMEM[30]
  1 => X"01F1", -- R1 = PMEM[31]
  2 => completar, -- R2 = PMEM[32]
  3 => completar, -- R3 = PMEM[33]
  4 => X"F000", -- FIM
  30 => X"1111",
  31 => X"2222",
  32 => X"3333",
  33 => X"4444",
  others => (others => '0')
);
  
```

| Instrução | 15:12 | 11:8 | 7:4 | 3:0 |
|-----------|----------------------|----------|-----|-----|
| iREAD | 0 | endereço | | RS2 |
| iWRITE | 1 | endereço | | RS2 |
| iJMP | 2 | endereço | | 0 |
| iBRANCH | 3 | endereço | | RS2 |
| iXOR | 4 | Rt | RS1 | RS2 |
| iSUB | 5 | Rt | RS1 | RS2 |
| iADD | 6 | Rt | RS1 | RS2 |
| iLESS | 7 | Rt | RS1 | RS2 |
| ... | ... | | | |
| iEND | 15 (F) ₁₆ | 0 | 0 | 0 |



Atividade 1: completar o banco de registradores (c)

