


## UNIVERSIDADE FEDERAL DO CEARÁ Campus de Quixadá

Prof. Thiago Werlley Bandeira da Silva QXD0132- Arquitetura e Organização de Computadores I Trabalho 2024.1

Nome:	Matrícula:


[1 ponto] 1. Relacione as FSMs abaixo com suas descrições



- ) Quando b é 1, z é 1 por dois ciclos de clock.
- ) Quando b é 1, z é 1. Quando b é 0, z é 0.
- ) Quando b for 1 por pelo menos dois ciclos de clock z se torna 1 e permanece em 1 até que b = 0.
- ) Quando b é 1, z alterna entre 0 e 1. Quando b é 0 z mantém seu valor atual.

[1 ponto] 2. Indique os valores de (a), (b), (c), (d) e (e) no diagrama de tempo abaixo.

Inputs: j Outputs: y, z








Figura 1

[1 ponto] 3. Desenhe o bloco de controle e a tabela de estados correspondentes ao datapath e à FSM abaixo.


1	Nota:			
ı	Nota:			



[1 ponto] 4. Usando o processo para projetar um bloco de controle, converta o FSM em um bloco de controle, implementando o controlador usando um registro de estado e portas lógicas.





[1 ponto] 5. Faça a engenharia reversa do comportamento do circuito sequencial.




[2 pontos] 6. Desenhe o circuito completo (bloco de controle e datapath) para realizar a computação referente à FSM mostrada abaixo.


Inputs: b Outputs: Y(32) Variables: I(32)







[2 pontos] 7. Mostre a FSM e a tabela de estados do bloco de controle para a arquitetura abaixo.



[2 pontos] 8. Mostre como seria o circuito, incluindo os sinais de controle, para a implementação de cada um dos códigos abaixo.

```
a) x = 0;

2 for (i=0;i<SIZE;i++) {

3    if (A[i] > i) {

4         x = x + 1;

5    }

6 }

7 for (i=0;i<SIZE;i++) {

8    if (A[i] <= i) {

9         x = x - 1;

10    }

11 }
```

```
b) i = 0;
2 a = i;
3 while (i < 6){
4    a += 1;
5    v[i++] = a;
6 }</pre>
```