Министерство образования Республики Беларусь Учреждение образования Белорусский государственный университет информатики и радиоэлектроники

Кафед	na	ЭF	3M
тафод	μa·	\mathcal{I}	J1V1

Отче	ет по лабораторн	ной работе	№ 2	
Тема: «Исследование	работы коммута	щионных ј	огических:	элементов»

Выполнил: студент группы 150501 Смоленский Н.О.

Проверил: к.т.н., доцент Селезнёв И.Л.

Минск 2023

1 ЦЕЛЬ РАБОТЫ

Изучение работы коммутационных логических элементов.

2 ИСХОДНЫЕ ДАННЫЕ К РАБОТЕ

Поставленные задачи:

- 1. Подготовка лабораторных модулей dLab2-dLab6 на установке N1 ELVIS
- 2. Изучение работы шифратора.
 - 2.1. Формирование таблицы истинности и диаграммы состояний.
 - 2.2. Определение активного логического сигнала на входе управления.
 - 2.3. Определение условий активного низкого уровня на выходах группового переноса и разрешения работы при каскадировании.
 - 2.4. Проверка исследуемого шифратора на приоритетность.
- 3. Изучение работы дешифратора.
 - 3.1. Формирование таблицы истинности и диаграммы состояний.
 - 3.2. Определение активного логического сигнала на входе управления.
- 4. Изучение работы мультиплексора.
 - 4.1. Формирование таблицы истинности и диаграммы состояний.
 - 4.2. Определение активного логического сигнала на входе управления.
- 5. Изучение работы сумматора
 - 5.1. Формирование таблицы истинности и диаграммы состояний.
 - 5.2. Проверка результата сложения.
- 6. Изучение работы цифрового компаратора.
 - 6.1. Формирование таблицы истинности и диаграммы состояний.
 - 6.2. Увеличение разрядности компаратора

3 ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

3.1 Шифратор

Шифратором MxN называют комбинационное устройство с М входами и N выходами, преобразующее М-разрядный унитарный код в N-разрядный двоичный код.

Шифраторы классифицируют по ряду признаков.

По числу входов различают:

- полные шифраторы, число входов которых $M = 2^N$;
- неполные шифраторы, имеющих число входов $M < 2^N$.

По уровням входных и выходных сигналов выделяют:

- шифраторы высокого уровня, активные сигналы на входах и выходах которых имеют уровень логической единицы;
- шифраторы низкого уровня, активные входные и выходные сигналы которых соответствуют уровню логического нуля.

По функциональной значимости входов шифраторы разделяют на две группы:

- шифраторы с равнозначными функциями входов, в которых все входы равноценны и при подаче на любой из них активного уровня сигнала на выходе формируется двоичный код. В таких шифраторах нельзя подавать несколько входных сигналов одновременно от разных источников, если на один из входов шифратора подан сигнал, остальные входы шифратора должны быть заблокированы;
- приоритетные шифраторы, в которых возможна одновременная подача на входы сигналов от разных источников, однако только один из них, имеющий больший приоритет, выполнит функцию формирования выходного кода. Как правило, наивысший приоритет назначается входу с самым высоким порядковым номером.

На рисунке 3.1 приведено условное графическое обозначение приоритетного шифратора низкого уровня К555ИВ1.




Рисунок 3.1 – Условное графическое обозначение шифратора K555ИB1

Данная интегральная микросхема имеет следующий набор входных и выходных сигналов:

- восемь информационных входов ХО, Х1,...,Х7;
- три информационных выхода Y0, Y1, Y2;
- вход разрешения работы данного шифратора EI;
- выход разрешения работы других шифраторов при каскадировании E0;
- выходной сигнал группового переноса G.

Работа шифратора разрешена при подаче нуля на вход разрешения ЕІ (enable input). При этом на выходах кода Y0, Y1, Y2 формируется инверсный двоичный код номера активной входной линии. При одновременном поступлении нескольких входных сигналов формируется выходной код, соответствующий входу с наибольшим номером. Поэтому такой шифратор называется приоритетным. При отсутствии входных сигналов формируется

выходной код 111. Единичный сигнал на входе Е запрещает работу шифратора (все выходные сигналы устанавливаются в единицу).

На выходе G вырабатывается нуль при приходе любого активного входного сигнала. Это позволяет отличить ситуацию поступления сигнала на вход X0 от ситуации отсутствия сигналов на всех входах.

Выход ЕО становится нулевым при отсутствии входных сигналов, если при этом разрешена работа шифратора нулевым сигналом на входе Е.

Состояние выходных сигналов G и EO шифратора описывается следующими уравнениями:

$$G = EI \vee \overline{EI} \wedge x_0 \wedge x_1 \wedge x_2 \wedge x_3 \wedge x_4 \wedge x_5 \wedge x_6 \wedge x_7,$$

$$EO = \overline{\overline{EI}} \wedge x_0 \wedge x_1 \wedge x_2 \wedge x_3 \wedge x_4 \wedge x_5 \wedge x_6 \wedge x_7.$$

Работа устройства иллюстрируется таблицей 3.1.

ΕI	x_7	x_6	x_5	x_4	x_3	x_2	x_1	x_0	y_2	y_1	y_0	G	EO
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	1	1	1	1	1	1	1	0	1	1	1	0	1
0	1	1	1	1	1	1	0	×	1	1	0	0	1
0	1	1	1	1	1	0	×	×	1	0	1	0	1
0	1	1	1	1	0	×	×	×	1	0	0	0	1
0	1	1	1	0	×	×	×	×	0	1	1	0	1
0	1	1	0	×	×	×	×	×	0	1	0	0	1
0	1	0	×	×	×	×	×	×	0	0	1	0	1
0	0	×	×	×	×	×	×	×	0	0	0	0	1

Сигналы EI и EO используются для наращивания разрядности шифратора. На рисунке 3.2 приведена схема построения шифратора 16х4 на основе двух шифраторов 8х3.




Рисунок 3.2 – Схема построения шифратора 16х4

Стандартное применение шифраторов состоит в сокращении количества сигналов. Например, в случае шифратора К555ИВ1 информация о восьми входных сигналах сворачивается в три выходных сигнала. Это очень удобно, например, при передаче данных по информационным каналам.

Шифраторы также могут быть использованы при организации клавиатуры для формирования кода нажатой клавиши. При этом каждому входу шифратора соответствует отдельная клавиша. Если ни одна из них не нажата, об этом свидетельствует единичное значение сигнала G. При нажатии на какую-либо клавишу выход G переходит в единичное состояние, а на информационных выходах формируется код нажатой клавиши. При использовании приоритетного шифратора в случае одновременном нажатии нескольких клавиш формируется код клавиши с наибольшим приоритетом.

3.2 Дешифратор

Дешифратором М×N называют комбинационное устройство с М входами и N выходами, преобразующее М-разрядный двоичный код в N-разрядный унитарный код. В дешифраторах высокого уровня унитарный код содержит единственную 1, в дешифраторах низкого уровня - единственный 0.

Максимальное число выходов $N = 2^M$ соответствует всем возможным наборам сигналов на входе дешифратора или М-разрядным двоичным кодам. Дешифратор с максимальным числом $N = 2^M$ выходов называется полным $(M \times 2^M)$, а с числом выходов $N < 2^M$ — неполным. Так, например, дешифратор, имеющий 4 входа и 10 выходов, будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным.

На рисунке 3.3 приведено условное обозначение дешифратора 2×4 типа К531ИД14.




Рисунок 3.3 – Условное обозначение дешифратора К531ИД14

На входы X0 и X1 можно подать 4 комбинации логических уровней: 00, 01, 10, 11. Схема имеет 4 выхода, на одном из которых формируется нулевой сигнал, а на остальных единичный. Номер этого единственного выхода, на котором формируется нулевой уровень, соответствует числу M, определяемому состоянием входов X0, X1, следующим образом:

$$M = 2^1 * x_1 + 2^0 * x_0$$

Выходные сигналы дешифратора описываются соотношениями:

$$y_0 = \overline{x_1} \wedge \overline{x_0}$$
 $y_2 = x_1 \wedge \overline{x_0}$
 $y_1 = \overline{x_1} \wedge x_0$ $y_3 = x_1 \wedge x_0$

Помимо информационных входов X0, X1 дешифратор имеет дополнительные входы управления Е. Сигналы на этих входах разрешают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится единичный сигнал. Можно сказать, что существует некоторая функция разрешения, значение которой определяется состояниями управляющих входов.

Разрешающий вход дешифратора может быть прямым или инверсным. У дешифраторов с прямым разрешающим входом активным уровнем является уровень логической единицы, у дешифраторов с инверсным входом это уровень логического нуля. Дешифратор, представленный на рисунке 3.3, имеет один инверсный вход управления.

Формирование выходных сигналов в этом дешифраторе с учетом сигнала управления описывается следующим образом:

$$y_0 = \overline{E} \wedge \overline{x_1} \wedge \overline{x_0} \quad y_2 = \overline{E} \wedge x_1 \wedge \overline{x_0}$$
$$y_1 = \overline{E} \wedge \overline{x_1} \wedge x_0 \quad y_3 = \overline{E} \wedge x_1 \wedge x_0$$

Существуют дешифраторы с несколькими входами управления. Для таких дешифраторов функция разрешения, как правило, представляет собой конъюнкцию всех разрешающих сигналов управления. Например, для дешифратора КР555ИД7 с одним прямым входом управления Е1 и двумя инверсными Е2 и Е3 функция Е рассчитывается по формуле:

$$E = E_1 \wedge \overline{E_2} \wedge \overline{E_3}$$

Работа дешифратора описывается с помощью таблицы 3.2:

Таблица 3.2 – Таблица состояний дешифратора

E	x_1	x_0	<i>y</i> ₃	<i>y</i> ₂	y_1	y_0
1	×	×	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

На рисунке 3.4 приведена схема наращивания разрядности дешифратора. Для построения дешифратора 3×8 на основе двух полных дешифраторов 2×4 нужно соединить параллельно их входы X0 и X1. Входной сигнал X2 подключается непосредственно к входу разрешения Е младшего дешифратора и через инвертор к входу разрешения Е старшего дешифратора.




Рисунок 3.4 - Схема построения дешифратора 3×8

В зависимости от состояния сигнала X2 только один из выходных дешифраторов будет реагировать на комбинацию сигналов на входах X0 и X1. Только выбранный дешифратор сформирует единицу на одном из своих выходов, номер которого определяется сигналами X0 и X1. Например, если на входах X2 X1 X0 присутствует число 101, то единичный сигнал в разряде X2 запретит работу младшего дешифратора и на его выходах установятся единичные сигналы. На вход разрешения старшего дешифратора единичный сигнал X2 поступает после инвертирования и разрешает его работу. В результате нулевой уровень появится на выходе Y5.

Дешифраторы находят широкое применение в вычислительной технике. В составе компьютеров, например, дешифраторы позволяют адресоваться к определённому устройству, с которым в данный момент осуществляется обмен информацией. Для этого достаточно подключить вход разрешения работы этого устройства к соответствующему выходу дешифратора, а входы дешифратора использовать для задания адреса устройства.

3.3 Мультиплексор

Мультиплексором $M \times 1$ называют комбинационное устройство с M информационными (X0, X1, ..., XM-1), К адресными (A0, A1, ..., AK-1) входами и одним выходом (Y), которое осуществляет передачу сигнала с заданного адресным кодом информационного входа на его выход.

Кроме информационных и адресных входов, мультиплексор содержит вход разрешения, при подаче на который активного уровня мультиплексор переходит в активное состояние. Если на вход разрешения подан пассивный уровень, мультиплексор перейдет в пассивное состояние, при котором сигнал на выходе сохраняет постоянное значение независимо от значений информационных и адресных сигналов.

В зависимости от соотношения числа информационных входов M и числа адресных входов K мультиплексоры делятся на полные и неполные. Если выполняется условие $M = 2^K$, то мультиплексор будет полным. Если это условие не выполняется, т.е. $M < 2^K$, то мультиплексор будет неполным.

Число информационных входов у мультиплексоров обычно 2, 4, 8 или 16. На рисунке 3.5 представлен мультиплексор 4×1 с инверсным входом разрешения Е и прямым выходом Y, представляющий собой половину микросхемы мультиплексора КР555КП2.




Рисунок 3.5 – Условное обозначение мультиплексора 4×1

Выражение для выходной функции такого мультиплексора можно записать в виде:

$$y = \overline{E} \wedge (x_0 \wedge \overline{A_0} \wedge \overline{A_1} \vee x_1 \wedge A_0 \wedge \overline{A_1} \vee x_2 \wedge \overline{A_0} \wedge A_1 \vee x_3 \wedge A_0 \wedge A_1,$$

где X0, X1, X2, X3 – информационные входы мультиплексора;

А0, А1 – адресные входы мультиплексора;

Е – вход разрешения.

Работа мультиплексора описывается таблицей 3.3.

Таблица 3.3 – Таблица состояний мультиплексора

E	A_1	A_0	<i>x</i> ₃	x_2	x_1	x_0	у
1	×	×	×	×	×	×	0
0	0	0	×	×	×	0	0
0	0	0	×	×	×	1	1
0	0	1	×	×	0	×	0
0	0	1	×	×	1	×	1

Продолжение таблицы 3.3

0	1	0	×	0	×	×	0
0	1	0	×	1	×	×	1
0	1	1	0	×	×	×	0
0	1	1	1	×	×	×	1

Микросхемы мультиплексоров можно объединять для увеличения количества каналов. Например, два 4-канальных мультиплексора легко объединяются в 8-канальный с помощью инвертора на входах разрешения и элемента 2И-НЕ для объединения выходных сигналов.

Такая схема каскадирования показана на рисунке 3.6.




Рисунок 3.6 – Схема каскадирования мультиплексоров

Старший разряд адреса А3 будет при этом выбирать один из двух мультиплексоров по входу разрешения.

Мультиплексоры нашли широкое применение в вычислительной технике в качестве коммутаторов цифровых сигналов. Они используются в компьютерах и микропроцессорных контроллерах для коммутации адресных входов динамических оперативных запоминающих устройств, в узлах объединения или разветвления шин и т.д.

На базе мультиплексоров можно построить различные комбинационные устройства с минимальным числом дополнительных элементов логики. Такой подход используется, например, в микросхемах в программируемой логикой — программируемых логических матрицах.

3.4 Сумматор

Сумматоры предназначены для выполнения арифметических операций сложения и вычитания как двоичных, так и десятичных чисел. Ниже приведены основные классификационные признаки сумматора.

По виду выполняемой операции можно выделить две группы сумматоров:

- сумматоры, выполняющие сложение положительных чисел (без учета знака числа);
- сумматоры, выполняющие операцию сложения положительных и отрицательных чисел.

По используемой системе счисления сумматоры подразделяются на:

- двоичные сумматоры, выполняющие операции над двоичными числами;
- десятичные сумматоры, выполняющие операции над десятичными числами.

По последовательности выполнения операции во времени выделяют:

параллельные сумматоры, в которых все разряды складываемых чисел подаются на входы сумматора одновременно. Такие сумматоры строятся на комбинационных устройствах и рассматриваются в дальнейшем;

последовательные сумматоры, на входы которых разряды складываемых чисел подаются последовательно во времени (разряд за разрядом). В них используются элементы памяти.

Среди двоичных сумматоров различают одноразрядные и многоразрядные сумматоры. Одноразрядные сумматоры служат основой для построения многоразрядных. Многоразрядные сумматоры подразделяются на сумматоры с последовательным и параллельным переносом.

Полным одноразрядным сумматором, представленный на рисунке 3.7, называют комбинационное устройство с тремя входами и двумя выходами, выполняющее сложение трех одноразрядных чисел по правилам двоичной арифметики.




Рисунок 3.7 – Условное обозначение полного одноразрядного сумматора

На входы сумматора поступают сигналы A_i , B_i і-го разряда и сигнал C_i перенос из предыдущего разряда, с выхода снимается сигналы текущего разряда суммы S и переноса C_i +1 в следующий разряд. Работа одноразрядного полного сумматора описывается таблицей 3.4.

Tr = 2.4	Tr ~	U			
Таблина 34—	Таблица	состоянии	одноразрядного	попного	CVMMATONA
т иолици Э. г	т иолици		Odifobaspidifoio	1103111010	c y mimai opa

C_i	$\boldsymbol{B_i}$	A_{i}	C_{i+1}	S_i
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Выходной сигнал переноса формируется в соответствии с выражением:

$$C_i + 1 = A_i \wedge B_i \vee B_i \wedge C_i \vee C_i \wedge A_i$$

Полные одноразрядные сумматоры используются для построения многоразрядных сумматоров. Выход переноса предыдущего одноразрядного сумматора соединяется с входом переноса предыдущего. Полученный сумматор называется сумматором с последовательным переносом.

Сумматор с последовательным переносом имеет низкое быстродействие, так как сигналы суммы и переноса старшего разряда появятся только после того, как последовательно сформируются сигналы переноса всех предыдущих разрядов.

На рисунке 3.8 приведена схема соединения двух одноразрядных полных сумматоров для получения двухразрядного полного сумматора.




Рисунок 3.8 – Схема увеличения разрядности сумматора

Для увеличения быстродействия многоразрядного сумматора применяется схема ускоренного переноса, которая в соответствии с состоянием сигналов на информационных входах и входного переноса формирует выходной сигнал переноса. Такой сумматор называется сумматором с параллельным переносом. На этом принципе построен четырехразрядный сумматор К155ИМ3 (см. рисунок 3.9).




Рисунок 3.9 – Условное обозначение четырехразрядного сумматора

Путем соединения выводов переноса C0, C4 четырехразрядного сумматоров в последовательную цепь можно построить сумматоры с разрядностью 8, 12, 16 и т.д. Такой многоразрядный сумматор называется сумматором с последовательным групповым переносом.

3.5 Компаратор

Цифровым компаратором называется комбинационное устройство, предназначенное для сравнения кодов двух двоичных чисел и формирования результата сравнения в виде цифровых сигналов.

Компараторы делятся на две группы:

- схемы проверки равнозначности кодов;
- схемы сравнения кодов.

В таблице 3.5 представлено описание поразрядного сравнения при проверке равнозначности кодов.

Таолица 3.5 — Гаолица ист	гинности поразрядного срав:	нения
4	D	

A_i	$\boldsymbol{B_i}$	Y_i
0	0	1
0	1	0
1	0	0
1	1	1

Схемы проверки равнозначности кодов имеют на входе две переменные А и В, каждая из которых содержит М двоичных разрядов, и

один выход Y. При сравнении на равенство осуществляется поразрядное сравнение двух чисел, что позволяет затем сформировать на выходе всей схемы активный сигнал Y=1 при равенстве входных чисел. Функционирование схемы по каждому разряду подчиняется таблице истинности. В этой таблице Ai и Bi являются i-тыми разрядами многоразрядных двоичных чисел A и B, а Yi — результатом сравнения разрядов с номером i.

Многоразрядные двоичные числа будут равны, если выполняется равенство в каждом разряде, то есть Yi=1 для каждого разряда. Чтобы сформировать окончательный результат сравнения многоразрядных чисел достаточно вычислить конъюнкцию по формуле:

$$Y = Y_1 \wedge Y_2 \wedge ... \wedge Y_M$$

где М – число разрядов в сравниваемых числах,

Y – результат сравнения.

Только при поразрядном равенстве выходной сигнал У будет равен логической единице.

Для построения многоразрядных схем сравнения используют элементы «исключающее ИЛИ». Эти элементы реализуют функцию:

$$d_i = \overline{A}_i \wedge B_i \vee A_i \wedge \overline{B}_i$$

Если сравнивать это выражение с таблицей 3.5, то можно заметить соотношения $d_i = Y_i$. Отсюда следует, что

$$Y = \overline{d_1} \wedge \overline{d_2} \wedge ... \wedge \overline{d_M} = \overline{d_1 \vee d_2 \vee ... \vee d_M}$$

На рисунке 3.10 показана схема проверки на равенство, построенная на элементах «исключающее ИЛИ».




Рисунок 3.10 – Схема проверки на равенство

Схемы сравнения выполняют более сложный логический анализ входных кодов и на выходе формируют три выходных сигнала, соответствующие результатам сравнения: A>B, A=B или A<B. Примером служит интегральная микросхема цифрового компаратора К555СП1.

Помимо восьми входов для сравниваемых кодов (два четырехразрядных слова, обозначаемых A0...A3 и B0...B3) компаратор $K555C\Pi1$ имеет три управляющих входа для наращивания разрядности I(A < B), I(A = B) и три выхода результирующих сигналов (A > B), (A < B), (A = B).

Условное графическое изображение компаратора приведено на рисунке 3.11.




Рисунок 3.11 – Условное обозначение компаратора

Работа четырехразрядного компаратора описывается таблицей 3.6.

Таблица 3.6 – Таблица истинности четырехразрядного компаратора

A_3, B_3	A_2, B_2	A_1, B_1	A_0, B_0	I(A>B)	I(A <b)< th=""><th>I(A=B)</th><th>A>B</th><th>A<b< th=""><th>A=B</th></b<></th></b)<>	I(A=B)	A>B	A <b< th=""><th>A=B</th></b<>	A=B
$A_3 > B_3$	×	×	×	×	×	×	1	0	0
$A_3 < B_3$	×	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2 > B_2$	×	×	×	×	×	1	0	0
$A_3=B_3$	$A_2 < B_2$	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1 > B_1$	×	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1 < B_1$	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0 > B_0$	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0 < B_0$	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	0	0	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	1	0	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	×	×	1	0	0	1
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	1	0	0	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	0	0	1	1	0

В том случае, когда используется одиночная микросхема (разрядность входных кодов не более четырех), для ее правильной работы на вход I(A=B) следует подавать сигнал «1», а на выходы I(A>B) и I(A<B) – сигнал «0».

Если сравниваются коды с разрядностью более четырех, то выходы компаратора младших разрядов подключаются к одноименным входам компаратора старших разрядов сравниваемых чисел. Выходами всего

многоразрядного компаратора кодов являются выходы компаратора самых старших сравниваемых разрядов.

На рисунке 3.12 показана схема построения 12-разрядного компаратора на основе четырехразрядных компараторов.




Рисунок 3.12 – Каскадирование цифровых компараторов

Основным применением цифровых компараторов в вычислительной технике является селектирование адреса, то есть сравнение цифрового кода на шине адреса с заданным базовым адресом. При их совпадении на выходе компаратора появляется сигнал, разрешающий работу адресуемого устройства.

4 ВЫПОЛНЕНИЕ РАБОТЫ

4.1 Изучение работы шифратора

После установки лабораторного модуля dLab2 на макетную плату NI ELVIS и загрузки файла dLab2.vi на экране появляется изображение ВП, необходимого для выполнения работы (рисунок 4.1).




Рисунок 4.1 – Результат работы с шифратором

Необходимо подать на вход Е сигнал «0» и, изменяя значения на информационных входах шифратора, получить таблицу истинности и диаграмму состояний. Они представлены в таблице 4.1 и на рисунке 4.2 соответственно.

Таблица 4.1 – Таблица истинности шифратора при Е = 0

	E	X7	X6	X5	X4	ХЗ	X2	X1	X0	Y2	Y1	YO	G	E0
Шаг 1	0	1	1	1	1	1	1	1	1	1	1	1	1	0
Шаг 2	0	1	1	1	1	1	1	1	0	1	1	1	0	1
Шаг 3	0	1	1	1	1	1	1	0	1	1	1	0	0	1
War 4	0	1	1	1	1	1	0	1	1	1	0	1	0	1
Шаг 5	0	1	1	1	1	0	1	1	1	1	0	0	0	1
Шаг 6	0	1	1	1	0	1	1	1	1	0	1	1	0	1
Шаг 7	0	1	1	0	1	1	1	1	1	0	1	0	0	1
Шаг 8	0	1	0	1	1	1	1	1	1	0	0	1	0	1
Шаг 9	0	0	1	1	1	1	1	1	1	0	0	0	0	1

Диаграмма состояний шифратора




Рисунок 4.2 – Диаграмма состояний шифратора при Е = 0

Далее необходимо повторить те же действия, подав на вход Е сигнал «1». Полученная таблица истинности представлены в таблице 4.2.

Таблица 4.2 – Таблица истинности шифратора при Е = 1

	E	X7	X6	X5	X4	ХЗ	X2	X1	XO	Y2	Y1	Y0	G	E0
Шаг 1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Шаг 2	1	1	1	1	1	1	1	1	0	1	1	1	1	1
Шаг 3	1	1	1	1	1	1	1	0	1	1	1	1	1	1
Шаг 4	1	1	1	1	1	1	0	1	1	1	1	1	1	1
Шаг 5	1	1	1	1	1	0	1	1	1	1	1	1	1	1
Шаг б	1	1	1	1	0	1	1	1	1	1	1	1	1	1
Шаг 7	1	1	1	0	1	1	1	1	1	1	1	1	1	1
Шаг 8	1	1	0	1	1	1	1	1	1	1	1	1	1	1
Шаг 9	1	0	1	1	1	1	1	1	1	1	1	1	1	1

Полученная диаграмма состояний шифратора при E=1 представлена на рисунке 4.3.

Диаграмма состояний шифратора




Рисунок 4.3 – Диаграмма состояний шифратора при Е = 1

Исходя из полученных данных можно сделать вывод, что логический сигнал «0» является активным для управляющего входа Е шифратора, т.к. только при нём можно корректно определить состояние выходов устройства.

Отсюда же можно определить условия появления активного низкого уровня на ЕО и G. Для ЕО необходимо наличие сигнала «0» на входе Е и сигнал «1» на всех информационных входах шифратора. Условием для G является наличие «0» на входе Е и на хотя бы одном информационном входе элемента.

Для проверки шифратора на приоритетность необходимо выбрать два входа (например X3 и X6) и установить сигнал «0» на входе Е. Используя полученные ранее таблицы истинности можно определить, что при X3 = E = 0 на выходах Y0, Y1, Y2, G, EO будут получены сигналы 1, 0, 0, 0, 1 соответственно. При X6 = E = 0 на выходах Y0, Y1, Y2, G, EO будут получены сигналы 0, 0, 1, 0, 1.

Далее необходимо подать активный сигнал на оба выбранных входа (X3 = X6 = E = 0). В этом случае результатом на выходах Y0, Y1, Y2, G, EO станут сигналы 0, 0, 1, 0, 1. Отсюда можно сделать вывод, что при подаче нескольких сигналов на информационные входы одновременно вход с большим порядковым номером имеет больший приоритет. Такой шифратор называется приоритетным.

Результат проверки шифратора на приоритетность представлен на рисунке 4.4.




Рисунок 4.4 – Проверка шифратора на приоритетность

4.2 Изучение работы дешифратора

После установки лабораторного модуля dLab3 на макетную плату NI ELVIS и загрузки файла dLab3.vi на экране появляется изображение ВП, необходимого для выполнения работы (рисунок 4.5).




Рисунок 4.5 – Результат работы с шифратором

Поочерёдно изменяя сигналы на информационных входах дешифратора, необходимо составить таблицу истинности и диаграмму состояний при значениях сигнала на входе E=0 и E=1.

Таблица истинности и диаграмма состояний представлены в таблице 4.3 и на рисунке 4.6 соответственно.

Таблица 4.3 – Таблица истинности дешифратора

	E	X1	X0	Y3	Y2	Y1	YO
Шаг 1	0	0	0	1	1	1	0
Шаг 2	0	0	1	1	1	0	1
Шаг 3	0	1	0	1	0	1	1
Шаг 4	0	1	1	0	1	1	1
Шаг 5	1	0	0	1	1	1	1
Шаг 6	1	0	1	1	1	1	1
Шаг 7	1	1	0	1	1	1	1
Шаг 8	1	1	1	1	1	1	1

Диаграмма состояний дешифратора




Рисунок 4.6 – Диаграмма состояний дешифратора

Из полученных данных можно сделать вывод, что активным логическим уровнем для входа Е является сигнал «0», так как только при его наличии можно корректно определить значения на выходах дешифратора.

4.3 Изучение работы мультиплексора

Аналогично предыдущим подпунктам, требуется установить лабораторный модуль dLab4 на макетную плату NI ELVIS и загрузить файл dLab4.vi. После этого на экране появится изображение ВП, необходимого для выполнения работы (рисунок 4.7).




Рисунок 4.7 – Результат работы с мультиплексором

Поочерёдно изменяя сигналы на входах мультиплексора, необходимо составить таблицу истинности и диаграмму состояний. Таблица истинности устройства представлена в таблице 4.4.

Таблица 4.4 –	- Таблица 1	истинности	мультиплексора	l
---------------	-------------	------------	----------------	---

	E	A1	A0	ХЗ	X2	X1	XO	Y
Шаг 1	0	0	0	0	0	0	1	= X0
Шаг 2	0	0	1	0	0	1	0	= X1
Шаг 3	0	1	0	0	1	0	0	= X2
Шаг 4	0	1	1	1	0	0	0	= X3
Шаг 5	1	0	0	0	0	0	1	144
Шаг б	1	0	1	0	0	1	0	1 122
Шаг 7	1	1	0	0	1	0	0	122
Шаг 8	1	1	1	1	0	0	0	0.20

Диаграмма состояний устройства представлена на рисунке 4.8.

Рисунок 4.8 – Диаграмма состояний мультиплексора

На основе полученных данных можно сделать вывод, что активным логическим уровнем для входа E является сигнал «0», так как при этом сигнале на выходе появляется сигнал, подаваемый на выбранный информационный вход мультиплексора. При E=1 при любой комбинации сигналов на других входах на выходе будет получен сигнал «0».

4.4 Изучение работы сумматора

Аналогично предыдущим подпунктам, требуется установить лабораторный модуль dLab5 на макетную плату NI ELVIS и загрузить файл dLab5.vi. После этого на экране появится изображение ВП, необходимого для выполнения работы (рисунок 4.9).




Рисунок 4.9 – Результат работы с сумматором

Поочерёдно изменяя сигналы на входах сумматора, необходимо составить таблицу истинности и диаграмму состояний. Они представлены в таблице 4.5 и на рисунке 4.10 соответственно.

	CO	A3	A2	A1	A0	В3	B2	B1	BO	53	52	S1	S0	C4
Шаг 1	0	0	0	1	0	0	1	0	0	0	1	1	0	0
Шаг 2	0	1	0	0	1	1	1	0	1	0	1	1	0	1
Шаг 3	0	0	1	0	1	0	1	1	0	1	0	1	1	0
Шаг 4	0	1	0	1	1	0	1	1	1	0	0	1	0	1
Шаг 5	0	1	1	1	1	1	1	1	1	1	1	1	0	1
Шаг 6	1	0	0	1	1	0	1	0	1	1	0	0	1	0
Шаг 7	1	0	0	1	0	1	0	0	0	1	0	1	1	0
Шаг 8	1	1	0	0	1	0	0	1	1	1	1	0	1	0
Шаг 9	1	1	1	1	0	1	1	1	0	1	1	0	1	1
Шаг 10	1	1	1	1	1	1	1	1	1	1	1	1	1	1






Рисунок 4.10 – Диаграмма состояний сумматора

Проверить правильность работы сумматора можно с помощью следующего уравнения:

$$C_0 + 2^0(A_0 + B_0) + 2^1(A_1 + B_1) + 2^2(A_2 + B_2) + 2^3(A_3 + B_3)$$

= $2^0S_0 + 2^1S_1 + 2^2S_2 + 2^3S_3 + 2^4C_4$

Результаты подстановки приведены в таблице 4.6.

Таблица 4.6 – Проверка результата сложения

1 4031	пца по проверка результата спожения
№	Расчёты
1	$0 + 2^{0} * 0 + 2^{1} * 1 + 2^{2} * 1 + 2^{3} * 0 = 2^{0} * 0 + 2^{1} * 1 + 2^{2} * 1 + 2^{3} * 0 + 2^{4} * 0$
2	$0 + 2^{0} * 2 + 2^{1} * 0 + 2^{2} * 1 + 2^{3} * 2 = 2^{0} * 0 + 2^{1} * 1 + 2^{2} * 1 + 2^{3} * 0 + 2^{4} * 1$
3	$0 + 2^{0} * 1 + 2^{1} * 1 + 2^{2} * 2 + 2^{3} * 0 = 2^{0} * 1 + 2^{1} * 1 + 2^{2} * 0 + 2^{3} * 1 + 2^{4} * 0$

Продолжение таблицы 4.6

4	$0 + 2^{0} * 2 + 2^{1} * 2 + 2^{2} * 1 + 2^{3} * 1 = 2^{0} * 0 + 2^{1} * 1 + 2^{2} * 0 + 2^{3} * 0 + 2^{4} * 1$
5	$0 + 2^{0} * 2 + 2^{1} * 2 + 2^{2} * 2 + 2^{3} * 2 = 2^{0} * 0 + 2^{1} * 1 + 2^{2} * 1 + 2^{3} * 1 + 2^{4} * 1$
6	$1 + 2^{0} * 2 + 2^{1} * 1 + 2^{2} * 1 + 2^{3} * 0 = 2^{0} * 1 + 2^{1} * 0 + 2^{2} * 0 + 2^{3} * 1 + 2^{4} * 0$
7	$1 + 2^{0} * 0 + 2^{1} * 1 + 2^{2} * 0 + 2^{3} * 1 = 2^{0} * 1 + 2^{1} * 1 + 2^{2} * 0 + 2^{3} * 1 + 2^{4} * 0$
8	$1 + 2^{0} * 2 + 2^{1} * 1 + 2^{2} * 0 + 2^{3} * 1 = 2^{0} * 1 + 2^{1} * 0 + 2^{2} * 1 + 2^{3} * 1 + 2^{4} * 0$
9	$1 + 2^{0} * 0 + 2^{1} * 2 + 2^{2} * 2 + 2^{3} * 2 = 2^{0} * 1 + 2^{1} * 0 + 2^{2} * 1 + 2^{3} * 1 + 2^{4} * 1$
10	$1 + 2^{0} * 2 + 2^{1} * 2 + 2^{2} * 2 + 2^{3} * 2 = 2^{0} * 1 + 2^{1} * 1 + 2^{2} * 1 + 2^{3} * 1 + 2^{4} * 1$

4.5 Изучение работы компаратора

Аналогично предыдущим подпунктам, требуется установить лабораторный модуль dLab6 на макетную плату NI ELVIS и загрузить файл dLab6.vi. После этого на экране появится изображение ВП, необходимого для выполнения работы (рисунок 4.11).




Рисунок 4.11 – Результат работы с компаратором

Поочерёдно изменяя сигналы на входах сумматора, необходимо составить таблицу истинности и диаграмму состояний. Таблица истинности представлена в таблице 4.7.

Tao.	пица 4.7	'-18	аолица	истинно	сти	компа	ратор)a

	A3	A2	A1	A0	B3	B2	B1	BO	I(A>B)	I(A=B)	I(A <b)< th=""><th>A>B</th><th>A=B</th><th>A<b< th=""></b<></th></b)<>	A>B	A=B	A <b< th=""></b<>
Шаг 1	1	0	0	0	0	0	0	0	1	1	1	1	0	0
Шаг 2	0	0	0	0	1	0	0	0	0	0	0	0	0	1
Шаг 3	0	1	0	0	0	0	0	0	1	1	1	1	0	0
Шаг 4	0	0	0	0	0	1	0	0	0	0	0	0	0	1
Шаг 5	0	0	1	0	0	0	0	0	1	1	1	1	0	0
Шаг 6	0	0	0	0	0	0	1	0	0	0	0	0	0	1
Шаг 7	0	0	0	1	0	0	0	0	1	1	1	1	0	0
Шаг 8	0	0	0	0	0	0	0	1	0	0	0	0	0	1
Шаг 9	0	0	0	0	0	0	0	0	1	0	0	1	0	0
Шаг 10	0	0	0	0	0	0	0	0	0	0	1	0	0	1
Шаг 11	0	0	0	0	0	0	0	0	0	1	0	0	1	0
Шаг 12	0	0	0	0	0	0	0	0	1	1	1	0	1	0
Шаг 13	0	0	0	0	0	0	0	0	1	0	1	0	0	0
Шаг 14	0	0	0	0	0	0	0	0	0	0	0	1	0	1

Диаграмма состояний устройства представлена на рисунке 4.12.



Диаграмма состояний цифрового компаратора

Рисунок 4.12 – Диаграмма состояний компаратора

Исходя из полученных данных можно сделать вывод, что для сравнения пятиразрядных двоичных чисел на управляющие входы нужно подавать результат сравнения старших пятых разрядов, а на информационные входы будут поданы четыре младших разряда.

5 ВЫВОДЫ

В ходе данной лабораторной работы требовалось изучить поведение коммутационных логических элементов: шифратора, дешифратора, мультиплексора, сумматора, компаратора.

С этой целью для шифратора были сформированы таблица истинности и диаграмма состояний, определён активный логический сигнал для управляющего входа Е, определены условия возникновения активного сигнала на выходах ЕО и G и произведена проверка на приоритетность.

Для дешифратора были сформированы таблица истинности и диаграмма состояний, а также определён активный логический сигнал для управляющего входа Е.

Для мультиплексора были сформированы таблица истинности и диаграмма состояний, а также определён активный логический сигнал для управляющего входа Е.

Для сумматора были сформированы таблица истинности и диаграмма состояний и проведена проверка расчётов с помощью уравнения.

Для компаратора были сформированы таблица истинности и диаграмма состояний, а также определён способ использования входов компаратора К555СП1 для сравнения пятиразрядных чисел.