REPUBLIQUE FRANCAISE MINISTERE DE L'ENSEIGNEMENT SUPERIEUR, DE LA RECHERCHE ET DE L'INNOVATION



UNIVERSITE DE BOURGOGNE UFR SCIENCES ET TECHNIQUES Science pour l'ingénieur

BP 47870 - 21078 DIJON cedex Tél. 03 80 39 58 87



RAPPORT DE TP FPGA

BOUDZOUMOU NZALANKAZI Jean Marcellino MASTER 1 TSI

Sous la direction de :

Pr. Jean Miteran & M. TESSOMA Solomon

Année académique 2020-2021

TABLE DES MATIERES

Introduction	1
Outils	2
Travail 1 : circuit anti-rebond	3
I. Le circuit anti rebond	3
1. Le circuit de lecture de l'entrée	3
2. Le comparateur	4
3. Le circuit de validation	4
II. Le compteur	4
III. Application	4
Travail 2 : Compteur automatique et affichage	6
I. Le compteur	6
II. Le codeur	6
IV. Application	8
I. les compteurs	9
II. le multiplexeur	9
III. Le codeur	9
IV. Application	11
Travail 3 : le circuit additionneur	12
I. Le lecteur	12
II. Le multiplexeur : Voir travail précèdent	12
III. le codeur : Voir travail précédent	12
IV. La simulation du circuit	13
Travail 4 · La machine à états	14

TABLE DES FIGURES

Figure 1 : programme du circuit anti-rebond	3
Figure 2 : Programme du compteur	4
Figure 3 : Exécution du travail 1	
Figure 4 : Résultat de la simulation de la première manipulation	5
Figure 5 : Programme du compteur	6
Figure 6 : Programme du codeur	
Figure 7 : Programme pour la simulation du bcd_counter	8
Figure 8 : Résultats de la simulation de bcd_counter	8
Figure 9 : Programme du multiplexeur	
Figure 10 : Programme du codeur bcd	
Figure 11 : Architecture du compteur compteur automatique et affichage sur quatre digits	
Figure 12 : Programme de simulation du compteur	11
Figure 13 : Chronogramme de la simulation du compteur	11
Figure 14 : Programme de test de l'additionneur	13
Figure 15 : résultat de la simulation du circuit additionneur	13
Figure 16 : Circuit de la machine à état	14
Figure 17 : Programme de la simulation du circuit de la machine à états	

Introduction

Les fpga sont des composants dits à architectures programmables. Le but des manipulations exposées dans ce rapport est de programmer des fpga afin qu'elles réalisent des fonctions bien précises. Nous supposons déjà que vous disposez des bases de la programmation en langage vhdl. Afin de dépasser les consignes du travail demandes, nous utiliserons une approche structurale, en claire nous feront de chaque sous fonctionnalité du circuit une entité à part entière. Ces programmes seront ensuite téléversés dans le fpfa tout en lui associant des contraintes.

Outils

Pour nos manipulations, nous écrirons nos programmes vhdl et compilerons nos programmes via l'environnement de développement Vivado en language vhdl

Par la suite ces programmes pourront être téléversés dans le fpga XC6SLX16 embarqué dans la carte spartan-6 de xilinx

Travail 1: circuit anti-rebond

Lorsque l'on manipule des composants tel qu'un bouton, le résultat attendu peut être sujet à erreur ou devenir incertain : valeur varie au cours du temps.Pour cela, on procède en électronique par interposition de filtre lequel peut être analogique ou numérique. Dans l'un ou l'autre, l'objectif est de s'assurer qu'une règle de validation au cours du temps est respectée.

I. Le circuit anti rebond

Les grandeurs physiques obtenues à l'aide des capteurs doivent toujours être filtrés. Dans le contexte de L'électronique numérique cela commence par l'échantillonnage pour donner au signal obtenu un sens numérique ou discret

De manière générale, une sortie doit respecter une règle dépendant du temps (fréquence ou période) afin d'être validée. On pourrait parler de seuil en électronique analogique, ou taux de variation minimal pour l'électronique numérique. La règle de validation est que la sortie soit stable. Elle est stable si et seulement si elle ne change pas pendant $2^{16} = 65536$ coup d'horloge. :

Le circuit anti-rebond sera composé de trois blocs : un circuit de lecture de l'entrée, un circuit de comparaison successive des valeurs lues et un circuit de validation.

```
library leee;
use leee.std_logic_1164.all;
use ieee.std logic unsigned.all;
entity debouncing is
    generic(counter size : integer :=20);
                                                                                                     -- counter size (26 bits gives 10.5ms with 100MHz clock)
        signal clk : in std_logic;
signal btm : in std_logic;
                                                                                                     -- input signal to be debounced
        signal res : out std logic
                                                                                                      --debounced signal
end debouncing;
architecture debouncing of debouncing is
     signal flipflops : in std logic vector(1 downto 0);
signal counter set : in std logic;
                                                                                                     -- input flip flops
                                                                                                     -- sync reset to zero
     signal counter out : out std logic vector(counter size downto \theta) := (others \Rightarrow '\theta');
    counter set ← flipflops(0) xor flipflops(1);
                                                                                                     --determine when to start/reset counter
    process(clk)
    if(clk'EVENT and clk = '1') then
         flipflops(0) ← btn;
         flipflops(1) ← flipflops(0);
        if(counter set = '1') then
                                                                                                      -- reset counter because input is changing
             counter out ← (others ⇒ '8');
        elsif(counter out(counter size) = '0') then
                                                                                                      -- stable input time is not yet met
            counter out <= counter out + 1;
        res <= flipflops(1);
end if;
                                                                                                       -- stable input time is met
        end if:
    end process
end architecture debouncing:
```

Figure 1: programme du circuit anti-rebond

1. Le circuit de lecture de l'entrée

Il existe un circuit numérique qui ne met en sa sortie la valeur en entrée : c'est la bascule D. Nous allons donc cadencer deux bascules D qui lirons consécutivement l'entrée.

2. Le comparateur

Il existe un circuit capable numérique d'analyser la différence entre deux bits : c'est la porte « ou exclusif ».

3. Le circuit de validation

Ce circuit est un compteur, il compte le nombre de fois que n'a pas changé. En d'autres termes, il s'incrémente si le résultat du comparateur est vrai, sinon il se remet à zéro

II. Le compteur

```
library iee;
use ieee.std_lgic_1164.all;
use ieee.std logic unsigned.all;
entity counter is
    Port
        clk, counter_in : in STD LOGIC;
        res : out STD_LOGIC_VECTOR (7 downto 0)
end counter;
architecture counter of counter is
signal click counter : std logic vector(7 downto 0):="00000000";
        process(clk, counter_in)
            if clk'event and clk='1' then
               if counter_in='1' then
                    click counter <= click counter + '1';
            end if;
        end process;
        res <= click_counter;
end counter;
```

Figure 2: Programme du compteur

III. Application

```
library isee;
use leee.std logic l164.all;
use isee.std logic unsigned.all;
entity test is
end entity test;

architecture test of test is
signal clk : std logic :='0';
signal clk : std logic vector(7 downto 0);
component click_counter is
port
{
    signal clk : in std logic;
    signal btn : in std logic;
    signal clk : in std logic;
    signal res : out std logic;
    signal res : out std logic vector(7 downto 0)
};
und component click_counter;

hegin
clk <= not(clk) after 10 ns;
debounce : click_counter port map(clk->clk,btn -> btn, res->res);
process
begin
    btn <='1';
    btn <='8' after 20 ns;
    btn <='1';
    wait for 30 ms;
end process;
end architecture test;

configuration config of test is
    for test
    for debounce : click_counter use entity work.click_counter(click_counter); end for;
end configuration config;
```

Figure 3: Exécution du travail 1




Figure 4 : Résultat de la simulation de la première manipulation

Travail 2 : Compteur automatique et affichage

Le circuit à concevoir dans cette manipulation est constitué des entités suivantes : un compteur et un codeur bcd.

I. Le compteur

Il a comme sortie un tableau de bit qui correspond en binaire au chiffre décimal compté. Pour pouvoir compter, il incrémente d'un bit le mot binaire stocké dans sa sortie à une fréquence donnée.

```
second : "and lugic vector (aclf5dff";
for_second : integer := 26

    N equivalent binajre do combo de pulsation pone atteindre la metorde par raquirt a l'hortoge externe

- modere de bita pour compter jumpr'a la seconde

            clk : in std logic;
rst : in std logic;
bloory_number : not std_logic_sector ER downto d)
                                                                                                                                       — Kignel d'hertage externe
— region à zero
architecture counter of counter is signal one sec younter; std logic suctor(for second downto B):=(others=+'0'); — comptour de front montant de l'hoclogo actorna signal one sec ent std logic sector(2 downto 0) :="9908"; — Eit de detection de la secondo signal number; std logic sector(2 downto 0) :="9908";
    in
process(clk,rat)
begin

if rst='1' then
one sec counter <= (others=*'0');
elif rising edge(clk) then
if one sec counter-second then
one sec counter <= (others=*'0');
elag
                                                                                                                                       - Processos do dotaction de la secondo
            ... for each rising edge when counter in I seconds is was assign 8 to himself
                                                                                                                                         White and a hir
     and process; one sec on ex 'I' when one sec counter-occoms mise 'G';
     process(clairst)
                                                                                                                                           -- Process about hed behavioral on a the time and detecting second
           begin

if rat='1' then
number='(others='0'');
elsif rining edge(clk) then
if one sec en='1' then
if number='(38)' then
number='(0thers=')
                                                                                                                                                - but more art I on rit preceing
                 if number="[881" them
number=(other==0.0");
else
number==sumber +'1';
end if;
end if;
end if;
bioary_number==number;
coss;
                                                                                                                                                    or after old 3 bit to but
```

Figure 5: Programme du compteur

II. Le codeur

Le codeur quant à lui est destiné à recevoir le mot binaire en sortie du compteur pour le coder de sorte à obtenir un code bcd pour l'afficheur.

Figure 6: Programme du codeur

III. Le circuit bcd_counter

Figure 5: Programme du circuit bcd counter




Figure 6 : vue du bcd_counter et ses différentes entités

IV. Application

Figure 7: Programme pour la simulation du bcd_counter




Figure 8 : Résultats de la simulation de bcd_counter

Travail 3: Compteur automatique et afficheur sur 4 digits

Cette troisième manipulation consiste à réaliser un compteur autonome dont le résultat est à afficher. Cette manipulation comprends trois grandes parties : les compteurs, le multiplexeur, l'afficheur, le codeur

- I. les compteurs
- II. le multiplexeur

Le multiplexeur ne dépend que de l'horloge. Le même multiplexeur est sera utiliser dans la prochaine manipulation

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;
entity mux is
      generic
             N : integer :=22;
            stamp : std_logic_vector :="11110100001001000000"
      Port
            signal clk : in std_logic;
signal in0 : in std_logic_vector(3 downto 0);
signal in1 : in std_logic_vector(3 downto 0);
             signal in2 : in std logic vector(3 downto 0);
            signal in3 : in std logic vector(3 downto 0);
signal dp_in: in std logic vector(3 downto 0);
             signal sortie : out std logic_vector(3 downto 0);
signal dp_out : out std_logic;
signal com : out std_logic_vector(3 downto 0)
end entity mux;
architecture mux of mux is
        signal count_stamp:std_logic_vector(N-1 downto 0):=(others=>'0');
signal count :std_logic;
        signal sel: std logic vector(1 downto 0);
        begin
             process(clk)
             begin
                   if(rising_edge(clk)) then
                         if(count_stamp = stamp) then
                               count stamp <= (others=>'0');
                                count_stamp<=count_stamp +'1';
                         end if:
                   end if;
             end process;
             sel <= std logic_vector(count_stamp(N-1 downto N-2));
process(sel, in0, in1, in2, in3)</pre>
                   case sel is
                         when "00" => sortie <= in0; com<="1110"; dp_out <= dp_in(0);
when "01" => sortie <= in1; com<="1101"; dp_out <= dp_in(1);
when "10" => sortie <= in2; com<="1011"; dp_out <= dp_in(2);
when others => sortie <= in3; com<="0111"; dp_out <= dp_in(3);
                   end case;
             end process;
end architecture mux;
```

Figure 9: Programme du multiplexeur

III. Le codeur

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std logic unsigned.all;
entity coder is
         signal binary_number : in std_logic_vector(3 downto θ);
signal dp : in std_logic;
signal sseg : out std_logic_vector(7 downto θ);
signal com : out std_logic :='θ'
end entity coder;
architecture coder of coder is
begin
     com <= '1';
     with binary_number select
     sseg(6 downto 0)<=
          -ahcdefo
          "0000001" when "0000",
          "1001111" when "0001",
          "0010010" when "0010"
          "0000110" when
                            "0011"
          "1001100" when "0100"
          "0100100" when
                            "0101"
          "0100000" when "0110"
          "0001111" when
                            "0111"
          "00000000" when
                           "1000"
          "0000100" when
                            "1001"
          "0001000" when
                            "1010"
                                                                ---B
          "1100000" when
                            "1011"
          "0110001" when "1100"
          "1000010" when "1101"
                                                                --D
          "0110000" when "1110",
          "0111000" when others;
         sseg(7) <= '1';
end architecture coder;
```

Figure 10: Programme du codeur bcd

La figure ci-après illustre le schéma du circuit ainsi conçu :




Figure 11: Architecture du compteur compteur automatique et affichage sur quatre digits

IV. Application

Figure 12 : Programme de simulation du compteur




Figure 13 : Chronogramme de la simulation du compteur

Travail 3: le circuit additionneur


Pour résumer ce travail, il s'agit de lire huit entrées dans un ordre donné, en faire deux nombre sur quatre bites. On additionnera ces deux nombres. Le résultat sera lui aussi sur deux chiffres de quatre bites chacun. On affichera simultanément les nombres entrés et le résultat de la somme sur un afficheur 4 digits.

Pour ce faire nous le circuit a été décomposé comme suite : le lecteur, le multiplexeur et le codeur

I. Le lecteur

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use ieee.numeric_std.all;
use ieee.std logic unsigned.all;
entity lecteur is
  Port
        signal sw : in std logic vector(7 downto 0);
        signal hex0: out std_logic_vector(3 downto 0);
signal hex1: out std_logic_vector(3 downto 0);
        signal hex2: out std logic vector(3 downto 0);
        signal hex3: out std logic vector(3 downto 0)
end entity lecteur;
architecture lecteur of lecteur is
    signal sum : std_logic_vector (7 downto 0);
    hex0 <= std_logic_vector(sw(3 downto 0));</pre>
    hex1 <= std logic_vector(sw(7 downto 4));
   sum <= std logic vector(unsigned("0000"&sw(7 downto 4)) + unsigned("0000"&sw(3 downto 0)));</pre>
   hex2 <= std logic vector(sum(3 downto 0));
   hex3 <= std logic vector(sum(7 downto 4));
end lecteur;
```


II. Le multiplexeur : Voir travail précèdent



A partir du schéma ci-dessus, on comprend mieux le fonctionnement de ce multiplexeur.

III. le codeur : Voir travail précédent

Voici une représentation du circuit conçu :



IV. La simulation du circuit

Figure 14: Programme de test de l'additionneur.

Le chronogramme ci-après décrit le fonctionnement du circuit




Figure 15 : résultat de la simulation du circuit additionneur

On y voit bien que la somme de hex0 avec hex1 fait belle et bien 15. Et que hex2 affiche 15 tandis que hex3 affiche 0.

Travail 4: La machine à états

Pour cette manipulation nous programmons le circuit qui permet de reconnaître les pièces d'un de deux et de six dollars pour une machine de distribution automatique. Le schéma ci-dessous montre l'architecture programmée.




Figure 16 : Circuit de la machine à état

Procédons directement à l'écriture du code du test. Ci-après un extrait du programme de la simulation :

```
pegin
   case etat_present IS
       when etat 0 => film <= '0'; monnaie <= '0';
   if un_dollar = '1' then</pre>
               etat prochain <= etat 1;
           elsif deux dollars = '1' then
              etat_prochain <= etat 2;
              etat_prochain <= etat_0;
           end if;
      when etat_1 => film <= '0'; monnaie <= '0';
      if un dollar = '1' then
        etat_prochain <= etat_2;
    elsif deux dollars = '1' then
        etat prochain <= etat 3;
    else
        etat_prochain <= etat_1;
    end if;
    when etat_2 => film <= '0'; monnaie <= '0';
    if un_dollar = '1' then
        etat prochain <= etat 3;
    elsif deux dollars = '1' then
        etat_prochain <= etat 4;
        else
    etat_prochain <= etat_2;
    end if:
    when etat_3 => film <= '0'; monnaie <= '0';
if un_dollar = '1' then</pre>
        etat_prochain <= etat_4;
    elsif deux dollars = '1' then
     etat prochain <= etat 5;
    else
        etat_prochain <= etat_3;
    end if;
    when etat 4 =>film <= '0'; monnaie <= '0';
    if un_dollar = '1' then
        etat prochain <= etat 5;
    elsif deux_dollars = '1' then
        etat_prochain <= etat 6;
        etat_prochain <= etat_4;
    end if:
    when etat_5 => film <= '1'; monnaie <= '0'; etat_prochain <= etat_0;
when etat_6 => film <= '1'; monnaie <= '1'; etat_prochain <= etat_0;</pre>
end process;
Pro 2:process (clk)
begin
    if clk'event and clk = '1' then
        etat_present <= etat_prochain;
    end if;
 and process
```

Figure 17 : Programme de la simulation du circuit de la machine à états

Conclusion

Le contexte de déroulement du cours n'a pas permis de télécharger les programmes des différents travaux dans le fpga et donc nous n'avons pas aussi procéder à l'écriture des contraintes. Cependant tous les travaux ont été faits et ceux de manières claire avec une approche structurelle.