

1 总线

1. 总线：一组能为多个部件分时和共享的公共信息传送线路

- 分时：同一时刻只允许有一个部件向总线发送信息
- 共享：总线上可以挂接多个部件，多个部件可同时从总线上接受相同的信息

2. 按功能层次分类

- 片内总线：芯片内部的总线
- 系统总线：计算机系统内公共能部件之间相互连接的总线。按系统总线传输信息内容的不同
 - ① 数据总线 (Data Bus, DB)：在各部件之间传输数据、指令和中断类型号等。双向传输总线。数据总线的位数反映一次能传输的数据的位数
 - ② 地址总线 (Address Bus, AB)：指出数据总线上源数据或目的数据所在的主存单元或 I/O 端口的地址。单向传输总线。地址总线的位数反映最大的寻址空间
 - ③ 控制总线 (Control Bus, CB)：用来传输各种命令、反馈和定时信号。一根控制线传输一个信号
 - ④ 数据通路：各个功能部件通过数据总线连接形成的数据传输路径。表示数据流经的路径
- I/O 总线
- 通信总线 (外部总线)：计算机系统之间或计算机系统与其他系统之间传输信息的总线

3. 按数据传输方式分类

- 串行总线：只有一条双向传输或两条单向传输的数据线，数据按比特串行顺序传输，效率低于并行总线。适合长距离通信
- 并行总线：有多条双向传输的数据线，可以实现多比特位的同时传输。若工作频率较高，可能引发数据线之间相互干扰而造成传输错误。适合近距离通信
- 总线带宽 = 总线工作频率 * 总线宽度 $\Rightarrow$ 并行总线并不一定总比串行总线快

4. 总线复用：不同信号在同一条信号线上分式传输的方式

5. 3 通道存储器 (3-channel memory)：计算机中有 3 条独立的数据通道，因此理论带宽约为单通道的 3 倍

1.1 系统总线的结构

1. 单总线结构：将 CPU、主存、I/O 设备都挂载一组总线上
2. 双总线结构：一条主存总线（用于在 CPU、主存和通道之间传送数据），一条 I/O 总线（用于在多个外部设备与通道之间传送数据）
3. 三总线结构：主存总线（用于 CPU 和内存之间传送地址、数据和控制信息）、I/O 总线和直接内存访问 (DMA) 总线
 - 主存总线：CPU 和内存之间传送地址、数据和控制信息
 - I/O 总线：在 CPU 和各类外设之间通信
 - 直接内存访问 (DMA) 总线：在内存和高速外设之间直接传送数据

1.2 总线的性能指标

1. 总线时钟周期：机器的时钟周期
2. 总线时钟频率：机器的时钟频率。是时钟周期的倒数，表示 1 秒内有多少时钟周期
3. 总线传输周期（总线周期）：一次总线操作所需的时间，包括申请、寻址、传输和结束阶段
4. ★总线工作频率：总线上各种操作的频率，是总线周期的倒数，表示 1 秒内传送几次数据
 - 总线周期 = N 个时钟周期 $\Rightarrow$ 总线工作频率 = $\frac{\text{时钟频率}}{N}$
 - 若一个时钟周期传送 K 次数据 $\Rightarrow$ 总线工作频率 = $K * \text{总线时钟频率}$
5. ★总线宽度（总线位宽）：总线上能够同时传输的数据位数，表示数据总线的根数。e.g. 32 根称为 32 位总线
6. ★总线带宽：单位时间内总线上最多可传输数据的位数，表示每秒传输信息的字节数，单位可用 B/s ，指总线本身所能达到的最高传输速率
 - 总线带宽 = 总线工作频率 * (总线宽度/8)

解析

总线工作频率为 22MHz，总线宽度为 16 位 $\Rightarrow$ 总线带宽 = $22M * (16/8) = 44MB/s = 352Mbit/s$

7. 总线复用：一种信号线在不同的时间传输不同的信息
8. 信号线数：地址总线、数据总线和控制总线 3 中总线数的总和

1.3 总线事务

1. 总线事务：在总线上，主设备（如 CPU、DMA 控制器）与从设备（如主存、I/O 设备）之间完成一次完整的信息交换过程
2. 典型的总线事务
 - 存储器读：从主存取数据至处理器
 - 存储器写：向主存写入数据
 - I/O 读写
 - 中断响应
3. 总线事务的阶段
 - 地址传送阶段
 - 从设备响应阶段（数据准备阶段）
 - 数据传送阶段
4. 数据传输方式
 - 非突发传输：每次仅传输一个数据单元，即一个总线宽度的数据。每次都要传送地址
 - 突发传输：事务开始时，主设备进发送数据块的首地址，在不释放总线的前提下，连续传送多个数据单元。突发长度：
 - ① 默认固定
 - ② 由主设备确定

1.4 总线定时

总线定时：指总线上主设备与从设备在交换数据时，用于协调双方操作时序的控制协议

	含义	优点	缺点	适用场景
同步定时方式	采用统一的时钟信号来协调发送方和接收方的传送定时关系	传送速度快，具有脚感的传输速率，总线控制逻辑简单	主从强制性同步，缺乏应答或握手机制，可靠性差	总线长度较短且所连接各部件的存取时间比较接近的系统
异步定时方式	通过主从设备之间的握手信号实现定时控制。主设备发出“请求”信号，从设备准备就绪后，发出“回答”信号	总线周期长度可变，能可靠连接工作速度差异较大的设备，自适应性较强	控制逻辑复杂，因多次信号交互，整体传输速度较低	连接速度差异大，对可靠性要求较高而对速率要求不苛刻的系统
半同步定时方式	地址、命令、数据的发送严格参照系统时钟前沿（如上升沿），接收方通常在时钟后沿（如下降沿）进行识别，同时增加一条 Wait 信号线，允许慢速从设备反馈准备状态	在同一时钟下工作，控制比异步方式简单，可靠性较高	系统时钟频率受限于最慢设备，整体速度不高	包含多种速度差异较大设备、但性能要求不高的简单系统
分离式定时方式	将一个总线事务拆分为两个独立子阶段：请求阶段和应答阶段，两阶段之间释放总线。两个子阶段均为单向信息流，且总线在准备期间可被其他事务使用	显著减少总线空闲等待时间，提高总线利用率	控制逻辑复杂，协议开销大	多主设备竞争激烈且从设备响应延迟较大的高性能系统

1.4.1 异步定时方式

根据“请求”和“回答”信号的撤销是否互锁，分为

1. 不互锁方式：主设备发出“请求”后，在预设时延 t_1 后自行撤销；从设备收到请求后立即发出“回答”，并在时延 t_2 后自动撤销。双方无互锁关系，速度最快，可靠性最差
2. 半互锁方式：主设备必须收到“回答”后才撤销“请求”（存在互锁）；但从设备发出“回答”后，无须确认“请求”是否撤销，在时延 t_2 后自动撤销（无互锁）
3. 全互锁方式：主设备需收到“回答”才撤销“请求”；从设备需确认“请求”已撤销后才撤销“回答”。双方完全互锁，可靠性最好，速度最慢