

王道 27 计算机组成原理期中考试

考试说明

考试说明：考察 4.2 章节之前的小题（其中 3.6 不考），难度接近真题。满分 100 分，共 20 道选择题，每题 5 分。请在 60 分钟内完成。做完题目后就可以看后面的答案和解析自己核对，有问题的地方可以问助教。

题目

1. 以下关于冯·诺依曼计算机结构及工作原理的表述，错误的是（ ）。
- A. 须由运算器、存储器、控制器和输入/输出（I/O）设备组成
 - B. 指令使用二进制代码进行存储，数据使用十六进制代码进行存储
 - C. 作为冯·诺依曼计算机的基础，存储程序是指被程序处理的数据与程序算法的指令一并存放于存储器中
 - D. 数据和指令以同等地位存储，CPU 依赖指令周期的不同阶段加以区分

2. 某基准程序在主频 400MHz 的处理器上运行，其目标代码有 100000 条指令，由如下各类指令及时钟周期计数混合组成：

指令类型	指令条数	执行每条指令的周期数
整数运算	45000	1
数据传送	32000	2
浮点数运算	15000	3
控制传送	8000	2

该程序的执行时间和有效 MIPS 分别是（ ）。

- A. 250us、400
- B. 400us、250
- C. 425us、235
- D. 500us、200

3. 下面有关计算机语言的说法中，错误的是（ ）。

- I. 机器语言是由 0/1 代码串构成的代码语言，而汇编语言是符号化的语言
- II. 机器语言和汇编语言是面向机器的语言，因此，能够被计算机硬件直接执行
- III. 高级语言需要编译成二进制机器指令后才能执行，而汇编语言因为与机器指令一一对应，所以不需要编译就可执行

- A. 仅 I 和 II
- B. 仅 I 和 III
- C. 仅 II 和 III
- D. I、II 和 III

4. 以下有关使用 GCC 生成 C 语言程序的可执行文件的叙述中，错误的是（ ）。

- A. 第一步预处理，对#include、#define、#ifdef 等预处理命令进行处理
- B. 第二步编译，将预处理结果编译转换为二进制形式的汇编语言程序代码
- C. 第三步汇编，将汇编语言代码汇编转换为机器指令表示的机器语言代码
- D. 第四步链接，将多个模块的机器语言代码链接生成可执行目标程序文件

5. 假设 sizeof (int) = 4 bytes，对于以下 C 语言代码：

```
int cod=2;
printf ( "%d\n" , ~cod);    //~为按位取反操作
```

上述程序段的输出结果为（ ）。

- A. -3
- B. -2
- C. $2^{31}-1$

D. $2^{31}-2$

6. 下列算术右移指令执行的操作选项中, 正确的是 ()。

- A. 顺序右移 1 位, 最低位移至进位标志位, 最高位填 0
- B. 顺序右移 1 位, 最低位移至进位标志位, 最高位不变
- C. 顺序右移 1 位, 最低位移至进位标志位, 最高位填 1
- D. 顺序右移 1 位, 最低位移至进位标志位, 最高位补原来的符号位

7. 用十六进制形式表示的 IEEE754 标准 32 位单精度浮点数的规格化最大负数的机器数为 ()。

- A. 80C0 0000H
- B. 8080 0000H
- C. 8000 0000H
- D. 8000 0001H

8. 设 4 个整数用 8 位补码分别表示为: $R_0=FEH$, $R_1=F2H$, $R_2=90H$, $R_3=F8H$, 如果将运算结果存放到一个 8 位的寄存器中, 那么下列运算中会出现溢出的是 ()。

- A. $R_0 * R_1$
- B. $R_1 * R_2$
- C. $R_0 * R_3$
- D. $R_1 * R_3$

9. 假定某数采用 IEEE 754 单精度浮点数格式表示为 C820 0000H, 则该数的值是 ()。

- A. $-1.01 * 2^{17}$

- B. -1.01×2^{144}
- C. -1.25×2^{17}
- D. -1.25×2^{144}

10. 对于 n 路组相连映射的 Cache, 在保持 n 及缓存内部存储总量不变的前提下, 将 Cache 块大小增加一倍, 以下表述正确的是 ()。

- A. 字块内地址位宽加一, 主存字块标记字段 (tag) 位宽加一, cache 中总块数减少一半。
- B. 字块内地址位宽加一, 主存字块标记字段 (tag) 位宽不变, cache 中总块数减少一半。
- C. 字块内地址位宽减一, 主存字块标记字段 (tag) 位宽加一, cache 中总块数不变。
- D. 字块内地址位宽增加一倍, 主存字块标记字段 (tag) 位宽减少一半, cache 中总块数不变。

11. 下列关于存储器的说法中, 正确的是 ()。

- I. ROM 与 SSD 都采用随机存储方式
- II. SRAM 读后不需要刷新, 而 DRAM 读后需要刷新
- III. Cache 可以由 ROM 或者 RAM 组成

- A. 仅 II
- B. 仅 III
- C. 仅 I、II
- D. I、II 和 III

12. 某计算机主存容量为 64KB, 存储总线宽度为 32 位, 其中 ROM 区为 16KB, 其余为 RAM 区, 按字节编址。现要用 $1K \times 8$ 位的 ROM 芯片和 $4K \times 4$ 位的 RAM 芯片设计该存储器, 则需上述规格的 ROM 和 RAM 的芯片数至少是 ()。

- A. 8、12
- B. 16、32
- C. 8、24
- D. 16、24

13. 下列有关 RAM 和 ROM 的叙述中, 正确的是 ()。

- A. DRAM 是易失性存储器, ROM 是非失性存储器
- B. RAM 采用随机存取的方式进行信息访问, ROM 不是
- C. RAM 和 ROM 都可用作高速缓存(Cache)
- D. RAM 和 ROM 都需要进行定时刷新

14. 某计算机的 Cache 共有 16 行, 采用 4 路组相联映射方式(即每组 4 行), 每个主存块大小为 64 字节, 按字节编址, 主存第 130 号单元(从 0 开始编址)所在主存块应装入到的 Cache 组号是 ()。

- A. 0
- B. 1
- C. 2
- D. 3

15. 某 cache 有 4 行, 采用全相联地址映射和 LRU 替换算法. 假设初始时 Cache 为空, 若一个主存块访问序列为 3, 5, 7, 3, 8, 20, 7, 11, 则执行该访存序列的 Cache 命中率为 ()。

- A. 0
- B. 25%
- C. 50%
- D. 75%

16. 关于存储系统, 以下说法中正确的是 ()。

- A. DRAM 比 SRAM 集成度高、读写速度快
- B. 在存储系统中可以采用增加 Cache 容量的方法提高存储容量
- C. 当连续访问的 n 个地址是针对 n 体交叉编址存储器的 n 个不同的存储体时, 该 n 体交叉编址存储器的存取带宽是单体存储器存取带宽的 n 倍
- D. 信息按整数边界存储的含义是存储单元的地址必须是整数

17. 指令系统中采用不同寻址方式的目的主要是 ()。

- A. 实现存储程序及其控制
- B. 可以直接访问主存
- C. 缩短指令长度, 扩大寻址空间, 提高编程灵活性
- D. 提供扩展操作码, 降低指令译码难度

18. 假设内存地址为 0400H 单元中的内容为 5200H, 5200H 内存单元的内容为 3400H, 3400H 内存单元的内容为 5600H, 而 5600H 内存单元的内容为 1200H, 某条指令的操作数寻址方式是变址寻址, 执行该指令时变址寄存器的内容为 0400H, 指令中给出的形式地址为 5200H, 则该指令操作数为 ()。

- A. 1200H
- B. 3400H
- C. 5200H
- D. 5600H

19. 在一个按字节编址的 32 位计算机中, 数据在存储器中以小端模式存储。假定 int 类型 (32 位整数) 变量 i 的地址为 08000000H, i 的机器数为 01234567H, 地址 08000002H 单元的内容是 ()。

- A. 01H
- B. 23H
- C. 45H

D. 67H

20. 某指令系统指令长为 8 位，每一地址码长 3 位，用扩展操作码技术。若指令系统具有 2 条二地址指令、20 条零地址指令，则最多有（ ）条一地址指令。

- A. 12
- B. 13
- C. 14
- D. 15

答案解析

1. 以下关于冯·诺依曼计算机结构及工作原理的表述，错误的是（ ）。
- A. 须由运算器、存储器、控制器和输入/输出（I/O）设备组成
 - B. 指令使用二进制代码进行存储，数据使用十六进制代码进行存储
 - C. 作为冯·诺依曼计算机的基础，存储程序是指被程序处理的数据与程序算法的指令一并存放于存储器中
 - D. 数据和指令以同等地位存储，CPU 依赖指令周期的不同阶段加以区分

1. B

【解析】在计算机中指令和数据都是以二进制代码的形式进行存储，B 错误，故答案选 B；对于 D，计算机在取指周期时，通过内部总线传输给 CPU 的是指令，而在访存周期时，通过内部总线传输给 CPU 的是数据。

2. 某基准程序在主频 400MHz 的处理器上运行，其目标代码有 100000 条指令，由如下各类指令及时钟周期计数混合组成：

指令类型	指令条数	执行每条指令的周期数
整数运算	45000	1
数据传送	32000	2
浮点数运算	15000	3
控制传送	8000	2

该程序的执行时间和有效 MIPS 分别是 ()。

- A. 250us、400
- B. 400us、250
- C. 425us、235
- D. 500us、200

2. C

【解析】100,000 条指令总的执行周期数 = $1 \times 45000 + 2 \times 32000 + 15000 \times 3 + 8000 \times 2 = 170000$ 个时钟周期，该处理器 1 秒钟的时钟周期数为 400M，故执行时间为 $0.17M / 400M = 425us$ ，该处理器的有效 MIPS = $1s / 425us \times 100000 \approx 235$ ，故答案选 C。

3. 下面有关计算机语言的说法中，错误的是 ()。

- I. 机器语言是由 0/1 代码串构成的代码语言，而汇编语言是符号化的语言
 - II. 机器语言和汇编语言是面向机器的语言，因此，能够被计算机硬件直接执行
 - III. 高级语言需要编译成二进制机器指令后才能执行，而汇编语言因为与机器指令一一对应，所以不需要编译就可执行
- A. 仅 I 和 II
 - B. 仅 I 和 III
 - C. 仅 II 和 III
 - D. I、II 和 III

3. C

【解析】汇编语言是把机器语言的二进制代码对应成汇编的符号进行编程，因此汇编语言属于符号化的语言。汇编语言的程序必须经过一个称为汇编程序的系统软件翻译，将其转换为计算机的

机器语言程序之后，才能在计算机上执行。

4. 以下有关使用 GCC 生成 C 语言程序的可执行文件的叙述中，错误的是 ()。

- A. 第一步预处理，对#include、#define、#ifdef 等预处理命令进行处理
- B. 第二步编译，将预处理结果编译转换为二进制形式的汇编语言程序代码
- C. 第三步汇编，将汇编语言代码汇编转换为机器指令表示的机器语言代码
- D. 第四步链接，将多个模块的机器语言代码链接生成可执行目标程序文件

4. B

【解析】编译是将预处理结果转换为汇编语言，汇编语言使用助记符，不是二进制形式，B 错误。

5. 假设 sizeof (int) = 4 bytes，对于以下 C 语言代码：

```
int cod=2;
printf ( "%d\n" , ~cod);      //~为按位取反操作
```

上述程序段的输出结果为 ()。

- A. -3
- B. -2
- C. $2^{31}-1$
- D. $2^{31}-2$

5. A

【解析】cod 的补码表示为 00 00 00 02H，则~cod 为 FF FF FF FDH，而 FF FF FF FDH 在计算机中是以补码的方式解析，其真值为-3，故选 A。

6. 下列算术右移指令执行的操作选项中，正确的是 ()。

- A. 顺序右移 1 位，最低位移至进位标志位，最高位填 0
- B. 顺序右移 1 位，最低位移至进位标志位，最高位不变
- C. 顺序右移 1 位，最低位移至进位标志位，最高位填 1
- D. 顺序右移 1 位，最低位移至进位标志位，最高位补原来的符号位

6. D

【解析】算术右移指令执行时高位补符，低位移入标志位 CF，故选 D。

7. 用十六进制形式表示的 IEEE754 标准 32 位单精度浮点数的规格化最大负数的机器数为 ()。

- A. 80C0 0000H
- B. 8080 0000H
- C. 8000 0000H



D. 8000 0001H

7. B

【解析】最大负数，即除符号位外，绝对值最小的正数。由于移码的全 1 和全 0 用作特殊用途，所以我们能取得最小的移码是 0000 0001， $S=1$ ，故最大负数的 32 位表示为 1000 0000 1000 0000 0000 0000 0000 0000，其十六进制表示为 8080 0000H，其真值为 $-1.0 \times 2^{(-126)}$ ，故答案选 B。

8. 设 4 个整数用 8 位补码分别表示为： $R_0=FEH$ ， $R_1=F2H$ ， $R_2=90H$ ， $R_3=F8H$ ，如果将运算结果存放在一个 8 位的寄存器中，那么下列运算中会出现溢出的是（ ）。

A. $R_0 \times R_1$

B. $R_1 \times R_2$

C. $R_0 \times R_3$

D. $R_1 \times R_3$

8. B

【解析】8 位补码所能表示的整数范围是 $-128 \sim 127$ ，本题只要将四个整数转换为十进制判断四个选项是否超出上述范围即可。 $R_0=-2$ ， $R_1=-14$ ， $R_2=-112$ ， $R_3=-8$ 。 $R_1 \times R_2=1568$ ，大于 127，发生溢出。

9. 假定某数采用 IEEE 754 单精度浮点数格式表示为 C820 0000H，则该数的值是（ ）。

A. -1.01×2^{17}

B. -1.01×2^{144}

C. -1.25×2^{17}

D. -1.25×2^{144}

9. C

【解析】该浮点数二进制表示为 1100 1000 0010 0000 0000 0000 0000 0000，数符为 1，负值。阶码为 10010000 即 144，减去偏置值 127，为 17。尾数 01，加上隐含位换算成二进制为 1.25。浮点数为 -1.25×2^{17} ，选 C。

10. 对于 n 路组相连映射的 Cache，在保持 n 及缓存内部存储总量不变的前提下，将 Cache 块大小增加一倍，以下表述正确的是（ ）。

A. 字块内地址位宽加一，主存字块标记字段（tag）位宽加一，cache 中总块数减少一半。

B. 字块内地址位宽加一，主存字块标记字段（tag）位宽不变，cache 中总块数减少一半。

C. 字块内地址位宽减一，主存字块标记字段（tag）位宽加一，cache 中总块数不变。

D. 字块内地址位宽增加一倍，主存字块标记字段（tag）位宽减少一半，cache 中总块数不变。

10. B

【解析】cache 块大小增加一倍，则块内地址位宽加一； n 不变且 cache 总容量不变，则 cache 中总块数减少一半，cache 的组数 = cache 的总容量 / cache 块的大小，故 cache 的组数也减

少一半，cache 组号位宽减一，则主存字块标记字段(tag)位宽不变，故答案选 B。

11. 下列关于存储器的说法中，正确的是 ()。

- I. ROM 与 SSD 都采用随机存储方式
- II. SRAM 读后不需要刷新，而 DRAM 读后需要刷新
- III. Cache 可以由 ROM 或者 RAM 组成

- A. 仅 II
- B. 仅 III
- C. 仅 I、II
- D. I、II 和 III

11. C

【解析】ROM 和 RAM 以及 SSD 都是采用随机存取，故 I 正确；对于 II，SRAM 是由时序门电路构成，使用触发器存储数位，因此无需刷新，而 DRAM 是由电容构成，电容会持续放电，因此需要刷新以保持数据的正确性，故 II 正确；Cache 是高速缓存，为保持数据的存取速度，通常由时序电路构成，即由速度更快的 SRAM 组成，此外，ROM 的写入和读取的速度差距很大，显然，不能作为高速缓存，故 III 错误，因此答案选 C。

12. 某计算机主存容量为 64KB，存储总线宽度为 32 位，其中 ROM 区为 16KB，其余为 RAM 区，按字节编址。现要用 1K x 8 位的 ROM 芯片和 4K x 4 位的 RAM 芯片设计该存储器，则需上述规格的 ROM 和 RAM 的芯片数至少是 ()。

- A. 8、12
- B. 16、32
- C. 8、24
- D. 16、24

12. D

【解析】由题意知，主存容量为 64KB=64K*8 位，ROM 区为 16KB=16K*8 位，那么 RAM 区为 48KB，则需要 1K*8 位的 ROM 芯片数=16KB/(1K*8bit)=16 片，需要 4K*4 位的 RAM 芯片数=48KB/(4K*4bit)=24 片，对 RAM 芯片既需要位扩展也需要字扩展，故答案选 D。

13. 下列有关 RAM 和 ROM 的叙述中，正确的是 ()。

- A. DRAM 是易失性存储器，ROM 是非失性存储器
- B. RAM 采用随机存取的方式进行信息访问，ROM 不是
- C. RAM 和 ROM 都可用作高速缓存(Cache)
- D. RAM 和 ROM 都需要进行定时刷新

13. A

【解析】DRAM 是易失性存储器，ROM 是非失性存储器，故答案选 A；RAM 采用随机存取的方式进行访问，ROM 存储器既有采用随机存取的方式，也有采用顺序访问的方式，故 B 错；

Cache 是由 SRAM 构成的, ROM 的读写速度差距很大, 不能作为 Cache, 故 C 错; DRAM 需要定时刷新, SRAM 和 ROM 不需要定时刷新, 故 D 错。

14. 某计算机的 Cache 共有 16 行, 采用 4 路组相联映射方式(即每组 4 行), 每个主存块大小为 64 字节, 按字节编址, 主存第 130 号单元(从 0 开始编址)所在主存块应装入到的 Cache 组号是 ()。

- A. 0
- B. 1
- C. 2
- D. 3

14. C

【解析】第 130 号单元的地址用二进制表示为 10 000010, 每块的大小为 $64=2^6B$, 即块内地址 6 位, 低 6 位为块内地址, 又因 Cache 有 16 行, 每组 4 行, 故总共有 4 组, 即组号占 2 位, 高两位 10 为组号, 即 Cache 组号为 2, 答案选 C。

15. 某 cache 有 4 行, 采用全相联地址映射和 LRU 替换算法. 假设初始时 Cache 为空, 若一个主存块访问序列为 3, 5, 7, 3, 8, 20, 7, 11, 则执行该访存序列的 Cache 命中率为 ()。

- A. 0
- B. 25%
- C. 50%
- D. 75%

15. B

【解析】访问 Cache 的过程如下图, 可以看出在 8 次访问中, 其中有 2 次 cache 命中, 故命中率为 25%

3	5	7	3	8	20	7	11
	3	5	7	3	8	20	7
		3	5	7	3	8	20
				5	7	3	8
			✓			✓	

16. 关于存储系统, 以下说法中正确的是 ()。

- A. DRAM 比 SRAM 集成度高、读写速度快



- B. 在存储系统中可以采用增加 Cache 容量的方法提高存储容量
- C. 当连续访问的 n 个地址是针对 n 体交叉编址存储器的 n 个不同的存储体时, 该 n 体交叉编址存储器的存取带宽是单体存储器存取带宽的 n 倍
- D. 信息按整数边界存储的含义是存储单元的地址必须是整数

16. C

【解析】SRAM 比 DRAM 的读写速度慢, 故 A 错误。Cache 是主存部分数据的备份, 不是主存的扩展, 无法提高存储容量, 故 B 错误。当连续访问的 n 个地址是 n 体交叉编址存储器的 n 个不同的存储体时, 存取带宽是单体存储器存取带宽的 n 倍, 故 C 正确。信息按整数边界存储是指信息按半字、字、双字边界对其的方式存储, 而不是随意存放, 这样可保证对一个字长数据的读/写只需要一次存储器访问即可完成, 提高了访问效率, 故 D 错。

17. 指令系统中采用不同寻址方式的目的主要是 ()。

- A. 实现存储程序及其控制
- B. 可以直接访问主存
- C. 缩短指令长度, 扩大寻址空间, 提高编程灵活性
- D. 提供扩展操作码, 降低指令译码难度

17. C

【解析】指令系统中采用不同寻址方式的目的主要是缩短指令长度, 扩大寻址空间, 提高编程灵活性, 故答案选 C。

18. 假设内存地址为 0400H 单元中的内容为 5200H, 5200H 内存单元的内容为 3400H, 3400H 内存单元的内容为 5600H, 而 5600H 内存单元的内容为 1200H, 某条指令的操作数寻址方式是变址寻址, 执行该指令时变址寄存器的内容为 0400H, 指令中给出的形式地址为 5200H, 则该指令操作数为 ()。

- A. 1200H
- B. 3400H
- C. 5200H
- D. 5600H

18. A

【解析】题中说该指令是变址寻址, 故操作数的地址 = 形式地址 + 变址寄存器, 即 5600H, 而 5600H 内存单元的内容为 1200H, 故答案为 A。

19. 在一个按字节编址的 32 位计算机中, 数据在存储器中以小端模式存储。假定 int 类型 (32 位整数) 变量 i 的地址为 08000000H, i 的机器数为 01234567H, 地址 08000002H 单元的内容是 ()。

- A. 01H
- B. 23H

- C. 45H
D. 67H

19. B

【解析】采用大小模式对数据进行存放的主要区别在于在存放的字节顺序，大端方式将高位存放在低地址，小端方式将高位存放在高地址。如下图所示：

地址偏移	小端模式	大端模式
0x00	67	01
0x01	45	23
0x02	23	45
0x03	01	67

20. 某指令系统指令长为 8 位，每一地址码长 3 位，用扩展操作码技术。若指令系统具有 2 条二地址指令、20 条零地址指令，则最多有（ ）条一地址指令。

- A. 12
B. 13
C. 14
D. 15

20. B

【解析】本题指令系统指令范围为 00000000~11111111，假设从零地址指令开始，则 00000000 ~00010011 为零地址指令。地址码长 3 位，则一地址指令操作码可以从 00011 开始。二地址指令有两条，操作码 2 位，当其为 10、11 时，剩余的一地址指令最多。一地址操作码为 00011~01111，共 13 条，选 B。