


王道考研——计算机组成原理

WWW.CSKAOYAN.COM

强化 P6：总线、I/O 大题

IO大题



分 界 线

I/O相关的历年真题

43. (8 分) 某计算机的 CPU 主频为 500MHz, CPI 为 5 (即执行每条指令平均需 5 个时钟周期)。假定某外设的数据传输率为 0.5MB/s, 采用中断方式与主机进行数据传送, 以 32 位为传输单位, 对应的中断服务程序包含 18 条指令, 中断服务的其他开销相当于 2 条指令的执行时间。请回答下列问题, 要求给出计算过程。

↳ 响应 (隐指令)

- 1) 在中断方式下, CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少?
- 2) 当该外设的数据传输率达到 5MB/s 时, 改用 DMA 方式传送数据。假定每次 DMA 传送块大小为 5000B, 且 DMA 预处理和后处理的总开销为 500 个时钟周期, 则 CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少 (假设 DMA 与 CPU 之间没有访存冲突)?

$$0.5 \text{ MB} / 4 \text{ B} = 0.125 \text{ M 次冲满/秒}$$

$$\text{CPU 中断开销} = (18 + 2) \text{ 条指令} \stackrel{\text{CPI}=5}{=} 100 \text{ 时钟}$$

$$\text{每次} \quad \text{一秒内总开销} \quad 12.5 \text{ M 时钟} / 500 \text{ M} = 2.5\%$$

2009年真题

43. (8分) 某计算机的 CPU 主频为 500MHz, CPI 为 5 (即执行每条指令平均需 5 个时钟周期)。假定某外设的数据传输率为 0.5MB/s, 采用中断方式与主机进行数据传送, 以 32 位为传输单位, 对应的中断服务程序包含 18 条指令, 中断服务的其他开销相当于 2 条指令的执行时间。请回答下列问题, 要求给出计算过程。←

1) 在中断方式下, CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少? ←

2) 当该外设的数据传输率达到 5MB/s 时, 改用 DMA 方式传送数据。假定每次 DMA 传送块大小为 5000B, 且 DMA 预处理和后处理的总开销为 500 个时钟周期, 则 CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少 (假设 DMA 与 CPU 之间没有访存冲突)? ←

why 强调?

$$\text{一秒} \left(\frac{5\text{MB}}{5000\text{B}} \text{ 块} \times \frac{500 \text{ 钟}}{\text{开销}} \right) \div 500\text{M} = 0.1\%$$


2) 改中断 $\Rightarrow 25\%$

只讲宏观概念

44. 假定 CPU 主频为 50MHz, CPI 为 4。设备 D 采用异步串行通信方式向主机传送 7 位 ASCII 字符, 通信规程中有 1 位奇校验位和 1 位停止位, 从 D 接收启动命令到字符送入 I/O 端口需要 0.5ms。请回答下列问题, 要求说明理由。

(1) 每传送一个字符, 在异步串行通信线上共需传输多少位? 在设备 D 持续工作过程中, 每秒钟最多可向 I/O 端口送入多少个字符?

(2) 设备 D 采用中断方式进行输入/输出, 示意图如下。



I/O 端口每收到一个字符申请一次中断, 中断响应需 10 个时钟周期, 中断服务程序共有 20 条指令, 其中第 15 条指令启动 D 工作。若 CPU 需从 D 读取 1000 个字符, 则完成这一任务所需时间大约是多少个时钟周期? CPU 用于完成这一任务的时间大约是多少个时钟周期? 在中断响应阶段 CPU 进行了哪些操作?

25070 时钟, 1 字符 $\Rightarrow$ 25070000 个时钟 1000 个字符
+20

2018年真题

$$1\text{kHz} \Rightarrow 1\text{ms}, \quad 1\text{MHz} \Rightarrow 1\mu\text{s}, \quad 1\text{GHz} \Rightarrow 1\text{ns}.$$

$$0.5\text{GHz} \Rightarrow 2\text{ns}$$

43. (8分) 假定计算机的主频为 500MHz, CPI 为 4。现有设备 A 和 B, 其数据传输速率分别为 2MB/s 和 40MB/s, 对应 I/O 接口中各有一个 32 位数据缓冲寄存器。请回答下列问题, 要求给出计算过程。←


(1) 若设备 A 采用定时查询 I/O 方式, 每次输入/输出都至少执行 10 条指令。设备 A 最多间隔多长时间查询一次才能不丢失数据? CPU 用于设备 A 输入/输出的时间占 CPU 总时间的百分比至少是多少? ← 4%

(2) 在中断 I/O 方式下, 若每次中断响应和中断处理的总时钟周期数至少为 400, 则设备 B 能否采用中断 I/O 方式? 为什么? ←

(3) 若设备 B 采用 DMA 方式, 每次 DMA 传送的数据块大小为 1000B, CPU 用于 DMA 预处理和后处理的总时钟周期数为 500, 则 CPU 用于设备 B 输入/输出的时间占 CPU 总时间的百分比最大是多少? ←


$$\left(\frac{40\text{MB}}{1000\text{B}} \text{ 块 (次 DMA)} \right) \times (500 \text{ 钟}) / 500\text{M} = 4\%$$

2018. 43. (1). 程序查询
10条指令




$$\frac{2MB}{4B} = \underline{0.5M \text{ 次 (冲满)}}$$

(2). 中断控制 I/O




(3) DMA 方式 (块设备, 如磁盘)

→ 4KB



int a[1024];



分 界 线

总线相关的历年真题

+ 存储, I/O

Cache + 突发

2012年真题

43. (11 分) 假定某计算机的 CPU 主频为 80MHz, CPI 为 4, 并且平均每条指令访存 1.5 次, 主存与 Cache 之间交换的块大小为 16B, Cache 的命中率为 99%, 存储器总线宽度为 32 位。请回答下列问题。

$$\text{CPI} \cdot \text{主频} \Rightarrow \text{IPS} = 80\text{M}/4 = 20\text{MIPS}$$

$$\rightarrow 20\text{M} \times 1.5 \times 1\% = 0.3\text{M}^{\frac{4\text{B}}{\text{次}}}$$


1) 该计算机的 MIPS 数是多少? 平均每秒 Cache 缺失的次数是多少? 在不考虑 DMA 传送的情况下, 主存带宽至少达到多少才能满足 CPU 的访存要求? $\Rightarrow$ 每秒传 0.3M 块 (主存 $\rightarrow$ CPU)

2) 假定在 Cache 缺失的情况下访问主存时, 存在 0.0005% 的缺页率, 则 CPU 平均每秒产生多少次缺页异常? 若页面大小为 4KB, 每次缺页都需要访问磁盘, 访问磁盘时 DMA 传送采用周期挪用方式, 磁盘 I/O 接口的数据缓冲寄存器为 32 位, 则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少? $\Rightarrow$ 一字一 DMA 请求 $\Rightarrow (1.5 \times 4\text{KB})/4\text{B} = 1.5\text{K}^{\text{次}}$

3) CPU 和 DMA 控制器同时要求使用存储器总线时, 哪个优先级更高? 为什么?

4) 为了提高性能, 主存采用 4 体交叉存储模式, 工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns, 则该主存能提供的最大带宽是多少? $\Rightarrow$ 启动到可读出 $\frac{1}{5}$

50ns 4体 32位



2013年真题

ALU. 寄

时钟

43. (9分) 某 32 位计算机, CPU 主频为 800MHz, Cache 命中时的 CPI 为 4, Cache 块大小为 32 字节; 主存采用 8 体交叉存储方式, 每个体的存储字长为 32 位、存储周期为 40ns; 存储器总线宽度为 32 位, 总线时钟频率为 200MHz, 支持突发传送总线事务。每次读突发传送总线事务的过程包括: ①送首地址和命令、②存储器准备数据、③传送数据。每次突发传送 32 字节, 传送地址或 32 位数据均需要一个总线时钟周期。请回答下列问题, 要求给出理由或计算过程。


- 1) CPU 和总线的时钟周期各为多少? 总线的带宽 (即最大数据传输率) 为多少? $200M \times 4B = 800MB/s$
- 2) Cache 缺失时, 需要用几个读突发传送总线事务来完成一个主存块的读取? 1次
- 3) 存储器总线完成一次读突发传送总线事务所需的时间是多少? ① 5ns 传首地址、读命令 ② 40ns
- 4) 若程序 BP 执行过程中, 共执行了 100 条指令, 平均每条指令需进行 1.2 次访存, Cache ③ 8x5ns 缺失率为 5%, 不考虑替换等开销, 则 BP 的 CPU 执行时间是多少? 8体

$$100 \times 4 \times 1.25ns = 500ns$$

CPU 执行指令 $\Rightarrow$ Cache 命中

$\Rightarrow$ Cache 不命中 $\Rightarrow$ 块传输 (主存 $\rightarrow$ Cache)

100x1.2x5% = 6次不命中 $\rightarrow$ 6次突发传 $\rightarrow$ 6x85ns



$$2^{14} = 16 \times \dots, 2^{15} > 2w$$

44. (8分) 假设某磁盘驱动器中有4个双面盘片, 每个盘面有 20000个磁道, 每个磁道有500个扇区, 每个扇区可记录 512字节的数据, 盘片转速为7200 RPM(转/分), 平均寻道时间为5 ms。请回答下列问题。

512B

- 1) 每个扇区包含数据及其地址信息, 地址信息分为3个字段。这3个字段的名称各是什么? 逻辑块号
对于该磁盘, 各字段至少占多少位? (柱, 盘, 扇) $\rightarrow (15\text{bit}, 3\text{bit}, 9\text{bit}) \Rightarrow$ 磁盘PA (驱动程序)
- 2) 一个扇区的平均访问时间约为多少? $\Rightarrow$ 寻道时间 + 转半圈时间 + 扇区划过 $\rightarrow 512 \text{ 但 } 500$
- 3) 若采用 周期挪用 DMA 方式进行磁盘与主机之间的数据传送, 磁盘控制器中的数据缓冲区大小为 64位, 则在一个扇区读写过程中, DMA 控制器向 CPU 发送了多少次总线请求?
若 CPU 检测到 DMA 控制器的总线请求信号时也需要访问主存, 则 DMA 控制器是否可以获得总线使用权? 为什么?

8B

致敬 2012 (2)(3)

周期挪用:

一字 - DMA 请求

$$512\text{B} / 8\text{B} =$$