# Laboratorio II, modulo 2 2015-2016

### Elettronica digitale

cfr. http://physics.ucsd.edu/~tmurphy/phys121/phys121.html


# ADC (I)

- Dal punto di vista funzionale gli ADC sono dei classificatori:
  - L' intervallo di variabilità del segnale V<sub>x</sub> viene diviso in *n* intervalli, detti *canali*, di ampiezza costante K. Definiamo quindi V<sub>i</sub> = K i + V<sub>o</sub>
  - Il segnale in ingresso V<sub>x</sub> viene classificato nel canale i-esimo se è verificata la relazione

$$V_{i-1} < V_{x} < V_{i}$$

Inevitabilmente si ha un errore di quantizzazione


# **ADC (2)**




# Comparatori

- è spesso utile generare un segnale elettrico "forte" associato con un certo evento (cfr. *trigger*)
- possiamo utilizzare un comparatore per confrontare un segnale con una certa soglia
  - può essere una temperatura, una pressione, etc...: qualsiasi cosa che possa essere trasformata in un voltaggio
- possiamo utilizzare un operazionale invertente senza feedback
  - input invertente alla soglia
  - input non-invertente collegato al segnale da testare
  - l'operazionale farà uscire un segnale (a fondo scala) negativo se il segnale è < della soglia, positivo se il segnale è > della soglia
- purtroppo l'operazionale è lento (basso "slew rate")
  - 15 V/μs significa 2 μs per arrivare a fondo scala se alimentato ±15 V

# Esempio (reale) di comparatore






- quando  $V_{in} < V_{ref}$ ,  $V_{out}$  è "pulled-up" (attraverso il resistore di "pullup", usualmente 1 k $\Omega$  o più)
  - questa configurazione è chiamata a "collettore aperto": l'uscita è il collettore di un transistor npn. In saturazione è tirata verso l'emettitore (ground), ma se non c'è corrente di base il collettore è tirato al voltaggio di pull-up
- l'uscita è una versione "digitale" del segnale
  - i valori "alto" e "basso" sono configurabili (ground e 5V, nell'esempio)
- possono essere utili anche per convertire un segnale "lento" in uno "veloce"
  - se è necessatia una maggiore precisione di "timing"

# "digitale" continuo discreto analogico digitale Stati logici solo due possibili stati 1, alto (H), vero (true) 0, basso (L), falso (false)


### Algebra booleana

sistema matematico per lanalisi di stati logici




# Porte logiche di base - OR






Α	В	Q
0	0	0
0	1	1
1	0	1
1	1	1




$$A+B+C = (A+B)+C = A+(B+C)$$
  
 $A+B = B+A$   
 $A+1 = 1, A+A = A, A+0 = A$ 

# Porte logiche di base - AND




Α	В	Q
0	0	0
0	1	0
1	0	0
1	1	1



$$A \cdot B \cdot C = (A \cdot B) \cdot C = A \cdot (B \cdot C)$$
  
 $A \cdot B = B \cdot A$   
 $A \cdot 1 = A, A \cdot A = A, A \cdot 0 = 0$   
 $A \cdot (B + C) = A \cdot B + A \cdot C$ 

# Porte logiche di base - NOT





$$\overline{A} = A$$

$$\overline{A} + A = 1$$

$$A \cdot A = 0$$

$$A + \overline{A} \cdot B = A + B$$


sapendo che

$$B + 1 = 1, A \cdot 1 = A, \overline{A} + A = 1$$

$$A + \overline{A} \cdot B = A \cdot (B+1) + \overline{A} \cdot B = A \cdot B + A + \overline{A} \cdot B = A \cdot \overline{A} + \overline{A} + \overline{A} \cdot B = A \cdot \overline{A} + \overline{A} \cdot$$


# Porte logiche di base - NAND

### **NAND**



$$Q = A \cdot B$$


A	В	Q
0	0	1
0	1	1
1	0	1
1	1	0




porta universale

# Porte logiche di base - NOR

### **NOR**




A	В	Q
0	0	1
0	1	0
1	0	0
1	1	0




# Porte logiche di base - XOR

### **XOR**




Α	В	Q
0	0	0
0	1	1
1	0	1
1	1	0

### OR esclusivo



# Manipolazione dati

- tutta la "manipolazione" è basata sulla logica
- la logica segue regole ben precise, producendo uscite deterministiche, funzione solamente degli input



AND			
A	В	C	
0	0	0	
0	1	0	
1	0	0	
1	1	1	

$$A \longrightarrow C \longrightarrow B \longrightarrow C$$

Α	В	С	f(A,B,C)
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

# Algebra Booleana

### Prima forma canonica (esempio)

$$f(A,B,C) = (\overline{A} \cdot \overline{B} \cdot \overline{C}) + (\overline{A} \cdot B \cdot C) + (A \cdot B \cdot \overline{C}) + (A \cdot B \cdot C)$$

Ogni riga come prodotto (AND) dei termini naturali (se 1) o complementati (se 0) Somma (OR) delle righe con valore pari a 1.

### Seconda forma canonica (esempio)

$$f(A,B) = (A+B)(\overline{A}+B)(\overline{A}+\overline{B})$$

Ogni riga come somma (OR) dei termini naturali (se 1) o complementati (se 0)
Prodotto (AND) delle righe con valore pari a 0.


A	В	f(A,B)
0	0	0
0	1	1
1	0	0
1	1	0

# Algebra Booleana

Algebra booleana

trasformare una funzione logica in un' altra di più facile implementazione hardware

### Teoremi di De Morgan




$$A \cdot B \cdot C \cdot \dots = A + B + C + \dots$$

$$A + B + C + \dots = A \cdot B \cdot C \cdot \dots$$


Il complemento dell' AND di più variabili logiche è dato dall' OR dei complementi

Il complemento dell' OR di più variabili logiche è dato dall' AND dei complementi



# Algebra Booleana

Un circuito AND per logica positiva funziona come un OR per logica negativa




non è necessario usare i tre circuiti di base

bastano due





OR e NOT oppure AND e NOT





$$- Q \quad \overline{\overline{A} \cdot \overline{B}} \Leftrightarrow A + B$$

# Tutta la logica con la sola NAND










# Tutta la logica con la sola NAND



### XOR = (A NAND B) AND (A OR B)

- la OR già sappiamo come farla di sole porte NAND
- 6 NAND in totale: 3 per la OR, 2 per la AND e 1 per la NAND
- questa è una XNOR, che utilizzando un'altra NAND viene negato

# Famiglie logiche

Famiglie logiche più diffuse e usate

- CMOS (Complementary MOS)
- NMOS (MOSFET a canale n)
- TTL (Transistor-Transistor Logic)
- ECL (Emitter Coupled Logic)

transistor **FET** 

transistor **BJT** 

Le porte logiche possono essere fabbricate con le varie tecnologie in un singolo chip con stesse funzioni, compatibili

numero di porte



SSI small scale integration (1-10 gates)

MSI medium scale integration (10-100 gates)

LSI large scale integration (~ 10<sup>3</sup>)

VLSI very large scale integration (~ 10<sup>6</sup>)

ULSI ultra large scale integration (> 10<sup>6</sup>)

# Famiglie logiche

- TTL: Transistor-Transistor Logic, basato sul BJT
  - output: '1' logico:  $V_{OH} > 3.3 \text{ V}$ ; '0' logico:  $V_{OL} < 0.35 \text{ V}$
  - input: '1' logico:  $V_{IH} > 2.0 \text{ V}$ ; '0' logico:  $V_{IL} < 0.8 \text{ V}$
  - zona "morta" fra 0.8V e 2.0 V
- CMOS: Complimentary MOSFET
  - output: '1' logico:  $V_{OH} > 4.7 \text{ V}$ ; '0' logico:  $V_{OL} < 0.2 \text{ V}$
  - input: '1' logico:  $V_{IH} > 3.7 \text{ V}$ ; '0' logico:  $V_{II} < 1.3 \text{ V}$
  - zona "morta" fra 1.3V e 3.7 V


L'uscita di un CMOS è TTL-compatibile


# Confronto famiglie logiche

	TTL	CMOS	ECL
tensione massima di alimentazione	5	5	-5.2
valore massimo V <sub>in</sub> identificato come O	0.8	1.3	-1.4
valore minimo V <sub>in</sub> identificato come 1	2.0	3.7	-1.2
valore massimo V <sub>out</sub> identificato come O	0.35	0.2	-1.7
valore minimo V <sub>out</sub> identificato come 1	3.3	4.7	-0.9

### Interruttori MOSFET

- i MOSFET, utilizzati nei circuiti di logica, agiscono come interruttori controllati con un voltaggio
  - n-channel MOSFET è chiuso (conduce) quando è applicato un voltaggio positivo (+5V), aperto quando il voltaggio è nullo
  - p-channel MOSFET è aperto quando è applicato un voltaggio positivo (+5V), chiuso (conduce) quando il voltaggio è nullo






# Invertitore (NOT)

Realizzazione: è di fatto un interruttore


logica TTL (BJT)


 $V_{CC}$   $I_{C}$   $R_{C}$   $V_{Out}$   $V_{S}$   $R_{B}$ 

logica NMOS (MOSFET)



## Invertitore (NOT) MOSFET:






- OV come input "apre" il FET in basso (n-channel) ma "chiude" quello in alto (p-channel) → l'output è a +5V
- 5V come input "chiude" il FET in basso (n-channel) ma "apre" quello in alto (p-channel) → l'output è a 0V

 $\rightarrow$  l'effetto netto è l'inversione logica:  $0 \rightarrow 5$ ;  $5 \rightarrow 0$ 

### NAND MOSFET:




- Entrambe gli input a 0V:
  - i due FET in basso OFF, i due in alto
     ON
  - → uscita "alta"
- Entrambe gli input a 5V:
  - i due FET in basso ON, i due in alto OFF
  - → uscita "bassa"
- IN A a 5V, IN B a 0V:
  - alto a sinistra OFF, più basso ON
  - alto a destra ON, in mezzo OFF
  - → uscita "alta"

• IN A a 0V, IN B a 5V:

opposto rispetto a prima


→ uscita "alta"



NAND

 $\begin{bmatrix} A & C & 1 & 0 \\ B & 1 & 1 \end{bmatrix}$ 

### **NOR MOSFET:**



- Entrambe gli input a 0V:
  - i due FET in basso OFF, i due in alto
     ON
  - → output "alto"
- → Entrambe gli input a 5V:
  - i due FET in basso ON, i due in alto
     OFF
  - → output "basso"
- IN A a 5V, IN B a 0V:
  - basso a sinistra OFF, basso destra ON
  - più alto ON, in mezzo OFF
  - → output "basso"

NOR


• IN A a 0V, IN B a 5V:

AB C 0 0 1

opposto rispetto a prima

 $\begin{array}{c|cccc}
0 & 1 & 0 \\
1 & 0 & 0
\end{array}$ 

 $\rightarrow$  output "basso" $_{
m A}$ 



1 1 (

### Aritmetica

sommiamo due numeri binari:

```
00101110 = 46
+ 01001101 = 77
01111011 = 123
```


come lo abbiamo fatto? Definiamo le nostre "regole":

$$0 + 0 = 0$$
;  $0 + 1 = 1 + 0 = 1$ ;  $1 + 1 = 10$  (2): (0, riporto 1);  $1 + 1 + (1 \text{ di riporto}) = 11$  (3): (1, riporto 1)


- proviamo ad associare una porta logica a queste "regole"
  - essendo una somma pensiamo subito alla OR
  - il caso "'1+1=0 (riporto1)' si adatta meglio alla XOR
  - ancora manca le gestione del riporto

XOR

# Half Adder



Α	В	S	R	
0	0	0	0	
0	1	1	0	
1	0	1	0	
1	1	0	1	
XOR AND				



$$S = A \oplus B = \overline{A} \cdot B + A \cdot \overline{B}$$

$$R = A \cdot B$$

### Half Adder

Somma binaria è analoga alla somma decimale:

- 1) sommare i due bit corrispondenti al digit 2<sup>n</sup>
- 2) sommare il risultato al riporto dal digit 2<sup>n-1</sup>

Il circuito sommatore a due ingressi è detto Half Adder ne occorrono due per fare una somma completa

due input i bit da sommare due output la somma e il riporto

può essere costruito con i circuiti di base

Tabella di verità della somma di 3 bit

$\boldsymbol{A}_{n}$	$B_n$	R <sub>n-1</sub>	$S_n$	$R_n$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Espressione booleana corrispondente alla tabella di verità

$$S_{n} = \overline{A_{n}} \overline{B_{n}} R_{n-1} + \overline{A_{n}} B_{n} \overline{R_{n-1}} + A_{n} \overline{B_{n}} \overline{R_{n-1}} + A_{n} B_{n} \overline{R_{n-1}} + A_{n} B_{n} R_{n-1}$$

$$R_{n} = \overline{A_{n}} B_{n} R_{n-1} + A_{n} \overline{B_{n}} R_{n-1} + A_{n} B_{n} \overline{R_{n-1}} + A_{n} B_{n} R_{n-1}$$

possiamo riscrivere  $R_n$ , sapendo che Q+Q+Q=Q

$$R_{n} = (\overline{A_{n}}B_{n}R_{n-1} + A_{n}B_{n}R_{n-1}) + (A_{n}\overline{B_{n}}R_{n-1} + A_{n}B_{n}R_{n-1}) + (A_{n}B_{n}\overline{R_{n-1}} + A_{n}B_{n}R_{n-1})$$

$$R_{n} = (\overline{A_{n}} + A_{n})B_{n}R_{n-1} + (\overline{B_{n}} + B_{n})A_{n}R_{n-1} + (\overline{R_{n-1}} + R_{n-1})A_{n}B_{n}$$

$$R_{n} = B_{n}R_{n-1} + A_{n}R_{n-1} + A_{n}B_{n} = A_{n}B_{n} + (A_{n} + B_{n})R_{n-1}$$

possiamo riscrivere la somma S<sub>n</sub>

$$S_n = R_{n-1} \left( A_n B_n + \overline{A_n} \overline{B_n} \right) + \overline{R_{n-1}} \left( \overline{A_n} B_n + A_n \overline{B_n} \right)$$

ma

$$\left( \frac{A_n B_n + \overline{A_n} \overline{B_n}}{\overline{A_n} B_n + \overline{A_n} \overline{B_n}} \right) = \overline{A_n \oplus B_n}$$


$$\left( \overline{A_n} B_n + \overline{A_n} \overline{B_n} \right) = \overline{A_n \oplus B_n}$$

quindi


$$S_n = R_{n-1} \cdot \overline{A_n \oplus B_n} + \overline{R_{n-1}} \cdot A_n \oplus B_n$$

$$S_n = R_{n-1} \oplus \left( A_n \oplus B_n \right)$$

# Full Adder - circuito




### Aritmetica binaria vs transistor




Input	Intermedi	Output	
$A B C_{in}$	E F H G	D C <sub>out</sub>	
0 0 0	0 0 0 0	0 0	
0 1 0	1 1 0 0	1 0	
1 0 0	1 1 0 0	1 0	
1 1 0	0 1 0 1	0 1	
0 0 1	0 0 0 0	1 0	
0 1 1	1 1 1 0	0 1	
1 0 1	1 1 1 0	0 1	
1 1 1	0 1 1 1	1 1	

- ogni cifra richiede 6 porte
- ogni porta ha ~ 6 transistor
- ~ 36 transistor per cirfra




3 input e 2 output

Una somma di 4 bit può essere eseguita in parallelo usando 4 Full Adders



# Aritmetica binaria a 8 bit (in cascata)




MSB = Most Significant Bit


```
00101110 = 46 
+ 01001101 = 77 
01111011 = 123
```

- il riporto è utilizzato nel successivo stadio
- somma di due numeri a 8 bit
- ~300 transistor per fare questa operazione di base. Poi ci sono –, ×, /, etc...

1 LSB = Least Significant Bit

### Somma seriale






Una unità di ritardo in più D = T fra gli impulsi



impulso di riporto in tempo con i bit da sommare

### Nomenclatura circuiti



### SN74ALS245N

significa che è fatto dalla Texas Instruments (SN), è un TTL con range di temperatura commerciale (74), è della famiglia "Advanced Low-power Schottky" (ALS), ed è un buffer bi-direzionale a 8 bit, in un package plastico di tipo through-hole DIP (N).

# Sottofamiglie TTL

