# Apuntes de VHDL de la asignatura Electrónica Digital

autor	Bruno Montero Hernangómez
siglas de la asignatura	EDIG
fecha de última modificación	2025-08-26

	Í	ndice	
1.		lucción	. 3
2.	Elementos básicos		
3.	Tipos en VHDL		
4.			
5.	Entity	7	10
6.	Archit	tecture	12
	6.1.	Objetos principales	13
	6.2.	Estilos de arquitectura	14
		6.2.1. Elementos concurrentes	15
		6.2.2. Procesos	17
		6.2.3. Autómatas (máquinas de estados)	20
7.	Simul	ación	
8.	Prácti	ca 1	24
	8.1.	circuito1	24
	8.2.	circuito2	24
	8.3.	multiplexor	25
	8.4.	full_system	25
9.	Prácti	ca 2	28
	9.1.	CP	28
	9.2.	ROM	29
	9.3.	MUX8_8	29
	9.4.	MUX8_1	30
	9.5.	OPERA	31
10.	Prácti	ca 3	36
	10.1.	flipflop_t	36
	10.2.	prescaler	37
	10.3.	reg	38
	10.4.	sec_counter	39
	10.5.	comparator	40
	10.6.	clock_system	40
11.	Prácti	ca 4	44
	11.1.	led_control	44

## Introducción

VHDL (Very high speed integrated circuits Hardware Description Language) es un lenguaje de descripción del hardware que permite describir circuitos síncronos y asíncronos para acelerar el proceso de su diseño antes de montarlo en una PLD (típicamente una FPGA).

A diferencia de un lenguaje de programación de software, los lenguajes de descripción de hardware requieren el manejo de estructuras, concurrencia y tiempo, describiendo los sistemas como interconexiones entre sus componentes.

Una comprensión sólida de los lenguajes de descripción de hardware requiere distinguir claramente entre las secciones **concurrentes** y **secuenciales** de un circuito. En este contexto, es fundamental adoptar una perspectiva orientada a **componentes**, considerando cada módulo como una entidad autónoma con entradas y salidas bien definidas, en lugar de pensar en términos de funciones o variables como en la programación tradicional. Además, resulta esencial visualizar las conexiones entre componentes como **interconexiones físicas** (cables) que transportan señales, lo que permite modelar de manera precisa el comportamiento y la estructura del sistema digital. Esta aproximación facilita el diseño jerárquico y modular, y es clave para la correcta interpretación y síntesis de los circuitos descritos en VHDL u otros lenguajes similares.

## Elementos básicos

Un sistema digital se describe atendiendo a dos aspectos principales:

- Su aspecto exterior: Compuesto por puertos (típicamente entradas y salidas) considerando el sistema como una caja negra. Se define mediante la entidad (entity) del sistema.
- 2. Su **aspecto interior**: Involucra el comportamiento interno del circuito. Se define mediante la arquitectura (**architecture**) del sistema.

La descripción de un sistema debe que incluir todas las librerías y paquetes apropiados (i.e. que se utilizarán para definirlo). Estas librerías y paquetes tendrán que aparecer antes de la definición de la entidad y arquitectura del sistema.

El paquete STD se incluye por defecto. Los paquetes que se usan con más frecuencia (dentro de la librería IEEE) son:

- IEEE.STD\_LOGIC\_1164.ALL
- IEEE.NUMERIC\_STD.ALL

Para incluir una librería y paquete se tendrá que referenciar de la siguiente forma:

```
1 library <nombre de la librería>; VHDL
2 use <nombre del paquete>;
```

IEEE.NUMERIC\_STD.ALL introduce los tipos signed y unsigned sobre los que se permite realizar operaciones aritméticas. Hay otras librerías dentro de VHDL que permiten la manipulación aritmética (bien sea entre tipos signed y unsigned o directamente entre STD\_LOGIC y STD\_LOGIC\_VECTOR); sin embargo, IEEE.NUMERIC\_STD.ALL es la única estandarizada y la más recomendada.

# Tipos en VHDL

Los tipos principales de VHDL son:

Nombre de tipo	Escritura	Explicación
bit	'〈bit〉'	Admite los valores '0' o '1'.
bit_vector(rango)	"(cadena de bits)"((descripción del rango))	Admite una cadena de bits con el rango es- pecificado.
std_logic	'\bit real\'	Admite los valores '0', '1', 'X', 'U', 'Z', 'W', 'L', 'H' O '-'.
std_logic_vector(rango)	"(cadena de bits reales)"((descripción del rango))	Admite una cadena de bits reales con el ran- go especificado.
signed(rango)	"(cadena de bits reales)"((descripción del rango))	Admite una cadena de bits reales con el ran- go especificado.
unsigned(rango)	"(cadena de bits reales)"((descripción del rango))	Admite una cadena de bits reales con el ran- go especificado.
boolean	⟨booleano⟩	Admite true o false.

NB: La definición del rango no solo describe la longitud de la cadena, sino también su dirección. Si se define una cadena de izquierda a derecha, el primer bit por la izquierda será el mas significativo; si se hace de derecha a izquierda, el primer bit por la izquierda será el más significativo.

En el caso de bit\_vector(rango), std\_logic\_vector(rango), signed(rango) y unsigned(rango) los rangos se pueden definir utilizando:

- ⟨posición del bit más significativo⟩ downto ⟨posición del bit menos significativo⟩ (bit más significativo a la izquierda)
- (posición del bit menos significativo) to (posición del bit más significativo) (bit más significativo a la derecha).

NB: Los tipos signed y unsigned permiten realizar operaciones con las cadenas de bits.

Nombre de tipo	Escritura	Explicación
integer rango	⟨número entero⟩	Admite números ente- ros dentro del rango. El máximo valor definido es max.
natural rango	⟨número natural⟩	Admite números naturales dentro del rango. El máximo valor definido es max.
positive rango	⟨número positivo⟩	Admite números positivos dentro del rango. El máximo valor definido es max.
real rango	⟨número real⟩	Admite números positivos dentro del rango. El máximo valor definido es max.
time	⟨duración⟩ ⟨unidad de tiempo⟩	Admite cualquier nú- mero con las siguien- tes unidades tempora- les: hr, min, sec, ms, us, ns, ps, fs.

La notación para definir los rangos es la misma que ya se ha explicado y suele ser 0 to max (en este caso no se utilizan paréntesis).

Nombre de tipo	Escritura	Explicación
character	'(carácter)'	Admite cualquier carác- ter en ascii
string	"(cadena de carácte- res)"	Admite cualquier cade- na de caracteres en ascii

El casting se realiza introduciendo el nombre de un objeto entre paréntesis precedido por el nuevo tipo al que quiere convertir.

1	. ⟨nuevo tipo⟩(⟨objeto⟩)	VHDL	l
---	--------------------------	------	---

Además del casting se pueden utilizar las funciones to (nuevo tipo) ((objeto)). Estas funciones son menos concisas, pero realizan comprobaciones y manipulaciones adicionales (como ajustar el tamaño del vector to\_\(nuevo tipo\)(\(\langle objeto\), \(\langle length\)), donde resulta \(\u00fatil\) poder consultar la longitud de los objetos utilizando (objeto) lenght) y pueden manejar conversiones más completas que el casting. A pesar de que en construcciones complejas es preferible utilizar estas funciones, en las descripciones de circuitos básicos que se ven en la asignatura se utilizará el casting en mayor medida.

Las funciones to\_\(\langle nuevo tipo\) (\(\langle objeto\)) m\(\langle s\) importantes son:

Función	Descripción
to_bit()	Convierte std_logic a bit.
to_stdulogic()	Convierte bit a std_logic.
to_bitvector()	Convierte std_logic_vector a bit_vector.
to_stdlogicvector()	Convierte bit_vector a std_logic_vector.

# Operadores de VHDL

Los operadores principales de VHDL son:

Símbolo	Explicación
<=	Conexión

Símbolo	Explicación
and	Operador lógico y
or	Operador lógico o
not	Operador lógico de negación
nand	Operador lógico no y
nor	Operador lógico no o
xor	Operador lógico o exclusivo
xnor	Operador lógico no o exclusivo

Símbolo	Explicación
=	Operador relacional igual que
/=	Operador relacional diferente a
<	Operador relacional menor que
>	Operador relacional mayor que
<=	Operador relacional menor o igual que
>=	Operador relacional mayor o igual que

Símbolo	Explicación
&	Concatenación
+	Suma
-	Resta
*	Multiplicación

Símbolo	Explicación
/	División
**	Exponente
mod	Módulo
abs	Absoluto
rem	Resto

# **Entity**

La entidad de un sistema se refiere a la estructura externa del sistema, compuesta por los puertos (ports) con entradas y salidas del sistema así como sus tipos. En la entidad se describe toda la información necesaria para conectar el sistema con sistemas externos.

Dentro de la entidad también se pueden definir unos valores genéricos (generic) que se utilizan para definir propiedades (i.e. declarar constatnes) del circuito independientemente de su arquitectura.

La sintaxis para definir la entidad de un sistema general es:

```
entity (nombre del sistema) is
                                                                     VHDL
 2
       generic(
                                       Sección para valores genéricos
3
            ⟨identificador de la constante1⟩ : ⟨tipo de la
   constante1> := \( valor que toma la constante1> ;
            ⟨identificador de la constante2⟩ : ⟨tipo de la
4
   constante2> := \( valor gue toma la constante2>;
5
            . . . ;
6
       );
7
       port(
                                     Sección para declarar los puertos
8
            ⟨identificador de la entrada1⟩: in ⟨tipo de la entrada1⟩;
9
            ⟨identificador de la entrada2⟩: in ⟨tipo de la entrada2⟩;
10
            . . . ;
11
12
            ⟨identificador de la salida1⟩ : out ⟨tipo de la salida1⟩;
13
            ⟨identificador de la salida2⟩ : out ⟨tipo de la salida2⟩;
14
            . . . ;
15
            ⟨identificador del puerto genérico1⟩ : modo ⟨tipo del
16
   puerto genérico1>;
            ⟨identificador del puerto genérico2⟩ : modo ⟨tipo del
17
   puerto genérico2>;
18
            . . . ;
19
20
            -- si hay más de un puerto del mismo modo con el mismo
   tipo pueden definirse conjuntamente separando los identificadors
   con comas
```

```
21
22
        );
23 end <nombre del sistema>;
```

Los modos de los puertos que pueden tener los sistemas son in (entrada), out (salida), inout (entrada y salida) y buffer (buffer). En la asignatura solo se hará uso de los dos primeros modos de puertos (in y out).

NB: Los valores de entrada (in) no se podrán modificar en el sistema que los recibe y los de salida (out) se podrán modificar, pero nunca se podrán evaluar para el desarrollo interno del sistema que los devuelve.

Los valores genéricos se suelen utilizar para incluir constantes útiles para el funcionamiento del sistema para su posterior utilización.

## **Architecture**

6.1.	Objetos principales	13
6.2.	Estilos de arquitectura	14
	6.2.1. Elementos concurrentes	15
	6.2.2. Procesos	17
	6.2.3. Autómatas (máquinas de estados)	20

La arquitectura se refiere a las operaciones necesarias para relacionar los valores de los puertos del sistema. En la arquitectura se definen las operaciones internas de forma genérica para describir como debe de reaccionar el sistema (i.e. se define el funcionamiento del módulo definido en una entidad). La arquitectura siempre va ligada a una entidad de la que describe su funcionamiento.

Dentro de la arquitectura se hacen las declaraciones de los objetos, que se utilizarán en la arquitectura, y se conectan los elementos concurrentes (las partes del sistema que están conectadas). Los objetos principales consisten en señales (signal), constantes (constant) y variables (variable). Las declaraciones de objeto se harán antes de la sección concurrente y los elementos concurrentes se conectan en la sección concurrente.

Los elementos concurrentes se denominan componentes (component) y tienen que describirse en otro módulo de VHDL para poder utilizarse. El identificador del componente corresponde con el nombre del módulo al que hace referencia. Para declarar un componente que se utilizará en una arquitectura se utiliza:

```
component \langle identificador del componente \rangle
port(

del puerto1 : modo \langle tipo del puerto1 \rangle;

del component \langle identificación del puerto2 : modo \langle tipo del puerto2 \rangle;

...;

number | VHDL |

VHDL |

VHDL |

VHDL |

Output

Out
```

La sección concurrente dentro de la arquitectura se describe utilizando la palabra:

```
1 begin
                                                                    VHDL
```

## 6.1. Objetos principales

Las señales hacen referencia a conexiones en forma de cables. Conectarán los elementos concurrentes del sistema. Una señal se declara de la siguiente forma:

```
1 signal (identificador de la señal) : (tipo de la señal);
                                                                 VHDL
  -- si hay más de una señal con el mismo tipo, pueden definirse
  conjuntamente separando los identificadores con comas
```

Se puede inicializar un valor para la señal de la siguiente forma:

```
signal <identificador de la señal> : <tipo de la señal> :=
                                                                 VHDL
⟨valor de inicio⟩;
```

el valor de inicio suele ser others <= 'X' que asigna bits indefinidos o others <= '0' que asigna un valor nulo. Sin embargo, es una buena práctica evitar abusar de la inicialización de las señales y utilizar conexiones siempre que se pueda para evitar posibles errores de conexión y desconexión de las señales.

Para realizar una conexión entre componentes y señales (en la sección concurrente) se utiliza:

```
1 \(\rightarrow\) identificador de la señal\(\rightarrow\) <= \(\rightarrow\) valor o expresión que toma\(\rightarrow\);
                                                                                                                            VHDL
```

NB: Los puertos definidos en la entidad del módulo o un componente dentro de su arquitectura tienen señales asociadas con el identificador con las que se asignan.

Las constantes hacen referencia a valores que no se pueden modificar durante la simulación. Una constante se declara y define de la siguiente forma:

```
1 constant (identificador de la constante) : (tipo de la
                                                                 VHDL
  constante> := \( valor de la constante>;
2 -- las constantes se tienen que inicializar en su declaración y
  nunca cambian de valor durante la simulación
  -- si hay más de una constante con el mismo tipo y valor, pueden
  definirse conjuntamente separando los identificadores con comas
```

Las variables hacen referencia a valores que pueden modificarse durante la simulación con una sentencia de asignación. Una variable se declara de la siguiente forma:

```
1 variable <identificador de la variable> : <tipo de la
                                                                 VHDL
  variable>:
  -- si hay más de una variable con el mismo tipo, pueden definirse
  conjuntamente separando los identificadores con comas
```

De forma análoga a las señales y constantes, se puede inicializar una variable de la siguiente forma:

```
variable <identificador de la variable> : <tipo de la
                                                                    VHDL
variable> := \( valor de inicio \);
```

Para hacerse una asignación se utiliza:

```
1 \(\rightarrow\) identificador de la variable\(\rightarrow\) := \(\rightarrow\) valor o expresión que
                                                                                   VHDL
   toma>:
2 -- se puede hacer una asginación en su declaración haciendo
   variable \( identificador de la variable \) : \( \text{tipo de la variable} \) :=
   ⟨valor o expresión que toma⟩;
```

Las variables se suelen utilizar en la creación de bucles y pueden producir efectos perversos en la simulación.

## 6.2. Estilos de arquitectura

Hay varios estilos para definir la arquitectura deun sistema, sindo los pincipales el funcional, estructural y mixto (combinación de funcional y estructural).

El estilo funcional consiste en utilizar las operaciones proporcionadas por VHDL para describir el funcionamiento del sistema. En este estilo no se utilizan componentes, que hacen referencia a entidades ya descritas, y no es necesario definir señales.

El estilo estructural consiste en declarar componentes (que hacen referencia a entidades ya descritas) antes de la sección concurrente (creando identificadores adecuados para sus puertos) que luego se utilizarán y conectarán en la sección concurrente.

Las arquitecturas **funcionales** son de la forma:

```
architecture (nombre de la arquitectura) of (identificador de
                                                                   VHDL
  la entidad> is
2 begin
3
       -- conexión de puertos utilizando operaciones proporcionadas
      por VHDL
  end <nombre de la arquitectura>;
```

Las arquitecturas **estructurales** son de la forma:

```
architecture <nombre de la arquitectura> of <identificador
                                                                    VHDL
   de la entidad> is
2
        component (identificador del componente1)
3
4
            port(
5
                ⟨identificación del puerto1⟩ : modo ⟨tipo del puerto1⟩;
6
                ⟨identificación del puerto2⟩ : modo ⟨tipo del puerto2⟩;
7
                . . . ;
8
            );
9
        end component;
10
11
        component (identificador del componente2)
12
            port(
13
                ⟨identificación del puerto1⟩: modo ⟨tipo del puerto1⟩;
                ⟨identificación del puerto2⟩: modo ⟨tipo del puerto2⟩;
14
15
                . . . ;
16
            );
        end component;
17
18
19
        signal <identificador de la señal1> : <tipo de la señal1>;
20
        signal <identificador de la señal2> : <tipo de la señal2>;
21
22
        . . . ;
23
24
   begin
        -- operaciones proporcionadas por VHDL
25
26
        -- asignaciones de señal directa
27
        -- asignaciones de señal condicional
        -- asignaciones de señal seleccionada
28
29
        -- instanciación de componentes
        -- sentencias de verificación
30
31
        -- procesos
32
33
   end <nombre de la arquitectura>;
```

#### 6.2.1. Elementos concurrentes

Existen 6 formas de conexión utilizadas al definir la parte concurrente de la arquitectura de un módulo.

### 1. Asignación de señal directa (<=)

Se conectan señales utilizando el operador <=.

```
⟨señal1⟩ <= ⟨señal2⟩;</pre>
                                                                                 VHDL
```

En las simulaciones estas conexiones pueden variar en función de un valor temporal (time) que se inicia en la ejecución de la simulación.

```
1 señal variable> <= <pre> primera señal>, <segunda señal> after
                                                                   VHDL
  ⟨tiempo1⟩, ⟨tercera señal⟩ after ⟨tiempo2⟩, ...;
```

#### 2. **Asignación condicional** (when-else)

Se conecta una señal a otras en base a unas condiciones.

```
⟨señal modificable⟩ <=
                                                                   VHDL
1
2
       ⟨señal1⟩ when ⟨condición1⟩ else
3
       ⟨señal2⟩ when ⟨condición2⟩ else
4
       ⟨señal3⟩ when ⟨condición3⟩ else
5
6
       ⟨señaln⟩;
7
      si no se cumplen ninguna de las condiciones, se conectará a
   la (señaln)
```

#### 3. **Asignación de señal seleccionada** (with-select-when)

Se conecta una señal a otra en base al valor de una señal de selección.

```
1
  with <señal para la selección> select <señal modificable>
                                                                VHDL
2
       ⟨señal1⟩ when ⟨valor1 de la señal para la selección⟩,
3
       ⟨señal2⟩ when ⟨valor2 de la señal para la selección⟩,
       (señal3) when (valor3 de la señal para la selección),
4
5
       ⟨señaln⟩ when others:
6
      se conectará a la (señaln) para el resto de valores no
  cubiertos en la expresión
```

#### 4. Instanciación de componentes

Se conectan los puertos de los componentes.

```
<identificador del elemento> : <identificador del</pre>
1
                                                                     VHDL
   componente> port map(
2
       ⟨identificador del puerto1⟩ => ⟨señal1⟩,
       ⟨identificador del puerto2⟩ => ⟨señal2⟩,
3
4
       . . .
5
  );
```

NB: La única forma de acceder y conectar los puertos de los componentes es a través de portmap, y si se quiere conectar los puertos de varios componentes habrá que definir señales intermedias.

#### 5. Sentencias de verificación

Reporta mensajes para evaluar resultados.

```
1 assert(\(\langle\)condici\(\text{ion logica}\rangle\)
                                                                                VHDL
2
        report <string que mostrar por pantalla>
        severity <nivel de severidad>;
3
```

Los posibles niveles de severidad de más bajo a más alto son: note<warning<error<failure

#### 6. Procesos

Se verán con más detalle en la siguiente sección.

#### 6.2.2. Procesos

Los procesos son sentencias que se utilizan para asignar valores sin la necesidad de tener definidas todas las señales de las que dependen. Esto implica que las sentencias de procesos almacenan valores de sus entradas y permiten describir circuitos secuenciales. En la simulación de los circuitos solo se ejecutan las instrucciones de los procesos en el origen de tiempos de la simulación (primer instante) y cuando alguna de las señales de su **lista de sensibilidad** cambia de valor o bajo requisitos impuestos por cláusulas de espera («wait clauses»). Sus instrucciones internas se realizarán de forma «secuencial». Esto es especialmente importante ya que permite describir circuitos secuenciales (mantener una memoria de los valores pasados) y reescribir valores.

NB: Dentro de un proceso, las instrucciones se ejecutan de forma secuencial, y el orden de las sentencias afecta al resultado. Si hay más de una asignación a una misma señal, solo la última tendrá efecto, ya que las asignaciones a señales dentro de procesos se programan y se actualizan al finalizar el proceso.

Las cláusulas de espera son:

Cláusula	Explicación
wait	Suspende el funcionamiento de la sentencia del proceso de forma indefinida.

Cláusula	Explicación
wait on ((señales separadas por comas))	Suspende el funcionamiento de la sentencia del proceso hasta que haya un evento en las <b>\señales</b> separadas por comas (i.e. alguna de ellas cambie de valor).
wait until ( <condición lógica="">)</condición>	Suspende el funcionamiento de la sentencia del proceso hasta que la <b>(condición lógica)</b> sea cierta (true).
wait for <time></time>	Suspende el funcionamiento de la sentencia del proceso hasta que haya transcurrido el (tiempo) impuesto.

La escritura de un roceso sin lista de sensibilidad sería:

```
1
  (nombre opcional del proceso): process
                                                                     VHDL
2
  begin
3
       -- sentencias secuenciales
4
       -- sentencias condicionales
5
       -- clausulas de espera
  end process;
```

Si hay una lista de sensibilidad no podrá haber clausulas de espera. Sin embargo, para el diseño de circuitos secuenciales siempre se recurrirá al uso de la lista de sensibilidad.

```
⟨nombre opcional del proceso⟩: process(⟨lista de
                                                                    VHDL
  sensibilidad>)
2
  begin
3
       -- sentencias secuenciales
       -- sentencias condicionales
4
  end process;
```

La lista de sensibilidad compone una lista de señales tales que se suspende el funcionamiento de la sentencia del proceso hasta que haya un evento en alguna de ellas (i.e. alguna de ellas cambie de valor).

En caso de que no se quiera incluir un nombre opcional para el proceso se tendría que sustituir process por (nombre opcional del proceso): process.

En los procesos que describen circuitos secuenciales es muy útil utilizar la expresión:

```
1 (señal) event
                                                                  VHDL
```

que se activa, tomando el valor '1', cuando hay un cambio en la señal y desactiva, tomando el valor '0', mientras no lo haya. Además de las functiones:

- risign edge((señal)): que se activa, tomando el valor '1', cuando hay un cambio creciente en la señal y desactiva, tomando el valor '0', mientras no lo hava.
- falling\_edge: que se activa, tomando el valor '1', cuando hay un cambio decreciente en la señal y desactiva, tomando el valor '0', mientras no lo haya.

Estas sentencias para señales que sean STD\_LOGIC o BIT serán equivalentes  $a \langle señal \rangle$  event and  $\langle señal \rangle = '1' V \langle señal \rangle$  event and  $\langle señal \rangle = '0' respec$ tivamente (asumiendo un cambio instantáneo).

Las sentencias de flujo de control de los procesos son:

#### 1. if-then-else

```
if (condición lógica) then
                                                                   VHDL
       ⟨sentencias⟩
2
3
  elsif otra_condición then
4
5
      ⟨sentencias⟩
6
7
  else
8
       ⟨sentencias⟩
  end if;
```

#### 2. case-when

```
1
  case (señal para la elección) is
                                                               VHDL
      when valor1 de la señal para la selección
2
3
          ⟨sentencias⟩
      when valor1 de la señal para la selección
4
5
          ⟨sentencias⟩
6
7
      when others =>
8
          ⟨sentencias⟩
  end case;
```

#### 3. for-loop

```
1 for variable para el bucle in <rango</pre> loop
                                                                    VHDL
2
       ⟨sentencias⟩
3
 end loop;
```

donde (rango) será típicamente un intervalo descrito como (mínimo valor> to <máximo valor> o <máximo valor> downto <mínimo valor> dependiendo del orden en el que se quiera procesar.

#### 4. while-loop

```
1 while (condición lógica) loop
                                                                  VHDL
2
       ⟨sentencias⟩
  end loop;
```

#### 6.2.3. Autómatas (máquinas de estados)

VHDL permite realizar descripciones algorítmicas de alto nivel de autómatas. Esto significa que permite describir los autómatas de una forma similar a como se haría desde un diagrama de estados finitos (y otras formas menos triviales que no se estudiarán en la asignatura).

La descripción típica de un autómata parte de la **declaración de un tipo** enumerado asignando un identificador a cada estado del autómata. La herramienta de síntesis se encargará de la codificación óptima de estos estados.

Los enumerados se declaran de la siguiente forma:

```
1 type <identificador del enumerado> is (<identificador1>,
                                                                   VHDL
  ⟨identificador2⟩, ..., ⟨identificadorn⟩);
```

Además de la declaración del enumerado se necesitará identificar el estado actual y el estado siguiente con dos señales del tipo descrito por el enumerado. En el comienzo de la ejecución de la simulación se deberá asignar a las señales de estado actual y estado siguiente el estado de reposo de la siguiente forma:

```
signal <identificador de la señal> : <tipo de la señal> :=
                                                                 VHDL
⟨valor de inicio⟩;
```

Además de definir el registro que realiza el paso del estado actual al estado siguiente, dentro de la arquitectura del autómata se suele utilizar la construcción case-when dentro de procesos para asignar el estado siguiente a partir de las señales de entrada (lógica de estado siguiente, F) y asignar la salida en base al estado actual (lógica de salida, G).

Por lo que la arquitectura de los autómatas será de la siguiente forma:

```
architecture <nombre de la arquitectura> of <identificador
                                                                    VHDL
   de la entidad> is
2
       type <identificador del enumerado de estados Declaración del
3
   is (<identificador del estado1>, <identificador
                                                               enumerado
   del estado2⟩, ..., ⟨identificador del estadon⟩);
4
5
        signal (identificador de la señal de estado actual) :
   ⟨identificador del enumerado de estados⟩ := ⟨identificador del
   estadom>:
        signal (identificador de la señal de estado siguiente) :
6
   ⟨identificador del enumerado de estados⟩ := ⟨identificador del
   estadom>:
7
        . . .
8
9
        -- el estadom es el estado de reposo
10
11
   begin
12
        process (clk, \( \senal asincrona1 \), \( \ldots, \( \senal asincronan \rangle \)
13
        begin
14
15
            -- sentencias de asignación del estado actual al estado
   siguiente
       end process;
16
17
18
        process (<identificador de la señal de estado actual>,
   ⟨entrada1⟩, ..., ⟨entrada1⟩)
19
       begin
            case <identificador de la señal de estado actual> is
20
                when <identificador del estado1> =>
21
                    -- sentencias if-else en función de las entradas
22
23
24
            end case;
25
        end process;
26
27
        process (<identificador de la señal de estado actual>,
   ⟨entrada1⟩, ..., ⟨entrada1⟩)
        begin
28
29
            case (identificador de la señal de estado siguiente) is
30
                when <identificador del estado1> =>
                    -- sentencias if-else en función de las entradas
31
32
33
            end case;
```

```
34
       end process;
35
        -- si el autómata es de Moore, la lógica de salida no
   dependería de las entradas, las entradas no estarían en la lista
   de sensibilidad y no habría que recurrir a sentencias if-else de
   comprobación de las entradas
36
37
   end <nombre de la arquitectura>;
```

Si las conexiones de la lógica de estado siguiente y la lógica de salida son concurrentes, las señales de la lista de sensibilidad tienen que ser todas las señales y se podría realizar la misma descripción sin utilizar más procesos que el del registro. Sin embargo, simplificar la descripción de la lógica de estado siguiente y la lógica de salida utilizando una descripción concurrente puede conllevar una mayor carga y complejidad en la descripción del registro, teniendo que considerar el estado actual y más opciones para describir el funcionamiento del autómata.

Para que Xilinx reconozca correctamente una descripción como un autómata esta debe incluir una señal que haga de reset (síncrona o asíncrona) y siempre se debe asignar valores al estado siguiente; por lo que habrá que asegurarse de que el estado siguiente se asigna en todas las ramas posibles del proceso, es decir, que no queden caminos sin asignación explícita.

# Simulación

Para comenzar la simulación se deben seguir los siguientes pasos:

```
1 Simulation Pasos
2 {seleccionar tb}
3 ISim Simulator
4 Simulate Behavioural Model
5 {click derecho}
6 Run all
```

Para reiniciar la simulación habrá que introducir en la línea de comandos de Xilinx:

```
1 ISim> restart HDL
```

y para realizarla en un periodo concreto:

```
1 ISim> run tiempo deseado>
HDL
```

Para visualizar las señales acotas al tiempo de la simulación en el .wcfg:

```
1 {click sobre el cronograma} Pasos
2 zoom to full view
```

Para entrar a los procesos que se realizan paso por paso:

```
1 ISim> step HDL
```

# Práctica 1

8.1.	circuito1	24
8.2.	circuito2	24
8.3.	multiplexor	25
8.4.	full_system	25

#### 8.1. circuito1

Módulo de sistema de operaciones lógicas.

```
1 library IEEE;
                                                                  VHDL
2 use IEEE.STD_LOGIC_1164.ALL;
3
4
   entity circuito1 is
                                                              Entidad
5
       port(
           A : in STD_LOGIC;
6
7
           B : in STD_LOGIC;
           C : in STD_LOGIC;
8
9
           F1 : out STD_LOGIC
10
       );
11 end circuito1;
12
13
   architecture Behavioral of circuito1 is
                                                         Arquitectura
14 begin
15
       F1 <= (not(A) and B) or (not(A) and B and C);
   end Behavioral;
```

## 8.2. circuito2

Módulo de sistema de operaciones lógicas.

```
B : in STD_LOGIC;
 8
              C : in STD_LOGIC;
 9
              F2 : out STD_LOGIC
         );
10
11 end circuito2;
12
13 architecture Behavioral of circuito2 is
14
    begin
15
         F2 \leftarrow ((not(A) \text{ or } B) \text{ and } (A \text{ or } not(B))) \text{ and } (B \text{ or } not(C));
16
    end Behavioral;
```

## 8.3. multiplexor

Multiplexor 2x8.

```
VHDL
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity multiplexor is
5
       port(
           F1 : in STD LOGIC;
6
7
           F2 : in STD LOGIC;
           S : in STD LOGIC;
8
9
           Z : out STD_LOGIC
10
       );
   end multiplexor;
11
12
   architecture Behavioral of multiplexor is
13
14 begin
       with S select Z <=
15
           F1 when '0',
16
           F2 when '1',
17
18
            '0' when others;
   end Behavioral;
```

# 8.4. full\_system

Sistema completo.

```
1 library IEEE;
                                                                 VHDL
2 use IEEE.STD_LOGIC_1164.ALL;
3
4
 entity full_system is
5
      port(
```

```
A : in STD_LOGIC;
6
7
            B : in STD LOGIC;
8
            C : in STD LOGIC;
9
            S : in STD_LOGIC;
10
            Z : out STD_LOGIC
        );
11
   end full_system;
12
13
14
   architecture structural of full_system is
15
16
        component circuito1
17
            port(
                A, B, C : in STD_LOGIC;
18
19
                F1 : out STD_LOGIC
20
            );
21
        end component;
22
23
        component circuito2
24
            port(
25
                A, B, C : in STD_LOGIC;
26
                F2 : out STD_LOGIC
27
            );
        end component;
28
29
30
        component multiplexor
31
            port(
32
                F1, F2, S : in STD LOGIC;
                Z : out STD_LOGIC
33
34
            );
35
        end component;
36
37
        signal F1, F2 : STD_LOGIC;
38
39
   begin
        C1 : circuito1 port map(
40
            A \Rightarrow A
41
42
            B \Rightarrow B,
43
            C \Rightarrow C
            F1 => F1
44
45
        );
46
        C2 : circuito2 port map(
```

```
A => A,
47
           B => B,
48
           C => C,
49
           F2 => F2
50
51
       );
       M : multiplexor port map(
52
53
          F1 => F1,
           F2 => F2,
54
55
           S => S,
           Z => Z
56
57
       );
   end structural;
58
```

# Práctica 2

9.1.	CP	28
9.2.	ROM	29
9.3.	MUX8_8	29
9.4.	MUX8_1	30
9.5.	OPERA	31

#### 9.1. CP

Codificador de prioridad (realizará la operación de log base 2).

```
1 library IEEE;
                                                                    VHDL
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity CP is
5
       port(
            e : in STD LOGIC VECTOR (7 downto 0);
6
7
            y : out STD_LOGIC_VECTOR (2 downto 0);
8
            idle : out STD_LOGIC
9
       );
   end CP;
10
11
12 architecture Behavioral of CP is
13
14
   begin
15
16
       y <=
17
            "111" when e(7) = '1' else
            "110" when e(6) = '1' else
18
            "101" when e(5) = '1' else
19
            "100" when e(4) = '1' else
20
21
            "011" when e(3) = '1' else
            "010" when e(2) = '1' else
22
23
            "001" when e(1) = '1' else
            "000";
24
25
        idle \leftarrow not(e(7) or e(6) or e(5) or e(4) or e(3) or e(2) or
        e(1) or e(0);
```

```
26
   end Behavioral;
```

#### 9.2. ROM

Memoria ROM que realiza la operación de multiplicación por -7.25.

```
library IEEE;
                                                                    VHDL
   use IEEE.STD_LOGIC_1164.ALL;
2
3
4
   entity ROM is
5
       port(
            addr : in STD_LOGIC_VECTOR (2 downto 0);
6
7
            data : out STD_LOGIC_VECTOR (7 downto 0)
8
       );
9
   end ROM;
10
   architecture Behavioral of ROM is
11 l
12
13
   begin
14
15
       with addr select data <=
16
            "10001100" when "100",
17
            "10101001" when "011",
            "11000110" when "010",
18
19
            "11100011" when "001",
            "00000000" when others;
20
21
   end Behavioral;
```

## 9.3. MUX8\_8

Multiplexor 8x8.

```
1 library IEEE;
                                                                   VHDL
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity MUX8_8 is
5
       port(
           D0 : in STD_LOGIC_VECTOR (7 downto 0);
6
7
           D1 : in STD_LOGIC_VECTOR (7 downto 0);
           D2 : in STD_LOGIC_VECTOR (7 downto 0);
8
           D3 : in STD LOGIC VECTOR (7 downto 0);
9
10
           D4 : in STD_LOGIC_VECTOR (7 downto 0);
```

```
D5 : in STD_LOGIC_VECTOR (7 downto 0);
11
12
            D6 : in STD_LOGIC_VECTOR (7 downto 0);
           D7 : in STD LOGIC VECTOR (7 downto 0);
13
            S : in STD_LOGIC_VECTOR (2 downto 0);
14
15
           Y : out STD_LOGIC_VECTOR (7 downto 0)
16
       );
17 end MUX8_8;
18
19
   architecture Behavioral of MUX8_8 is
20
21
   begin
22
       with S select Y <=
23
24
           D0 when "000",
25
           D1 when "001",
26
            D2 when "010",
27
           D3 when "011",
            D4 when "100",
28
29
           D5 when "101",
            D6 when "110",
30
31
            D7 when "111";
32
   end Behavioral;
```

## 9.4. MUX8\_1

Multiplexor 8x1.

```
1 library IEEE;
                                                                  VHDL
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity MUX8_1 is
5
       port(
           D : in STD_LOGIC_VECTOR (7 downto 0);
6
7
           S : in STD LOGIC VECTOR (2 downto 0);
           Y : out STD_LOGIC
8
       );
10
   end MUX8_1;
11
12 architecture Behavioral of MUX8_1 is
13
14 begin
```

```
15
       with S select Y <=
16
           D(0) when "000",
17
           D(1) when "001",
18
           D(2) when "010",
19
           D(3) when "011",
20
           D(4) when "100",
21
           D(5) when "101",
22
           D(6) when "110",
23
24
            D(7) when "111";
25
26 end Behavioral;
```

### **9.5. OPERA**

Módulo de operaciones aritméticas.

#### Realiza:

Código de control	Operación	Estado de la salida (error)
000	A + B	"1" si hay desborda- miento, "0" si no lo hay
001	A - B	"1" si hay desborda- miento, "0" si no lo hay
010	log2(parte entera de A) (log2 equivale a reali- zar una codificación de prioridad)	"1" si (parte entera de A) ≤ 0, "0" en caso con- trario
011	-7.25 x log2(parte entera de A) (la multiplicación se realiza con la ROM)	"1" si (parte entera de A) ≤ 0, "0" en caso con- trario
100	A / 2 (equivale a des- plazar los bits una po- sición a la derecha y extender el bit de signo)	siempre "0"
101	«11111111» si B ≤ A, «00000000» en ca-	siempre "0"

Código de control	Operación	Estado de la salida (error)
	so contrario (las com- paraciones se pueden realizar con facilidad convirtiendo los vecto- res de bits en repre- sentación C2 a tipo signed)	
110	«11100111» si -23.5 < B < + 24.75, «00011000» en caso contrario	siempre "0"
111	siempre «11001100»	siempre "0"

```
1 library IEEE;
                                                                  VHDL
 2
   use IEEE.STD_LOGIC_1164.ALL;
 3 use IEEE.NUMERIC_STD.ALL;
 4
 5
  entity OPERA is
 6
       port(
 7
           A : in STD_LOGIC_VECTOR (7 downto 0);
            B : in STD_LOGIC_VECTOR (7 downto 0);
 8
 9
           control : in STD_LOGIC_VECTOR (2 downto 0);
            resultado : out STD_LOGIC_VECTOR (7 downto 0);
10
11
           error : out STD_LOGIC
12
       );
13
   end OPERA;
14
   architecture mixed of OPERA is
15
16
17
       component CP
18
           port(
19
                e : in STD_LOGIC_VECTOR (7 downto 0);
20
                y : out STD_LOGIC_VECTOR (2 downto 0);
21
                idle : out STD_LOGIC
22
            );
23
       end component;
24
```

```
25
       component ROM
26
            port(
                addr : in STD LOGIC VECTOR (2 downto 0);
27
                data : out STD_LOGIC_VECTOR (7 downto 0)
28
29
            );
       end component;
30
31
32
       component MUX8_8
33
            port(
34
                D0 : in STD LOGIC VECTOR (7 downto 0);
35
                D1 : in STD LOGIC VECTOR (7 downto 0);
36
                D2 : in STD_LOGIC_VECTOR (7 downto 0);
37
                D3 : in STD_LOGIC_VECTOR (7 downto 0);
38
                D4 : in STD_LOGIC_VECTOR (7 downto 0);
39
                D5 : in STD_LOGIC_VECTOR (7 downto 0);
40
                D6 : in STD_LOGIC_VECTOR (7 downto 0);
41
                D7 : in STD_LOGIC_VECTOR (7 downto 0);
42
                S : in STD_LOGIC_VECTOR (2 downto 0);
43
                Y : out STD_LOGIC_VECTOR (7 downto 0)
44
            );
45
       end component;
46
47
       component MUX8_1
48
            port(
49
                D : in STD_LOGIC_VECTOR (7 downto 0);
50
                S : in STD LOGIC VECTOR (2 downto 0);
                Y : out STD_LOGIC
51
52
            );
53
       end component;
54
55
       signal AE, D0, D1, D2, D3, D4, D5, D6, D7, E:
       STD_LOGIC_VECTOR (7 downto 0);
       signal L2 : STD_LOGIC_VECTOR (2 downto 0); signal idle :
56
       STD_LOGIC;
57
   begin
58
59
60
       AE <= ("000" & A(6 downto 2));
                                                              -- no se
       puede utilizar funciones dentro de un port map (que no sean
       conversión de tipos); AE es la parte entera de A
61
62
       D0 <= std_logic_vector(signed(A) + signed(B));</pre>
```

```
63
        D1 <= std_logic_vector(signed(A) - signed(B));
64
        LOG : CP port map(
65
             e \Rightarrow AE
66
             y \Rightarrow L2,
             -- L2 es el resultado del logaritmo en base dos de la
             parte entera de A
             idle => idle
67
68
        );
69
        D2 <= ("000" & L2 & "00");
70
        no se puede utilizar funciones dentro de un port map (que
        no sean conversión de tipos); el resultado del logaritmo se
        tiene que pasar al formato deseado
71
72
        KLOG: ROM port map(
73
             addr => L2,
             data => D3
74
        );
75
76
        D4 \le (A(7) \& A(7 \text{ downto } 1));
77
        with (signed(B) <= signed(A)) select D5 <=
78
             "11111111" when true,
79
             "00000000" when others;
80
        with (("10100010" < signed(B)) and (signed(B) < "01100011"))</pre>
        select D6 <=
81
             "11100111" when true,
82
             "00011000" when others;
83
        D7 <= "11001100";
84
        M88 : MUX8_8 port map(
85
86
             DO => DO,
87
             D1 => D1.
88
             D2 \Rightarrow D2,
89
             D3 \Rightarrow D3,
90
             D4 \Rightarrow D4,
91
             D5 \Rightarrow D5,
             D6 \Rightarrow D6,
92
93
             D7 \Rightarrow D7
94
             S => control.
             Y => resultado
95
96
        );
97
```

```
98
        with (to_stdlogicvector(A(7) & B(7) & D0(7))) select
        E(0) <=
                        -- al utilizar la librería numeric
        detecta más de una definición de concatenar, si se fuerza
        una salida std logic vector desaparece la ambigüedad con la
        concatenación de bit_vector
99
             '1' when "110",
100
             '1' when "001",
             '0' when others;
101
102
103
        with (to_stdlogicvector(A(7) & B(7) & D1(7))) select E(1) <=
         -- igual que arriba
             '1' when "100",
104
             '1' when "011",
105
             '0' when others;
106
107
108
        E(2) <=
109
             '1' when A(7) = '1' else
             -- parte entera de A menor a 0 (bit de signo
             negativo)
             '1' when idle = '1' else
110
             -- parte entera de A igual a 0 (todos los bits de la
             parte entera son 0 i.e. el idle es 1)
111
             '0';
112
113
        E(3) <= E(2);
114
115
        E(7 downto 4) <= "0000";
116
117
118
        M81 : MUX8 1 port map(
119
             D \Rightarrow E
120
             S => control,
121
            Y => error
122
        );
123
124
    end mixed;
```

# Práctica 3

10.1.	flipflop_t	36
10.2.	prescaler	37
10.3.	reg	38
10.4.	sec_counter	39
10.5.	comparator	40
10.6.	clock_system	40

# 10.1. flipflop\_t

Biestable tipo T.

```
1 library IEEE;
                                                                    VHDL
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity flipflop_t is
5
       port(
6
           T: in STD_LOGIC;
7
           Q: out STD LOGIC;
8
            clk: in STD_LOGIC;
9
            rst: in STD_LOGIC
10
       );
   end flipflop_t;
11
12
13
   architecture Behavioral of flipflop_t is
14
        signal Q_ant, Q_sig: STD_LOGIC;
15
16
17
   begin
       process(clk, rst)
18
19
        begin
20
            if (rst = '0') then
21
                Q_sig <= '0';
           elsif (clk'event and clk = '1') then
22
23
                if T = '1' then
24
                    Q_sig <= not(Q_ant);</pre>
25
                else
```

```
26
                    Q_sig <= Q_ant;
27
                end if;
            end if;
28
29
        end process;
30
31
        Q_ant <= Q_sig;
        Q <= Q_sig;
32
33
34
   end Behavioral;
```

## 10.2. prescaler

Generador de pulsos a cada segundo.

```
1 library IEEE;
                                                                    VHDL
2
   use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.NUMERIC_STD.ALL;
4
5
  entity prescaler is
6
       port(
7
            clk: in STD LOGIC;
8
            rst: in STD_LOGIC;
            en: in STD LOGIC;
9
            pulse_1_sec: out STD_LOGIC
10
       );
11
   end prescaler;
12
13
   architecture Behavioral of prescaler is
14
15
        signal cont: STD_LOGIC_VECTOR(2 downto 0);
16
17
18
   begin
19
       process(clk, rst)
        begin
20
            if (rst = '0') then
21
                cont <= "000";
22
23
                pulse_1_sec <= '0';</pre>
24
            elsif (en = '1' and clk'event and clk = '1') then
25
                if (cont < "100") then
26
                    cont <= std_logic_vector(unsigned(cont) + "001");</pre>
27
                    pulse_1_sec <= '0';
28
                else
```

```
cont <= "000";
29
30
                    pulse 1 sec <= '1';
                end if;
31
32
            end if;
        end process;
33
34
35
   end Behavioral;
```

# 10.3. reg

Registro de minutos y segundos para la alarma.

```
1 library IEEE;
                                                                    VHDL
   use IEEE.STD_LOGIC_1164.ALL;
2
3
4
   entity reg is
5
       port(
            min in: in STD LOGIC VECTOR(5 downto 0);
6
7
            sec_in: in STD_LOGIC_VECTOR(5 downto 0);
8
            en: in STD_LOGIC;
            rst: in STD LOGIC;
9
            clk: in STD_LOGIC;
10
            min_out: out STD_LOGIC_VECTOR(5 downto 0);
11
            sec_out: out STD_LOGIC_VECTOR(5 downto 0)
12
       );
13
   end reg;
14
15
16 architecture Behavioral of reg is
17
        signal min_sig, sec_sig: STD_LOGIC_VECTOR(5 downto 0);
18
19
20
   begin
21
       process(clk, rst)
22
        begin
            if (rst = '0') then
23
                min sig <= "111111";
24
25
                sec_sig <= "111111";
26
            elsif (en = '1' and clk'event and clk = '1') then
27
                min_sig <= min_in;</pre>
28
                sec_sig <= sec_in;</pre>
29
            end if;
30
        end process;
```

```
31
32
       min_out <= min_sig;
33
        sec_out <= sec_sig;
34
35
   end Behavioral;
```

### 10.4. sec\_counter

Contador de minutos y segundos.

```
VHDL
1 library IEEE;
2
   use IEEE.STD_LOGIC_1164.ALL;
   use IEEE.NUMERIC_STD.ALL;
3
4
5
   entity sec_counter is
6
       port(
7
                clk: in STD LOGIC;
8
                en: in STD LOGIC;
9
                rst: in STD_LOGIC;
10
                min: out STD_LOGIC_VECTOR(5 downto 0);
                sec: out STD LOGIC VECTOR(5 downto 0)
11
12
        );
13
   end sec_counter;
14
   architecture Behavioral of sec_counter is
15
16
17
        signal min_c, sec_c: STD_LOGIC_VECTOR(5 downto 0);
18
19
   begin
20
        process(clk, rst)
21
        begin
22
            if (rst = '0') then
23
                min_c <= "000000";
                sec_c <= "000000";
24
            elsif (en = '1' and clk'event and clk = '1') then
25
                if (sec_c >= "111011") then
26
27
                    if (\min c >= "111011") then
                        min_c <= "000000";
28
29
                        sec_c <= "000000";
30
                    else
31
                        min_c <= std_logic_vector(unsigned(min_c)</pre>
                        + "000001");
```

```
32
                         sec_c <= "000000";
                     end if;
33
34
                 else
35
                     sec_c <= std_logic_vector(unsigned(sec_c)</pre>
                     + "000001");
36
                 end if;
37
            end if;
38
        end process;
39
40
        min <= min_c;
41
        sec <= sec_c;
42
43
    end Behavioral;
```

### 10.5. comparator

Comparador utilizado para comprobar si ha llegado la hora de la alarma.

```
1 library IEEE;
                                                                   VHDL
2
   use IEEE.STD LOGIC 1164.ALL;
3
   entity comparator is
4
5
       port(
           min_1: in STD_LOGIC_VECTOR(5 downto 0);
6
7
            sec_1: in STD_LOGIC_VECTOR(5 downto 0);
            min_2: in STD_LOGIC_VECTOR(5 downto 0);
8
9
            sec_2: in STD_LOGIC_VECTOR(5 downto 0);
            en: in STD_LOGIC;
10
            comp_out: out STD_LOGIC
11
12
       );
   end comparator;
13
14
   architecture Behavioral of comparator is
15
16
17
   begin
18
       comp_out <=
19
            '1' when en = '1' and min_1 = min_2 and sec_1 = sec_2
            else
            '0';
20
   end Behavioral;
```

# 10.6. clock\_system

Sistema completo del reloj.

```
library IEEE;
                                                                   VHDL
 2
   use IEEE.STD LOGIC 1164.ALL;
 3
 4
   entity clock_system is
 5
       port(
            min_in: in STD_LOGIC_VECTOR(5 downto 0);
 6
 7
            sec_in: in STD_LOGIC_VECTOR(5 downto 0);
 8
            save_alarm: in STD_LOGIC;
 9
            start_stop: in STD_LOGIC;
10
            clk: in STD_LOGIC;
11
            rst: in STD LOGiC;
            min out: out STD LOGIC VECTOR(5 downto 0);
12
13
            sec out: out STD LOGiC VeCTOR(5 downto 0);
14
            alarm: out STD LOGIC
15
       );
16
   end clock system;
17
   architecture structural of clock_system is
18
19
20
       component flipflop_t
21
            port(
22
                T, clk, rst: in STD_LOGIC;
                Q: out STD_LOGIC
23
24
            );
25
       end component;
26
27
       component prescaler
28
            port(
29
                clk, rst, en: in STD LOGIC;
30
                pulse_1_sec: out STD_LOGIC
31
            );
32
       end component;
33
34
       component reg
35
            port(
                min_in, sec_in: in STD_LOGIC_VECTOR(5 downto 0);
36
37
                en, rst, clk: in STD LOGIC;
38
                min out, sec out: out STD LOGIC VECTOR(5 downto 0)
39
            );
40
       end component;
41
```

```
42
        component sec_counter
43
            port(
44
                clk, en, rst: in STD_LOGIC;
45
                min, sec: out STD_LOGIC_VECTOR(5 downto 0)
46
            );
47
        end component;
48
49
        component comparator
50
            port(
51
                min 1, sec 1, min 2, sec 2: in STD LOGIC VECTOR(5
                downto 0);
52
                en: in STD_LOGIC;
53
                comp out: out STD LOGIC
54
            );
55
        end component;
56
57
        signal en, en1, en2, pulse_1_sec: STD_LOGIC;
58
        signal min_1, sec_1, min_2, sec_2: STD_LOGIC_VECTOR(5 downto
        0);
59
60
61
   begin
62
        FFT : flipflop_t port map(
63
            T => start_stop,
            Q \Rightarrow en,
64
65
            clk => clk,
            rst => rst
66
67
        );
68
69
        PRS : prescaler port map(
70
            clk => clk,
71
            rst => rst,
72
            en => en,
73
            pulse_1_sec => pulse_1_sec
74
        );
75
76
        R : reg port map(
77
            min_in => min_in,
78
            sec_in => sec_in,
79
            en => en1,
80
            rst => rst,
```

```
81
            clk => clk,
82
             min_out => min_1,
83
             sec_out => sec_1
84
         );
85
86
         SECC : sec_counter port map(
87
            clk => clk,
88
             en => en2,
             rst => rst,
89
90
             min => min 2,
91
             sec => sec_2
92
         );
93
94
         COMP : comparator port map(
95
             min_1 => min_1,
96
             sec_1 => sec_1,
97
             min_2 => min_2,
98
             sec_2 \Rightarrow sec_2,
99
             en => en,
100
             comp_out => alarm
101
         );
102
103
         en1 <= en and save_alarm;</pre>
         en2 <= en and pulse_1_sec;
104
105
         min out <= min 2;</pre>
106
         sec_out<= sec_2;
107
108 end structural;
```

# Práctica 4

	11.1.	led	control						44
--	-------	-----	---------	--	--	--	--	--	----

## 11.1. led\_control

Sistema de luz-led para bicicletas con funcionamiento de autómata moore que maneja tres estados.

- · Luz apagada
- Luz encendida fija
- Luz encendida intermitentemente (medio segundo encendida, medio segundo apagada)

```
1 library IEEE;
                                                                  VHDL
   use IEEE.STD LOGIC 1164.ALL;
 3
   entity led_control is
 4
 5
     port(
 6
       clk : in STD_LOGIC;
 7
       rst : in STD_LOGIC;
 8
       puls : in STD_LOGIC;
 9
       light : out STD_LOGIC
10
     );
   end led_control;
11
12
13
   architecture automata moore of led control is
14
     type modos_de_funcionamiento is (A, B, C1, C2, C3, C4, C5,
15
     C6);
16
17
     signal estado_actual : modos_de_funcionamiento := A;
18
     signal estado_siguiente : modos_de_funcionamiento := A;
19
20
   begin
21
     -- lógica de estado siguiente, función F
22
23
     F: process (estado actual, rst, puls)
24
     beain
```

```
25
        case estado_actual is
26
          when A =>
27
            if (rst = '1' or puls = '0') then
28
              estado_siguiente <= A;
29
            else
              estado_siguiente <= B;
30
            end if;
31
32
33
          when B =>
34
            if (rst = '1') then
35
              estado_siguiente <= A;
            elsif (puls = '0') then
36
              estado_siguiente <= B;
37
            else
38
39
              estado_siguiente <= C1;
40
            end if;
41
42
            when C1 =>
            if (rst = '1' or puls = '1') then
43
44
              estado_siguiente <= A;
45
            else
46
              estado_siguiente <= C2;
47
            end if;
48
49
            when C2 =>
            if (rst = '1' or puls = '1') then
50
51
              estado_siguiente <= A;
52
            else
              estado_siguiente <= C3;
53
54
            end if;
55
56
          when C3 =>
57
            if (rst = '1' or puls = '1') then
              estado_siguiente <= A;
58
59
            else
60
              estado_siguiente <= C4;
61
            end if;
62
          when C4 =>
63
            if (rst = '1' or puls = '1') then
64
65
              estado_siguiente <= A;
```

```
66
             else
67
               estado_siguiente <= C5;
             end if;
68
69
           when C5 =>
70
71
             if (rst = '1' or puls = '1') then
72
               estado_siguiente <= A;
             else
73
74
               estado_siguiente <= C6;
75
             end if;
76
77
           when C6 =>
             if (rst = '1' or puls = '1') then
78
79
               estado_siguiente <= A;
80
             else
81
               estado_siguiente <= C1;
82
             end if;
83
84
         end case;
85
       end process;
86
87
       -- registro
88
       reg: process (clk)
89
       begin
90
         if (clk'event and clk = '1') then
91
           estado_actual <= estado_siguiente;</pre>
92
         end if;
93
       end process;
94
95
       -- lógica de salida, función G
96
       with estado_actual select light <=
97
         '1' when B,
98
         '1' when C1,
99
         '1' when C2,
         '1' when C3,
100
101
         '0' when others;
102
103 | end automata moore;
```