Inhaltsverzeichnis

2
4
5
5
5
7
8
10
10
10

Hardware IRQ

Definition

IRQ = Interruptrequest (Unterbrechungsanforderung)

Durch einen Interrupt (Unterbrechung) wird die Ausführung eines Befehls in der CPU unterbrochen.

Mann kann sich das folgendermassen vorstellen:

Sie leiten eine Besprechung, an der drei Personen teilnehmen. Jeder möchte Ihnen mitteilen, was er gerade für Erfolge erzielt hat. Es sprechen also alle miteinander. Natürlich verstehen Sie kein Wort.

Genau das gleiche würde auch beim Prozessor passieren, wenn es keinen Interrupt gäbe.


Wenn also jemand mit ihnen sprechen möchte muss er zuerst ein Signal geben, dass er nun sprechen möchte. Wenn Sie bereit sind ihm Ihre Aufmerksamkeit zu schenken geben wiederum Sie ihm ein Signal dass er nun sprechen darf.



Funktionsweise des Interrupts


Ein Peripheriegerät (z.B. eine Tastatur) möchte, dass die CPU einen Befehl von diesem bearbeitet. Der Prozessor hat aber wahrscheinlich auch noch andere Anfragen von Geräten, die er bearbeiten muss. Deshalb hat man eine strikte Reihenfolge festgelegt:

8 Bit:




16 Bit:

Seit der Einführung des 16 Bit breiten Busses stehen mehr IRQ's zur Verfügung. Um diese Nutzen zu können musste der Chipsatz des Mainboard um einen zweiten Interrupt-Controller-Chip der mit dem Ersten verbunden ist erweitert werden. Dieser Controller nutzte die Leitung des IRQ2 des Ersten Controllers um seine Daten zu übermitteln.



Diese Neuerung führte zu Problemen mit dem IRQ2. Da Geräte die diesen früher genutzt hatten nicht mehr darauf zugreifen konnten. Deshalb wurde der IRQ9 fest mit dem alten IRQ2 verknüpft. Geräte die nun auf den IRQ2 zugreifen benützen eigentlich den IRQ9. Dadurch änderte sich nun die Reihenfolge der Priorität für den Prozessor:



Aber nun zurück zu unserer Tastatur deren Befehl noch ausgeführt werden soll. Wir wissen, dass die Tastatur den IRQ1 benützt also an zweiter Stelle steht (erste Stelle belegt IRQ0). Die Tastatur wird demnach den anderen Geräten vorangestellt. Damit nun die CPU die Arbeit die sie bereits für die anderen Geräte verrichtet hat nicht noch einmal ausführen muss speichert sie die aktuelle Arbeit und die anstehenden Anforderungen. Sobald die CPU den Befehl der Tastatur ausgeführt hat nimmt sie ihre Arbeit wieder auf.

Die Belegung der IRQ's in einem Rechner:

IRQ	Funktion	Veränderbar?
0	Systemzeitgeber	nein
1	Tastatur	nein
2	Schnittstelle zum Zeiten Interrup-Controller	nein
3	COM2	ja
4	COM1	ja
5	LPT2	ja
6	Standard-Diskettenkontroller	nein
7	LPT1	ja
8	CMOS / Echtzeitsystemuhr	nein
9	Frei	ja
10	Frei	ja
11	Frei	ja
12	PS/2-Mausanschluss	nein
13	Numerischer Coprozessor	nein
14	Primärer IDE-Controller	nein
15	Sekundärer IDE-Controller	nein

Je tiefer der IRQ, umso höher ist die Priorität.

Polling

Definition

Polling = Abfrage


Beim Polling wartet der Prozessor auf die Bereitschaft des Peripheriegerätes Daten zu senden oder zu empfangen.


Stellen Sie sich vor Sie sind Arbeitslos und sitzen den ganzen Tag auf der Strasse und warten darauf, dass jemand vorbei kommt und Ihnen Arbeit gibt. Genau so fühlt sich der Prozessor beim Polling-Verfahren.



Funktionsweise des Polling-Verfahrens

Beim Polling verfahren ist der Prozessor damit beschäftigt nachzufragen, ob das jeweilige Peripheriegerät Daten senden oder empfangen möchte. Die Abfrage erfolgt durch das so genannte "Ready Bit". Da sich der Prozessor in dieser Phase in einer "Polling-Schleife" befindet arbeitet er sehr ineffizient. Deshalb wird dieser Zustand als "Busy Waiting" (aktives Warten) bezeichnet. Erst, wenn das Ready Bit gesetzt ist, das Gerät also bereit ist wird die entsprechende Aufgabe ausgeführt.





Das Polling-Verfahren ist immer dann von Vorteil, wenn ein System Blitzschnell auf *ein einziges* Peripheriegerät zu reagieren hat. Daher findet diese Methode ihre Verwendung besonders in Echtzeitanwendungen. Das Pollingverfahren wird dann ineffizient, wenn mehrere Peripheriegeräte gleichzeitig bedient werden wollen. Deshalb ist diese Methode mit zwei Augenscheinlichen Nachteilen behaftet:

- Bei der Abfrage des aktuellen Status des Gerätes verschwendet der Prozessor wertvolle Taktzyklen.
- Sind mehrere Geräte an das System angeschlossen muss zuerst der Status aller Geräte überprüft werden, bevor eine bestimmte Anfrage abgearbeitet werden kann.

DMA


Definition

DMA = Direct Memory Access (direkter Speicherzugriff)

Der DMA entlastet den Prozessor dadurch, dass die Daten auf direktem Weg zum Arbeitsspeicher gelangen.

Um zu verstehen, was DMA bedeutet folgendes Beispiel:

Sie wollen von A nach B. Eigentlich ist das ganz einfach. Es gibt zwei Möglichkeiten nach B zu gelangen. Die Erste Variante führt direkt von A nach B. Die Zweite Von A über C nach B. Es ist klar, dass die Erste Variante eindeutig die kürzere und somit schnellere ist. Jedoch gibt es diese Schnellstrassen noch nicht sehr lange und bis zu deren Erstellung musste man immer den langen und mühsamen Weg durch das Dorf C fahren.



Funktionsweise des Direct Memory Access


Beim Interrupt haben wir gesehen, dass die CPU bei einer Anforderung immer ihre Arbeit liegenlassen musste um den Request zu bearbeiten. Mit dem DMA wurde ein Weg gefunden, die Daten zu übermitteln ohne dabei die CPU zu beanspruchen. Während des Transportes von Datenblöcken wurde der Prozessor bisher stets von seiner ursprünglichen Arbeit abgehalten. Und dies auch, obwohl die Datenblöcke für den Prozessor überhaupt keine Bedeutung hatten. Dazu zählt z.B. das Ausgeben von bereits verarbeiteten Daten auf einen Datenträger oder Drucker. Um dieses Hindernis zu umgehen werden die Datenblöcke direkt über spezielle Kanäle zwischen Peripherie und Speicher übertragen. Kontrolliert wird der ganze Vorgang durch den DMA-Controller. Wie bei einem Interrupt muss dem Kontroller erst mitgeteilt werden, dass Daten übermittelt werden sollen. Dies geschieht mittel einem DREQ-Signal. DREQ bedeutet soviel wie DMA Request also DMA Anforderung.

Der DMA unterstütz folgende Übertragungsmöglichkeiten:

Speicher ←→ Peripherie
Peripherie ←→ Peripherie
Speicher ←→ Speicher

Wie beim Interrupt gab es früher weniger DMA-Kanäle als heute. Die Umstellung von 8 Bit auf 16 Bit forderte auch hier einen zweiten Controller, welcher den ersten um einige Kanäle erweitert. Der zweite Controller wird über den DMA-Kanal 4 mit dem ersten Verbunden. Dies hat zur folge, dass der vierte Kanal des

zweiten DMA-Controllers nicht für die Übermittlung von Daten genutzt werden kann.




DMA-Betriebsarten

Den DMA-Controller kann man in verschiedenen Betriebsarten betreiben, die sich hinsichtlich der Systembusbelegung unterscheiden.

Einzeltransfer (Cycle Stealing)

Bei dieser Methode überträg der DMA-Controller nur ein einziges Byte pro Buszyklus. Dem Prozessor wird der Systembus also während eines Übertragungsvorganges für mehrere Zyklen entzogen. Deshalb wird diese Methode auch "Cycle Staling" Verfahren genannt was soviel heisst wie "Zyklus-Stehlverfahren".


- ☐Prozessor besitzt Bus
- □DMA-Controller besitzt Bus



Dem Prozessor werden nur einige Buszyklen entzogen.

Blocktransfer (Block Transfer)


Beim Blocktransfer überträgt der DMA-Controller alle Daten in einem Block, ohne dabei den Systembus dem Prozessor zwischendurch freizugeben. Der Bus wird erst wieder freigegeben, wenn das EOF (End Of Process) Signal gesendet wird.



Der Bus wird für die gesamte Dauer des Transfers belegt.

Transfer auf Anforderung (Demand Transfer)

Der "Demand Transfer" ist eine Mischung aus den ersten beiden Methoden. Der DMA-Controller führt die Datenübertragung solange aus, bis entweder ein EOF erfolgt oder das Peripheriegerät die DREQ (DMA-Request) deaktiviert.



Der Bus wird in Schüben belegt, gesteuert vom von der anfordernden Einheit.

Quellenverzeichnis

IRQ

Literatur:

A+ Kurs Buch von Jean Andrews PCtip Dezember 2000

Webseiten:

http://www.pc-land.ch/irq.htm

http://www.e-online.de/sites/com/0610151.htm http://www.hardwaregrundlagen.de/oben07-002.htm

Polling

Webseiten:

http://www.fh-merseburg.de/~mjahn/scripte/ra/IO_grundlagen.htm

DMA

Literatur:

A+ Kurs Buch von Jean Andrews

Webseiten:

http://www.pc-land.ch/irq.htm

http://www.fh-merseburg.de/~mjahn/scripte/ra/IO_grundlagen.htm