Proiect realizat la laboratorul de CN de către Braniște Dragoș - 2 Tl 1.1 Ciumacenco Victor - 2 Tl 1.1

8 bit ALU

Unitate aritmetică și logică pe 8 biți - documentație

Link-uri utile:

https://github.com/branisted/8-bit-ALU

1. Unitatea aritmetică

1.1 Modulul de adunare (și scădere)

Acest modul implementează un CLA (Carry Lookahead Adder) pentru a obţine timpi de calcul constanţi, independenţi de lungimea cuvântului, prin calculul anticipat al semnalelor de transport. Generatorii de carry (G = A & B) şi propagatorii (P = A ^ B) sunt calculaţi simultan, iar vectorul de carry-uri intermediare se obţine în acelaşi ciclu de ceas, reducând latenţa comparativ cu un adder în cascadă. Rezultatul extins pe 16 biţi cu semn este obţinut prin semn-extensie a semifabricatelor de sumă, facilitând detectarea corectă a overflow-ului. În modul de scădere, operandul B este complementat la doi, iar treapta iniţială de C[0] = 1 asigură adăugarea corectă a unui unit bit de împrumut. Acest design oferă un bun echilibru între complexitate logica şi performanţă în aplicaţii ce necesită calcule rapide pe 8 biţi cu semn.

```
timescale 1ns/1ps
                                                                        C <= 0:
                                                                        S <= 0;
module alu_add (
                                                                        carry_out <= 0;</pre>
   input clk.
                                                                        sum <= 0:
    input reset,
                                                                        done \leftarrow 0;
                                                                    end else begin
    input start.
    input signed [7:0] a, b,
                                                                        case (state)
    output reg signed [15:0] sum,
                                                                           IDLE: begin
    output reg done
                                                                               done <= 0;
);
                                                                            end
    localparam IDLE = 3'b000,
                                                                            INIT: begin
              INIT = 3'b001,
                                                                                A <= a;
               CALC = 3'b010,
                                                                                B <= b;
              DONE = 3'b011;
                                                                                done <= 0:
    reg [2:0] state, next_state;
                                                                            CALC: begin
    reg [7:0] A, B;
    reg [7:0] G, P, C;
                                                                                P = A ^ B;
    reg [8:0] S;
                                                                                // Carry Lookahead - formula din
    reg carry_out;
                                                           cursul de AC
    always @(posedge clk) begin
                                                                                C[0] = 0;
       if (reset) begin
                                                                                C[1] = G[0] | (P[0] & C[0]);
                                                                                C[2] = G[1] | (P[1] & C[1]);
            state <= IDLE:</pre>
            done <= 0;
                                                                                C[3] = G[2] | (P[2] & C[2]);
            sum <= 0;
                                                                                C[4] = G[3] | (P[3] & C[3]);
                                                                                C[5] = G[4] | (P[4] \& C[4]);
        end else begin
                                                                                C[6] = G[5] | (P[5] & C[5]);
            state <= next state;</pre>
                                                                                C[7] = G[6] | (P[6] & C[6]);
                                                                                carry_out = G[7] | (P[7] & C[7]);
    always @(*) begin
                                                                                S = {carry_out, (P ^ C[7:0])};
        case (state)
            IDLE: next_state = start ? INIT : IDLE;
                                                                                sum <= \{\{8\{S[8]\}\}, S\};
            INIT: next_state = CALC;
                                                                                done \langle = 1:
            CALC: next_state = DONE;
                                                                            end
            DONE: next_state = IDLE;
            default: next_state = IDLE;
                                                                            DONE: begin
```

```
endcase
                                                                        done <= 0;
end
                                                                     end
                                                                    default: begin
always @(posedge clk) begin
    if (reset) begin
                                                                       done <= 0;
       A <= 0;
                                                                     end
       B <= 0;
                                                                endcase
       G <= 0;
                                                            end
       P <= 0;
                                                     endmodule
```

```
timescale 1ns/1ps
                                                                                     C <= 0;
                                                                                     S <= 0;
module alu_sub (
                                                                                     carry_out <= 0;
    input clk,
                                                                                     diff <= 0;
    input reset,
                                                                                     done <= 0;
                                                                                 end else begin
    input start,
    input signed [7:0] a, b, output reg signed [15:0] diff,
                                                                                     case (state)
                                                                                         IDLE: begin
    output reg done
                                                                                             done <= 0;
);
                                                                                         end
    localparam IDLE = 3'b000,
                                                                                         INIT: begin
               INIT = 3'b001,
                                                                                           A <= a;
                CALC = 3'b010,
                                                                                             B <= ~b;
                DONE = 3'b011:
                                                                                             done <= 0:
    reg [2:0] state, next_state;
                                                                                         CALC: begin
    reg [7:0] A, B;
                                                                                             G = A & B;
    wire [7:0] B_comp;
                                                                                              P = A ^ B;
    reg [7:0] G, P, C;
                                                                                             C[0] = 1;
C[1] = G[0] | (P[0] & C[0]);
    reg [8:0] S;
    reg carry_out;
                                                                                              C[2] = G[1] \mid (P[1] \& C[1]);
                                                                                              C[3] = G[2] | (P[2] & C[2]);
C[4] = G[3] | (P[3] & C[3]);
    always @(posedge clk) begin
        if (reset) begin
           state <= IDLE;
                                                                                              C[5] = G[4] | (P[4] \& C[4]);
                                                                                              C[6] = G[5] | (P[5] & C[5]);

C[7] = G[6] | (P[6] & C[6]);
             done <= 0;
             diff <= 0;
        end else begin
                                                                                              carry_out = G[7] | (P[7] \& C[7]);
            state <= next_state;</pre>
                                                                                              S = {carry_out, (P ^ C[7:0])};
        end
    end
                                                                                              diff <= \{\{8\{S[7]\}\}, S[7:0]\};
    always @(*) begin
                                                                                             done <= 1;
        case (state)
            IDLE: next_state = start ? INIT : IDLE;
             INIT: next_state = CALC;
                                                                                         DONE: begin
             CALC: next_state = DONE;
                                                                                         done <= 0;
end
            DONE: next_state = IDLE;
            default: next_state = IDLE;
                                                                                         default: begin
        endcase
                                                                                             done <= 0;
    always @(posedge clk) begin
                                                                                     endcase
        if (reset) begin
                                                                                end
             A <= 0;
                                                                            end
             B <= 0;
             G <= 0;
                                                                        endmodule
             P <= 0;
```

1.2 Modulul de înmulțire

Înmulțirea este realizată prin algoritmul Booth modificat (Radix-2), care combină operațiile de adunare și shiftare pentru a procesa doi biți ai multiplicatorului la fiecare iterație. În funcție de perechea curentă Q[0], Q-1, se alege adunarea, scăderea sau ignorarea multiplicandului, urmând o shiftare aritmetică la dreapta a registrului concatenat {A,Q,Q-1}. Contorul de 3 biți urmărește numărul de iterații, iar la final se obține produsul sincronizat cu semnalul done. Implementarea asigură suport pentru numere cu semn și gestionează eficient cazurile de overflow prin rețea de shiftare cu păstrarea bitului de semn. Astfel, modulul oferă o soluție compactă, potrivită pentru calculatoare încorporate cu resurse hardware limitate.

```
timescale 1ns/1ps
                                                                         shifted_Q_m1 <= 0;</pre>
                                                                     end else begin
module alu_mul (
                                                                         case (state)
                                                                            IDLE: begin
    input clk.
    input reset,
                                                                                 done <= 0;
    input start.
    input signed [7:0] a,
    input signed [7:0] b,
                                                                             INIT: begin
    output reg signed [15:0] product,
                                                                                 M <= a;
                                                                                 A <= 0;
    output reg done
);
                                                                                 Q <= b;
                                                                                 Q_m1 <= 0;
    reg signed [7:0] M;
                                                                                 count <= 0;
    reg signed [7:0] A;
                                                                                 done <= 0;
                                                                             end
    reg [7:0] Q;
    reg Q_m1;
    reg [2:0] count;
                                                                             CALC: begin
    reg [2:0] state, next_state;
                                                                                 // 1: Operatie bazata pe bitii
                                                             curenti
    reg signed [7:0] temp A;
                                                                                 case ({Q[0], Q_m1})
    reg signed [7:0] shifted_A;
                                                                                     // Adaugam multiplicandul
    reg [7:0] shifted_Q;
                                                                                     2'b01: temp_A = A + M;
    reg shifted_Q_m1;
                                                                                     // Scadem multiplicandul
                                                                                     2'b10: temp_A = A - M;
    localparam IDLE = 3'b000,
                                                                                     // Nici o operatie
              INIT = 3'b001,
                                                                                     default: temp_A = A;
               CALC = 3'b010,
                                                                                 endcase
               DONE = 3'b011;
                                                                                 // 2. Shiftare aritmetica la
    always @(posedge clk) begin
                                                             dreapta a {A, Q, Q_m1}, cu pastrarea bitului de semn
        if (reset) begin
                                                                                 shifted_A = {temp_A[7],
            state <= IDLE:
                                                             temp_A[7:1]};
            done <= 0;
                                                                                 shifted_Q = \{temp_A[0], Q[7:1]\};
            product <= 0;
                                                                                 shifted_Q_m1 = Q[0];
        end else begin
                                                                                 // Registri updatati
           state <= next state;</pre>
        end
                                                                                 A <= shifted_A;
                                                                                 Q <= shifted Q;
                                                                                 Q_m1 <= shifted_Q_m1;</pre>
    always @(*) begin
                                                                                 count <= count + 1;</pre>
        case (state)
            IDLE: next_state = start ? INIT : IDLE;
                                                                                 // 3. Setarea produsului dupa 8
                                                             iteratii
            INIT: next_state = CALC;
            CALC: next_state = (count == 3'd7) ? DONE :
                                                                                 if (count == 3'd7) begin
CALC:
                                                                                     product <= {shifted_A,</pre>
            DONE: next_state = IDLE;
                                                             shifted 0);
            default: next_state = IDLE;
                                                                                     done <= 1;
                                                                                 end
        endcase
    end
                                                                             end
```

1.3 Modulul de împărțire

Împărțirea este implementată cu algoritmul Non-Restoring Division, care alternează între scădere și adunare bazate pe semnul restului intermediar. În faza de inițializare, semnele operandului și divizorului sunt memorate pentru corectarea semnului rezultatului, iar ambii operanzi sunt convertiți la valori pozitive dacă este necesar. Fiecare pas de calcul face shiftare la stânga a registrelor {A, Q}, urmată de ajustarea cu registrul M, setând bitul de cotă în funcție de semnul noului rest. După 8 cicluri, se aplică corecția semnului și semnalul done marchează finalizarea operației. Modulul gestionează explicit cazul divizorului zero, returnând zero și semnalând terminarea instantanee în acest scenariu.

```
timescale 1ns/1ps
                                                                                  case (state)
                                                                                      IDLE: begin
module alu_div (
                                                                                         done <= 1'b0;
   input clk.
   input reset.
                                                                                      INIT: begin
   input start,
   input signed [7:0] a,
                                                                                          a_sign <= a[7];
                                                                                          b_sign <= b[7];
   input signed [7:0] b,
    output reg signed [15:0] quotient,
                                                                                          Q <= a[7] ? -a : a;
   output reg done
                                                                                         M \leftarrow b[7] ? -b : b;
);
                                                                                         A <= 16'd0:
                                                                                          count <= 4'd0:
   localparam IDLE = 3'b000,
                                                                                          done <= 1'b0:
              INIT = 3'b001,
               CALC = 3'b010,
               DONE = 3'b011;
                                                                                      CALC: begin
                                                                                          // 1. Se shifteaza la stanga
   reg [2:0] state, next_state;
                                                                                          {next_A, next_Q} = {A[14:0], Q, 1'b0};
    reg [3:0] count;
                                                                                          // 2. Operatii bazate pe primul bit
   reg a sign, b sign;
                                                                                          if (next_A[15] == 1'b0) begin
   reg [15:0] A;
   reg [7:0] Q;
                                                                                              // Se scade M
   reg [7:0] M;
                                                                                              next_A = next_A - {8'd0, M};
                                                                                              next_Q[0] = 1'b1;
   reg [15:0] next_A;
                                                                                          end else begin
   reg [7:0] next_Q;
                                                                                              // Se aduna M
                                                                                              next_A = next_A + \{8'd0, M\};
    always @(posedge clk) begin
                                                                                             next_Q[0] = 1'b0;
        if (reset) begin
           state <= IDLE;
            done <= 1'b0:
                                                                                          // 3. Setarea produslui
            quotient <= 16'sd0:
        end else begin
                                                                                          Q <= next_Q;
           state <= next_state;</pre>
                                                                                          count <= count + 4'd1;</pre>
        end
    end
                                                                                      DONE: begin
    always @(*) begin
                                                                                         // Cazul in care impartitorul e 0
                                                                                          if (b == 0) begin
        case (state)
            IDLE: next_state = start ? INIT : IDLE;
                                                                                              quotient <= 16'sd0;
            INIT: next_state = (b == 0) ? DONE : CALC;
                                                                                          end else begin
            CALC: next_state = (count == 4'd8) ? DONE : CALC;
                                                                                              // Se corecteaza semnul
            DONE: next state = IDLE;
                                                                                              if (a_sign ^ b_sign)
            default: next_state = IDLE;
                                                                                                  quotient <= -\{8'd0, Q\};
                                                                                              else
        endcase
    end
                                                                                                  quotient \leftarrow {8'd0, Q};
    always @(posedge clk) begin
                                                                                          done <= 1'b1;
        if (reset) begin
           count <= 4'd0;
            A <= 16'd0;
                                                                                      default: begin
            0 <= 8'd0;
            M <= 8'd0;
                                                                                          done <= 1'b0;
                                                                                      end
            a sign <= 1'b0;
            b_sign <= 1'b0;
                                                                                  endcase
            done <= 1'b0:
                                                                             end
            quotient <= 16'sd0;
        end else begi
                                                                      endmodule
```

2. Unitatea logică

2.1 Modulul AND

Acest modul realizează operația bit-wise AND între cei doi operanzi pe 8 biți, iar rezultatul este stocat pe 16 biți pentru consistență cu celelalte operații ALU. Mașina de stări determină exact ciclul de ceas în care datele sunt încărcate și momentul în care operația este executată, astfel încât semnalul done reflectă finalizarea strictă a procesării. Latența este de un singur ciclu de ceas după starea INIT, oferind un timp de răspuns predictibil.

```
`timescale 1ns/1ps
                                                         endcase
// ALU AND
                                                     end
module alu_and (
                                                     always @(posedge clk) begin
    input clk,
                                                         if (reset) begin
    input reset,
    input start,
                                                             A <= 0;
                                                             B <= 0;
    input [7:0] a, b,
                                                             res <= 0;
    output reg [15:0] res,
    output reg done
                                                             done \leftarrow 0;
                                                         end else begin
);
                                                             case (state)
    localparam IDLE = 3'b000,
                                                                 IDLE: begin
               INIT = 3'b001,
                                                                      done <= 0;
               CALC = 3'b010,
                                                                  end
               DONE = 3'b011;
                                                                  INIT: begin
    reg [2:0] state, next_state;
                                                                     A \leftarrow a;
                                                                      B <= b;
    // Operanzi interni
                                                                      done <= 0;
    reg [7:0] A, B;
                                                                  end
    always @(posedge clk) begin
                                                                  CALC: begin
        if (reset) begin
                                                                      res <= A & B;
                                                                      done <= 1;</pre>
            state <= IDLE;</pre>
            done <= 0;
                                                                  end
            res <= 0;
        end else begin
                                                                  DONE: begin
            state <= next_state;</pre>
                                                                      done <= 0;
        end
    end
                                                                  default: begin
    always @(*) begin
                                                                      done <= 0;
        case (state)
                                                                  end
            IDLE: next_state = start ? INIT
                                                             endcase
: IDLE;
                                                         end
            INIT: next_state = CALC;
                                                     end
            CALC: next_state = DONE;
                                                 endmodule
            DONE: next state = IDLE;
             default: next_state = IDLE;
```

2.2 Modulul OR

Similar modulului AND, operatorul OR este implementat printr-o operație combinațională A | B care se activează în starea CALC. FSM-ul intern asigură două cicluri de propagare (INIT și CALC) înainte de semnalizarea done, garantând separarea clară a fazelor de încărcare și calcul. Rezultatul este extins pe 16 biți (păstrându-se semnul), ceea ce permite compatibilitate directă cu circuitul de multiplexare la nivel de top-unit.

```
`timescale 1ns/1ps
                                                     endcase
// ALU OR
                                                 end
module alu_or (
    input clk,
                                                 always @(posedge clk) begin
    input reset,
                                                     if (reset) begin
    input start,
                                                          A <= 0;
    input [7:0] a, b,
                                                          B <= 0;
    output reg [15:0] res,
                                                          res <= 0;
    output reg done
                                                          done \leftarrow 0;
                                                     end else begin
);
                                                          case (state)
    localparam IDLE = 3'b000,
                                                              IDLE: begin
                INIT = 3'b001,
                                                                  done \leftarrow 0;
                CALC = 3'b010,
                                                              end
                DONE = 3'b011;
                                                              INIT: begin
    reg [2:0] state, next_state;
                                                                  A <= a;
                                                                  B \le b;
    reg [7:0] A, B;
                                                                  done <= 0;
                                                              end
    always @(posedge clk) begin
        if (reset) begin
                                                              CALC: begin
             state <= IDLE;</pre>
                                                                  res <= A | B;
             done \leftarrow 0;
                                                                  done \leftarrow 1;
             res <= 0;
                                                              end
        end else begin
             state <= next_state;</pre>
                                                              DONE: begin
                                                                  done <= 0;
        end
    end
                                                              end
    always @(*) begin
                                                              default: begin
        case (state)
                                                                  done <= 0;
             IDLE: next_state = start ?
                                                              end
INIT : IDLE;
                                                          endcase
             INIT: next state = CALC;
                                                     end
             CALC: next_state = DONE;
                                                 end
                                             endmodule
             DONE: next_state = IDLE;
             default: next_state = IDLE;
```

2.3 Modulul XOR

Modulul XOR efectuează operația A ^ B într-un singur ciclu combinatorial după pregătirea operandilor, utilizând aceeași structură de FSM cu stările IDLE, INIT, CALC și DONE. Rezultatul bitwise este pe 16 biți pentru uniformitate cu celelalte operații, iar semnalul done este generat imediat după atribuirea rezultatului. Datorită naturii simple a XOR-ului, latența calculului este minimă, dar semnalizarea secvențială asigură sincronizarea corectă în rețeaua ALU.

```
`timescale 1ns/1ps
                                                      endcase
// ALU XOR
                                                 end
module alu_xor (
                                                 always @(posedge clk) begin
    input clk,
                                                     if (reset) begin
    input reset,
    input start,
                                                          A <= 0;
    input [7:0] a, b,
                                                          B <= 0;
    output reg [15:0] res,
                                                          res <= 0;
    output reg done
                                                          done <= ∅;
                                                     end else begin
);
                                                          case (state)
    localparam IDLE = 3'b000,
                                                              IDLE: begin
                INIT = 3'b001,
                                                                   done \leftarrow 0;
                CALC = 3'b010,
                                                              end
                DONE = 3'b011;
                                                              INIT: begin
    reg [2:0] state, next_state;
                                                                   A <= a;
                                                                   B \leftarrow b;
                                                                   done <= 0;
    reg [7:0] A, B;
                                                              end
    always @(posedge clk) begin
         if (reset) begin
                                                              CALC: begin
                                                                   res <= A ^ B;
             state <= IDLE;</pre>
             done <= 0;
                                                                   done <= 1;</pre>
             res <= 0;
                                                              end
         end else begin
                                                              DONE: begin
             state <= next state;</pre>
         end
                                                                   done \leftarrow 0;
    end
                                                              end
    always @(*) begin
                                                              default: begin
                                                                   done \leftarrow 0;
        case (state)
             IDLE: next_state = start ?
                                                              end
INIT : IDLE;
                                                          endcase
             INIT: next_state = CALC;
                                                     end
             CALC: next state = DONE;
                                                 end
             DONE: next state = IDLE;
                                             endmodule
             default: next_state = IDLE;
```

3. Elemente de control

3.1 Unitatea de Control

Unitatea de control este un FSM cu patru stări (IDLE, LOAD, EXECUTE, STORE) care orchestrează toate operațiile ALU: încărcarea registrelor de intrare, pornirea operației selectate, așteptarea semnalului op_done și stocarea rezultatului. Opcode-ul este capturat în IDLE doar la semnalul start, apoi este folosit în EXECUTE pentru a activa numai semnalul de start al modulului corespunzător. Multiplexarea semnalelor de done printr-un vector intern permite detectarea unică a finalizării oricărei operații și tranziția sigură către STORE. Această structură centralizată favorizează adăugarea rapidă de noi operații.

```
`timescale 1ns/1ps
                                                                       default: next state = IDLE;
                                                                  endcase
module alu_control (
                                                              end
    input wire clk,
input wire reset,
input wire stant
                                                              always @(*) begin
                                                                 load_a = 1'b0;
    input wire [2:0] opcode,
                                                                  load_b = 1'b0;
load_out = 1'b0;
    input wire
                      op_done,
                                                                  start_add = 1'b0;
    output reg
                  uone,
load_a,
load_b,
load_out,
                        done,
                                                                  start_sub = 1'b0;
    output reg
    output reg
                                                                  start mul = 1'b0;
    output reg
                                                                  start div = 1'b0;
                                                                  start_and = 1'b0;
    output reg start_add,
output reg start_sub,
output reg start_mul,
output reg start_div,
output reg start_and,
output reg start_or,
output reg start_xor,
                                                                  start_or = 1'b0;
                                                                  start_xor = 1'b0;
                                                                  sel op = opcode latched;
                                                                  case (current state)
                                                                       IDLE: begin
    output reg [2:0] sel_op
                                                                       end
);
                                                                       LOAD: begin
    localparam IDLE = 2'b00,
                                                                           // Semnalul de Load
               LOAD = 2'b01,
                                                                           load_a = 1'b1;
                EXECUTE = 2'b10,
                                                                           load b = 1'b1;
                STORE = 2'b11;
                                                                       end
    reg [1:0] current_state, next_state;
                                                                       EXECUTE: begin
    reg [2:0] opcode_latched;
                                                                          // 2. Inceperea operatiei pe
                                                         datele incarcate in registrii de input
    always @(posedge clk or posedge reset) begin
                                                                          case (opcode_latched)
                                                                                3'b000: start_add = 1'b1;
         if (reset) begin
             current_state <= IDLE;</pre>
                                                                               3'b001: start_sub = 1'b1;
                             <= 1'b0;
                                                                               3'b010: start mul = 1'b1;
             opcode_latched <= 3'b000;</pre>
                                                                               3'b011: start_div = 1'b1;
         end else begin
                                                                               3'b100: start_and = 1'b1;
             current_state <= next_state;</pre>
                                                                              3'b101: start_or = 1'b1;
                         <= (current_state ==
                                                                              3'b110: start_xor = 1'b1;
```

```
STORE);
                                                                    default:;
           if (current_state == IDLE && start)
                                                                 endcase
               opcode_latched <= opcode;</pre>
                                                             end
      end
                                                             STORE: begin
   end
                                                                load_out = 1'b1;
   always @(*) begin
                                                             end
       case (current_state)
                                                         endcase
           IDLE: next_state = start ? LOAD
: IDLE;
           LOAD: next_state = EXECUTE;
                                                 endmodule
           EXECUTE: next_state = op_done ?
STORE : EXECUTE;
           STORE: next_state = IDLE;
```

3.2 ALU Top Unit

Top Unit-ul interconectează controlerul, registrele de intrare reg_a și reg_b, toate modulele aritmetice și logice, plus multiplexoarele de selecție a rezultatului și semnalului done. Input-urile de tip clk, reset și start propagă sincronizarea și semnalele de inițiere în toată structura, în timp ce un mux8to1 pe 16 biți selectează rezultatul final pe baza codului de operație. Designul modular și parametrizat permite extinderea la operații pe 16 sau 32 biți și integrarea directă într-un pipeline CPU. Semnalul global done este generat din starea STORE a control unit-ului, garantând coerența semnalelor de terminare a operației.

```
`timescale 1ns/1ps
                                                      .load a(load a),
                                                      .load b(load b),
module alu_top (
                                                      .load out(load out),
   input clk,
                                                      .start add(start add),
   input reset,
                                                      .start_sub(start_sub),
    input start,
                                                      .start_mul(start_mul),
    input [2:0] op,
                                                      .start_div(start_div),
    input signed [7:0] in_a,
                                                      .start_and(start_and),
    input signed [7:0] in_b,
                                                      .start_or(start_or),
    output signed [15:0] result,
                                                      .start xor(start xor),
    output done
                                                      .sel_op(sel_op)
);
                                                  );
    wire load_a, load_b, load_out;
                                                  // Registri de input
    wire start_mul, start_div, start_add,
                                                  regn #(8) reg_a (.clk(clk),
start_sub, start_and, start_or, start_xor;
                                              .en(load_a), .d(in_a), .q(a_reg_out));
   wire add_done, sub_done, and_done,
                                                  regn #(8) reg_b (.clk(clk),
or_done, xor_done, mul_done, div_done;
                                              .en(load_b), .d(in_b), .q(b_reg_out));
    wire [2:0] sel_op;
                                                  // Instantierea modulelor aritmetice
                                                  alu add add unit (.clk(clk),
    wire [7:0] a_reg_out, b_reg_out;
   wire [15:0] alu_result_add,
                                              .reset(reset), .a(a_reg_out),
alu_result_sub, alu_result_and,
                                              .b(b_reg_out), .start(start_add),
alu_result_or, alu_result_xor;
                                              .sum(alu_result_add), .done(add_done));
    wire [15:0] alu_result_mul,
alu result div;
                                                  alu_sub sub_unit (.clk(clk),
                                              .reset(reset), .a(a_reg_out),
    // Selectarea semnalului done
                                              .b(b_reg_out), .start(start_sub),
    wire [7:0] done signals;
                                              .diff(alu result sub), .done(sub done));
    assign done_signals[0] = add_done;
    assign done_signals[1] = sub_done;
                                                  alu_and and_unit (.clk(clk),
    assign done_signals[2] = mul_done;
                                              .reset(reset), .a(a reg out),
    assign done_signals[3] = div_done;
                                              .b(b_reg_out), .start(start_and),
    assign done_signals[4] = and_done;
                                              .res(alu_result_and), .done(and_done));
    assign done_signals[5] = or_done;
    assign done_signals[6] = xor_done;
                                                  alu_or or_unit (.clk(clk),
    assign done_signals[7] = 1'b0;
                                              .reset(reset), .a(a_reg_out),
                                              .b(b reg out), .start(start or),
    mux8to1 op done mux (
                                              .res(alu result or), .done(or done));
        .in(done_signals),
```

```
alu_xor xor_unit (.clk(clk),
    .sel(op),
    .y(op_done)
                                          .reset(reset), .a(a_reg_out),
);
                                          .b(b_reg_out), .start(start_xor),
                                          .res(alu_result_xor), .done(xor_done));
// Instantierea control unit-ului
alu_control ctrl (
                                              alu_mul mul_unit (.clk(clk),
                                          .reset(reset), .start(start_mul),
    .clk(clk),
    .reset(reset),
                                          .a(a_reg_out), .b(b_reg_out),
    .start(start),
                                          .product(alu_result_mul), .done(mul_done));
    .opcode(op),
                                              alu div div unit (.clk(clk),
    .op done(op done),
                                          .reset(reset), .start(start_div),
    .done(done),
                                          .a(a_reg_out), .b(b_reg_out),
                                          .quotient(alu_result_div),
                                          .done(div_done));
                                              // Mux 8 to 1 16 bit
                                              wire [15:0] result_mux;
                                              mux8to1_16bit result_mux_inst (
                                                   .in0(alu result add),
                                                   .in1(alu_result_sub),
                                                   .in2(alu_result_mul),
                                                  .in3(alu_result_div),
                                                  .in4(alu_result_and),
                                                   .in5(alu_result_or),
                                                   .in6(alu_result_xor),
                                                  .in7(16'h0000),
                                                  .sel(sel_op),
                                                  .y(result_mux)
                                              );
                                              // Registru de iesire
                                              regn #(16) reg_out (.clk(clk),
                                          .en(load_out), .d(result_mux), .q(result));
                                          endmodule
```

4. Testing

4.1 Testbench-ul

Testbench-ul tb_alu_top verifică funcționarea completă a ALU Top Unit, incluzând cazuri de overflow, semne mixte, zero, diviziune la zero și operații pe biți. Utilizează un clock de 10 ns per perioadă și un task test_operation care aplică perechi de operanzi, așteaptă semnalul done și afișează rezultatele cu \$display. Fișierele VCD generate permit vizualizarea formelor de undă în GTKWave pentru depanare detaliată.

```
`timescale 1ns / 1ps
                                                      test_operation(3'b010, -10, 10,
                                              "MUL - +");
module tb_alu_top();
                                                      test operation(3'b010, -10, -10,
                                              "MUL - -");
    reg clk = 0;
                                                      test operation(3'b010, 1, 127, "MUL
                                              1 Max");
    reg rst = 1;
    reg start = 0;
                                                      test_operation(3'b010, -1, 127,
    reg [2:0] alu_op = 3'b000;
                                              "MUL -1 Max");
    reg [7:0] operand_a = 8'h00;
                                                      test_operation(3'b010, 1, -128,
    reg [7:0] operand_b = 8'h00;
                                              "MUL 1 Min");
                                                      test_operation(3'b010, -1, -128,
    wire done;
                                              "MUL -1 Min");
    wire [15:0] result;
    alu_top DUT (
                                                      test_operation(3'b011, 127, 1, "DIV
                                              Max");
        .clk(clk),
        .reset(rst),
                                                      test operation(3'b011, 0, 1, "DIV
                                              ZeroNum");
        .start(start),
                                                      test_operation(3'b011, 100, -10,
        .op(alu_op),
        .in_a(operand_a),
                                              "DIV + -");
        .in_b(operand_b),
                                                      test_operation(3'b011, -100, 10,
                                              "DIV - +");
        .done(done),
        .result(result)
                                                      test operation(3'b011, -100, -10,
                                              "DIV - -");
    );
                                                      test_operation(3'b011, 10, 0, "DIV
    always #5 clk = ~clk;
                                              Div0");
                                                      test_operation(3'b011, 0, 0, "DIV
                                              0/0");
    task display_state(input [127:0]
opname);
        $display("T=%8t | %-14s | A=%5d,
                                                      // AND, OR, XOR cu diverse
B=%5d => Result=%7d | Done=%b",
                                              combinatii de biti
           $time, opname,
                                                     test_operation(3'b100, 8'b11110000,
$signed(operand_a), $signed(operand_b),
                                              8'b10101010, "AND 1");
$signed(result), done);
                                                      test_operation(3'b100, 8'b00001111,
    endtask
                                              8'b11110000, "AND 2");
                                                      test operation(3'b100, 8'b11111111,
                                              8'b00000000, "AND 3");
                                                     test_operation(3'b100, 8'b10101010,
    initial begin
        $dumpfile("tb_alu_top.vcd");
                                              8'b01010101, "AND 4");
```


```
$dumpvars(0, tb_alu_top);
    end
                                                       test operation(3'b101, 8'b11110000,
                                               8'b10101010, "OR 1");
                                                      test_operation(3'b101, 8'b00001111,
    initial begin
        $display("==== STARTING ALU
                                               8'b11110000, "OR 2");
TESTBENCH ====");
                                                      test_operation(3'b101, 8'b11111111,
                                               8'b00000000, "OR 3");
        #20 \text{ rst} = 0;
                                                      test_operation(3'b101, 8'b10101010,
        #20;
                                               8'b01010101, "OR 4");
        // Adunare
                                                       test operation(3'b110, 8'b11110000,
        test operation(3'b000, 127, 1, "ADD
                                              8'b10101010, "XOR 1");
Overflow+");
                                                       test_operation(3'b110, 8'b00001111,
                                               8'b11110000, "XOR 2");
        test_operation(3'b000, -128, -1,
                                                      test_operation(3'b110, 8'b11111111,
"ADD Overflow-");
        test_operation(3'b000, 0, 0, "ADD
                                               8'b00000000, "XOR 3");
Zero");
                                                       test_operation(3'b110, 8'b10101010,
        test_operation(3'b000, -50, -50,
                                               8'b01010101, "XOR 4");
"ADD - -");
                                                      $display("==== ALU TESTBENCH
        // Scadere
                                               COMPLETE ====");
        test_operation(3'b001, 127, 127,
                                                       $stop;
"SUB Max");
                                                  end
        test operation(3'b001, 0, 0, "SUB
Zero");
                                                  task test_operation(input [2:0] op,
        test_operation(3'b001, 50, -25,
                                               input signed [7:0] a, input signed [7:0] b,
"SUB + -");
                                               input [127:0] opname);
        test_operation(3'b001, -50, 25,
                                                      begin
"SUB - +");
                                                           // Sincronizare cu clock-ul
        test operation(3'b001, -50, -50,
                                                           @(negedge clk);
"SUB - -");
                                                           alu op = op;
                                                           operand_a = a;
        // Inmultire
                                                           operand_b = b;
        test_operation(3'b010, 127, 2, "MUL
                                                           start = 1;
Overflow+");
        test_operation(3'b010, 0, 0, "MUL
                                                           // Scoate start dupa un ciclu
                                               de clock
Zero");
        test_operation(3'b010, 10, -10,
                                                           @(negedge clk);
"MUL + -");
                                                           start = 0;
                                                           // Asteapta semnalul de done
                                                           @(posedge done);
                                                           // Asteapta un ciclu adaugator
                                              de clock
                                                           @(negedge clk);
                                                           display state(opname);
                                                           // Cativa cicli de clock intre
                                              fiecare operatie
                                                           #20;
                                                       end
                                                  endtask
                                               endmodule
```

5. Vizualizarea funcționalității


Funcționalitatea completă a ALU-ului a fost verificată printr-un testbench structural (tb_alu_top.v) care simulează secvențial toate operațiile suportate, inclusiv adunare, scădere, multiplicare, împărțire, AND, OR și XOR. Fiecare operație este testată prin apeluri repetitive ale unui task dedicat, care aplică perechi de operanzi și monitorizează semnalul done pentru a asigura sincronizarea corectă a execuției.

Pentru vizualizarea comportamentului intern, s-au generat fișiere de tip VCD (.vcd) care au fost analizate cu ajutorul instrumentului GTKWave. În cadrul acestei vizualizări au fost urmărite tranzițiile semnalului de ceas clk, sincronizarea dintre semnalele start și done, evoluția registrelor de intrare a, b, precum și a registrului opcode și a semnalului de ieșire res. De asemenea, au fost observate cu atenție stările mașinii de stări finite (alu_control), inclusiv tranziția corectă între stările IDLE, LOAD, EXECUTE și STORE. Vizualizarea a confirmat activarea corectă a fiecărui modul operațional individual (cum ar fi alu_add, alu_mul sau alu_div) în funcție de codul de operație setat.

Exemplu operații adunare:



Exemplu înmulțiri:



```
# Top level modules:
                    tb_alu_top
# vsim tb_alu_top
# Loading work tb_alu_top
# Loading work alu_top
 # Loading work.mux8to1
 # Loading work.mux2to1
# Loading work.alu_control
# Loading work.regn
# Loading work.alu_add
 # Loading work.alu_sub
 # Loading work.alu_and
 # Loading work.alu_or
 # Loading work.alu_xor
# Loading work.alu_mul
# Loading work.alu_div
# Loading work.mux8to1_16bit
 # ==== STARTING ALU TESTBENCH ====
# T= 110000 | ADD Overflow+ | A= 127, B= 
# T= 200000 | ADD Overflow- | A= -128, B=
                                                                                                                                                             128 | Done=1
-129 | Done=1
                                                                                                                    1 => Result=
-1 => Result=
# T=
# T=
# T=
               290000 | ADD Zero
380000 | ADD - -
                                                                                                                  0 => Result=
                                                                                           0, B=
                                                                                                                                                              0 | Done=1
                                                                             | A=
              380000 | ADD - -
                                                                                           -50, B=
                                                                                                                  -50 => Result=
                                                                                                                                                              -100 | Done=1
                                                                             | A=
                                                                             | A= 127, B= 
| A= 0, B=
                                                                                                                                                              0 | Done=1
0 | Done=1
 #
                470000 | SUB Max
                                                                                                                   127 => Result=
# T=
# T=
# T=
                                                                                                                   0 => Result=
               560000 | SUB Zero
                                                                                                                 -45 => Result=
25 => Result=
-50 => Result=
2 => Result=
0 => Recult
                650000 | SUB + -
                                                                             A=
                                                                                          50, B=
                                                                                                                                                                 75 | Done=1
              740000 | SUB - + | A= -50, B= 830000 | SUB - - | A= -50, B= 990000 | MUL Overflow+ | A= 127, B=
                                                                                                                                                               -75 | Done=1
0 | Done=1
 #
     T=
                                                                                                                                                            254 | Done=1
0 | Done=1
# T= 1150000 | MUL 2010 | # T= 1310000 | MUL + - | A= # T= 1470000 | MUL - + | A= # T= 1630000 | MUL - - | A= # T= 1790000 | MUL 1 Max | A= # T= 1950000 | MUL -1 Max | A= # T= 2110000 | MUL 1 Min | A= # T= 2270000 | MUL -1 Min | A= # T= 2270000 | MUL -1 Min | A= # T= 2270000 | MUL -1 Min | A= # T= 2270000 | MUL -1 Min | A= # T= 2270000 | MUL -1 Min | A= # T= 2270000 | MUL -1 Min | A= T= 227
     T= 1150000 | MUL Zero
                                                                                                                       0 => Result=
                                                                                           0, B=
                                                                             | A=
                                                                             | A= 10, B=
| A= -10, B=
| A= -10, B=
                                                                                                                 -10 => Result=
10 => Result=
                                                                                                                                                            -100 | Done=1
-100 | Done=1
                                                                                                                 -10 => Result=
                                                                                                                                                            100 | Done=1
                                                                            | A= 1, B= 127 => Result=
| A= -1, B= 127 => Result=
| A= 1, B= -128 => Result=
| A= -1, B= -128 => Result=
| A= 127 B= 1 => Result=
                                                                                                                                                             127 | Done=1
                                                                                                                                                            -127 | Done=1
-128 | Done=1
# T= 2270000 | MUL ~1 .....
# T= 2450000 | DIV Max
# T= 2570000 | DIV ZeroNum
                                                                                                                                                            128 | Done=1
                                                                            | A= 127, B= 
| A= 0, B= 
| A= 100, B=
                                                                                                                       1 => Result=
                                                                                                                                                               127 | Done=1
                                                                                                                 1 => Result=
-10 => Result=
                                                                           | A=
                                                                                                                                                            127 | Done=1
0 | Done=1
     T= 2690000 | DIV + -
                                                                             A= -100, B=
 # T= 2810000
                                 | DIV - +
                                                                                                                  10 => Result=
                                                                                                                                                                -10 | Done=1
                                                              | A= -100, B=
| A= -100, B=
| A= 10, B=
| A= 0, B=
| A= -16, B=
 # T= 2930000 | DIV - -
                                                                                                                  -10 => Result=
                                                                                                                                                               -10 | Done=1
                                                                                                                  0 => Result=
0 => Result=
 #
                                                                                                                                                              0 | Done=1
0 | Done=1
     T= 3050000 | DIV Div0
# T= 3140000 | DIV 0/0
# T= 3230000 | AND 1
     T= 3140000 | DIV 0/0
                                                                                                                  -86 => Result=
                                                                                                                                                                160 | Done=1
                                                                                                                                                           0 | Done=1
0 | Done=1
0 | Done=1
# T= 3320000 | AND 2
# T= 3410000 | AND 3
                                                                                                                  -16 => Result=
0 => Result=
                                                                        A= 15, B= 15, B= 1, B=
                                                                                                                                                         0 | Done=1
250 | Done=1
255 | Done=1
 # T= 3500000 | AND 4
# T= 3590000 | OR 1
                                                                        A= -86, B=
                                                                                                                  85 => Result=
                                                                     | A= -86, B=
| A= -16, B=
                                                                                                                  -86 => Result=
                                                                                           15, B=
-1, B=
     T= 3680000 | OR 2
T= 3770000 | OR 3
                                                                        | A=
                                                                                                                  -16 => Result=
0 => Result=
                                                                                                                                                                255 | Done=1
255 | Done=1
 #
                                                                             | A=
                                                                                                                                                                255 | Done=1
     T= 3860000 | OR 4
                                                                                          -86, B=
                                                                                                                     85 => Result=
                                                                             | A=
# T= 3950000 | XOR 1
# T= 4040000 | XOR 2
# T= 4130000 | XOR 3
                                                                                           -16, B=
                                                                                                                  -86 => Result=
                                                                                                                                                                 90 | Done=1
                                                                             | A=
                                                                                           15, B=
-1, B=
                                                                                                                                                                          | Done=1
                                                                             | A=
                                                                                                                   -16 => Result=
                                                                                                                                                                 255
                                                                                                                       0 => Result=
                                                                                                                                                                255
                                                                                                                                                                          | Done=1
                                                                             | A=
 # T= 4220000 | XOR 4
                                                                                           -86, B=
                                                                                                                     85 => Result=
 # ==== ALU TESTBENCH COMPLETE ====
 # Break in Module tb_alu_top at ../testbenches/tb_alu_top.v line 95
```

6. Observații

Deși proiectul atinge în mare parte obiectivele propuse și funcționalitatea generală este corectă, există o serie de aspecte care ar putea fi îmbunătățite din punct de vedere al stilului de implementare și al rigurozității arhitecturale. Unul dintre punctele cele mai evidente este utilizarea frecventă a codului comportamental, în special în implementarea modulelor de tip FSM și în unitățile aritmetice complexe, cum ar fi multiplicatorul Booth sau divizorul non-restoring. Deși aceste blocuri respectă logica secvențială, folosirea expresiilor always @(posedge clk), a instrucțiunilor if, case, precum și a variabilelor temporare intermediare în loc de instanțieri structurale stricte (muxuri, registre, comparatoare) contravine cerințelor unui design complet structural. Această abordare reduce modularitatea și dificultatea de sintetizare pe un FPGA real, unde resursele logice trebuie să fie clar definite.

Un alt aspect discutabil este lipsa unei separări clare între logica de control și cea de date în unele module, ceea ce îngreunează depanarea și reutilizarea componentelor în contexte diferite. În plus, nu sunt implementate flaguri standard precum zero, negative, carry sau overflow, care ar fi esențiale într-un ALU complet funcțional, utilizabil într-un procesor real. De asemenea, structura de testare, deși funcțională, este construită tot în stil comportamental, folosind task-uri și semnale de control verificate cu așteptări explicite (wait(done)) în locul unui cadru mai formal de validare automatizată.

În concluzie, deși ALU e funcțional, stilul de implementare combină prea multă logică comportamentală cu cea structurală. Pentru o versiune îmbunătățită și scalabilă, am putea refactoriza complet codul în stil strict structural, să implementăm unele flaguri de stare și să separăm clar task-urile între unitatea de control și datapath.