Proiect realizat la laboratorul de CN de către Braniște Dragoș - 2 Tl 1.1 Ciumacenco Victor - 2 Tl 1.1

Cache Controller

Unitate de cache controller cu memorie simulată - documentație

Link-uri utile:

https://github.com/branisted/cache-controller

1. Cache Array

Modulul cache_array realizează funcționalitatea unui cache set-asociativ cu 4 way-uri, 128 de seturi și blocuri de 16 cuvinte (64 octeți) fiecare. El expune interfața către CPU prin semnalele read_enable, write_enable, adresele și datele de citire/scriere și semnalele de răspuns read_data și hit. De asemenea, oferă un mecanism de eviction (evacuare) care semnalează către controller detalii despre blocul ce urmează a fi scris în memoria principală atunci când este necesară eliberarea unui way. Parcursul normal de acces include căutarea etichetei (tag-ului) în toate way-urile setului indicat de adresa de intrare, cu actualizarea corectă a indicatorilor de validitate, dirty și a contorilor LRU. În cazul unui miss, se selectează fie un way invalid disponibil, fie way-ul care a fost folosit cel mai puțin recent, se semnalează informațiile de evacuare către nivelul superior și se așteaptă încărcarea sau alocarea blocului. Task-urile update_lru_on_access și update_lru_on_alloc se ocupă de actualizarea contorilor LRU la fiecare acces sau la fiecare alocare de bloc nou, menținând invarianta că 2 ' b00 marchează cel mai recent element accesat, iar 2 ' b11 marchează cel mai puțin recent.

Interfața modulului este împărțită pe trei căi principale:

- Calea de citire: la activarea semnalului read_enable, se compară tag-ul de intrare cu fiecare etichetă stocată în ways. Dacă se găsește o potrivire (hit), modulul livrează cuvântul cerut (read_data) și actualizează LRU. Dacă nu se găsește potrivirea (miss), se determină un way invalid sau cel mai demult folosit pentru a fi evacuat; se completează semnalele evict_* cu informațiile aferente way-ului și se așteaptă intrarea de date din memoria principală (semnalată de la nivelul controller-ului).
- Calea de scriere: funcționează similar cu calea de citire, însă, la un hit, datele noi sunt scrise direct în array-ul de date și flag-ul dirty al way-ului respectiv este setat. La miss, se procedează în același mod ca la citire, cu diferența că are loc write-allocate: se semnalează evacuarea dacă este necesar, apoi se așteaptă încărcarea blocului nou, iar la final se efectuează scrierea și se marchează dirty.
- Calea de alocare (alloc_enable): atunci când controller-ul dorește să încarce un bloc nou (după un miss), activează alloc_enable împreună cu adresa blocului (alloc_addr) și datele (alloc_data_block). Modulul va căuta, în setul indicat de alloc_addr, un way invalid pentru a-l folosi; dacă nu există, selectează way-ul cu contorul LRU maxim (cel mai vechi). Înregistrează eticheta și datele blocului venit de la memorie, setează bitul valid, resetează bitul dirty și actualizează contorii LRU corespunzător.

Toate registrele interne (etichete, valid, dirty, date, contori LRU) sunt resetate la nivelul de semnal rst într-o buclă care parcurge fiecare set și fiecare way, inițializându-le la 0. Flancul pozitiv al semnalului de ceas asigură actualizarea sincrona a stării interne și generarea

semnalelor de ieşire în fiecare ciclu. În practică, această arhitectură asigură un cache write-back cu write-allocate și politică LRU pe 4 way-uri, capabil să semnaleze către nivelul superior când este necesar un write-back al blocului vechi înainte de încărcarea unuia nou.

```
`timescale 1ns/1ps
module cache_array (
   input wire clk,
   input wire
                      rst,
    // semnale acces CPU
   input wire read_enable,
input wire write_enable,
    input wire [31:0] addr,
   input wire [31:0] write_data,
   output reg [31:0] read_data,
   output reg
                      hit,
   // semnale pentru eviction
   output reg evict_dirty,
   output reg [18:0] evict_tag,
   output reg [6:0] evict_set,
   output reg [1:0] evict_way,
    output reg [511:0] evict_data_block,
    // semnale alocare bloc nou
   input wire alloc enable,
   input wire [31:0] alloc_addr,
   input wire [511:0] alloc_data_block
);
    // parametri cache
    localparam NUM_SETS = 128;
   localparam NUM_WAYS
                              = 4;
    // 64 bytes / 4 bytes
    localparam WORDS_PER_BLOCK = 16;
    localparam TAG_WIDTH = 19;
                               = 7;
   localparam INDEX_WIDTH
   // 16 words - 4 bits
   localparam WORD_OFFSET_WIDTH= 4;
   // Address decomposition
   wire [TAG_WIDTH-1:0] tag_in;
wire [INDEX_WIDTH-1:0] set_ind
                             set_index;
   wire [WORD_OFFSET_WIDTH-1:0] word_offset;
    // Top 19 bits
    assign tag_in
                   = addr[31:13];
   // urmatorii 7 bits
   assign set_index = addr[12:6];
    // urmatorii 4 bits
   assign word_offset= addr[5:2];
    // array de storage
                               tag_array [0:NUM_SETS-1][0:NUM_WAYS-1];
valid_array [0:NUM_SETS-1][0:NUM_WAYS-1];
   reg [TAG_WIDTH-1:0]
    reg
                               dirty_array
data_array
                                               [0:NUM_SETS-1][0:NUM_WAYS-1];
    reg
    reg [31:0]
                                                [0:NUM_SETS-1][0:NUM_WAYS-1][0:WORDS_PER_BLOCK-1];
```

```
reg [1:0]
                               lru_counter
                                                [0:NUM_SETS-1][0:NUM_WAYS-1]; // 2-bit: 0 = MRU, 3 =
LRU
   integer
                                i, j, k;
   // variabile pentru calea de citire
   reg [1:0]
                                hit_way;
   reg
                                found;
   reg [1:0]
                                vi_way;
   reg
                                found_invalid;
   // variabile pentru calea de scriere
                                hit_way_w;
   reg [1:0]
   reg
                                found_w;
   reg [1:0]
                                vi_way_w;
   reg
                                found_invalid_w;
   // variabile pentru calea de alocare
   reg [TAG_WIDTH-1:0]
                            a_tag;
   reg [INDEX_WIDTH-1:0]
                                a_set;
   reg [1:0]
                                way_to_alloc;
   reg
                                found_invalid_a;
   integer
   // LRU helper task
   task update lru on access;
       input [INDEX_WIDTH-1:0] idx;
        input [1:0]
                              accessed_way;
       integer
                              w2;
       begin
            for (w2 = 0; w2 < NUM_WAYS; w2 = w2 + 1) begin
                if (valid_array[idx][w2]) begin
                    if (lru_counter[idx][w2] < lru_counter[idx][accessed_way]) begin</pre>
                        lru_counter[idx][w2] = lru_counter[idx][w2] + 1;
                    end
                end
            lru_counter[idx][accessed_way] = 2'b00; // marcat ca accesat recent
   endtask
    // LRU helper update task
    task update_lru_on_alloc;
        input [INDEX_WIDTH-1:0] idx;
        input [1:0]
                               allocated way;
       integer
                               w2;
       begin
            for (w2 = 0; w2 < NUM_WAYS; w2 = w2 + 1) begin
                if (valid_array[idx][w2]) begin
                    lru_counter[idx][w2] = lru_counter[idx][w2] + 1;
            lru_counter[idx][allocated_way] = 2'b00;
       end
   endtask
    // logica secventiala FSM
   always @(posedge clk) begin
       if (rst) begin
            for (i = 0; i < NUM\_SETS; i = i + 1) begin
                for (j = 0; j < NUM_WAYS; j = j + 1) begin
                    valid_array[i][j]
                                          <= 1'b0;
                    dirty_array[i][j]
                                          <= 1'b0;
```

```
<= {TAG_WIDTH{1'b0}};
<= 2'b11; // incepe ca cel mai recent
            tag_array[i][j]
            lru_counter[i][j]
            for (k = 0; k < WORDS_PER_BLOCK; k = k + 1) begin
                data_array[i][j][k] <= 32'b0;</pre>
            end
        end
    end
    hit
                      <= 1'b0;
    read_data
                      <= 32'b0;
    evict_dirty
                      <= 1'b0;
                      <= {TAG_WIDTH{1'b0}};
    evict_tag
                      <= {INDEX_WIDTH{1'b0}};
    evict_set
                     <= 2'b00;
    evict way
    evict_data_block <= {WORDS_PER_BLOCK*32{1'b0}};</pre>
end else begin
    // default
    hit <= 1'b0;
    // calea de citire
    if (read_enable) begin
        // cauta hit
        found = 1'b0;
        hit_way = 2'b00;
        for (j = 0; j < NUM_WAYS; j = j + 1) begin
            if (valid_array[set_index][j] && (tag_array[set_index][j] == tag_in)) begin
                found = 1'b1;
                hit_way = j[1:0];
            end
        end
        if (found) begin
                 <= 1'b1;
            hit
            read_data <= data_array[set_index][hit_way][word_offset];</pre>
            update_lru_on_access(set_index, hit_way);
        end else begin
            // miss
            found_invalid = 1'b0;
            vi_way = 2'b00;
            for (j = 0; j < NUM_WAYS; j = j + 1) begin
                if (!valid_array[set_index][j]) begin
                    found_invalid = 1'b1;
                    vi_way
                               = j[1:0];
                end
            end
            if (!found invalid) begin
                for (j = 0; j < NUM_WAYS; j = j + 1) begin
                     if (lru_counter[set_index][j] == 2'b11) begin
                        vi_way = j[1:0];
                    end
                end
            end
            evict_set
                              <= set_index;
            evict_way
                              <= vi_way;
            evict_tag
                              <= tag_array[set_index][vi_way];</pre>
            evict_dirty
                              <= dirty_array[set_index][vi_way];</pre>
            for (k = 0; k < WORDS_PER_BLOCK; k = k + 1) begin
                evict_data_block[k*32 +: 32] <= data_array[set_index][vi_way][k];</pre>
            end
        end
    end
```

```
// calea de scriere
if (write_enable) begin
    // cauta hit
    found_w = 1'b0;
    hit_way_w = 2'b00;
    for (j = 0; j < NUM_WAYS; j = j + 1) begin
        if (valid_array[set_index][j] && (tag_array[set_index][j] == tag_in)) begin
            found_w = 1'b1;
            hit_way_w = j[1:0];
        end
    end
    if (found_w) begin
                                  <= 1'b1;
        data_array[set_index][hit_way_w][word_offset] <= write_data;</pre>
        dirty_array[set_index][hit_way_w]
        update_lru_on_access(set_index, hit_way_w);
    end else begin
        found_invalid_w = 1'b0;
        vi_way_w
                      = 2'b00;
        for (j = 0; j < NUM_WAYS; j = j + 1) begin
            if (!valid_array[set_index][j]) begin
                found_invalid_w = 1'b1;
                              = j[1:0];
                vi_way_w
            end
        end
        if (!found_invalid_w) begin
            for (j = 0; j < NUM_WAYS; j = j + 1) begin
                if (lru_counter[set_index][j] == 2'b11) begin
                    vi_way_w = j[1:0];
                end
            end
        end
        evict_set
                          <= set_index;
        evict_way
                          <= vi_way_w;
                          <= tag_array[set_index][vi_way_w];</pre>
        evict_tag
                         <= dirty_array[set_index][vi_way_w];</pre>
        evict_dirty
        for (k = 0; k < WORDS_PER_BLOCK; k = k + 1) begin
            evict_data_block[k*32 +: 32] <= data_array[set_index][vi_way_w][k];</pre>
        end
    end
end
// calea de alocare
if (alloc_enable) begin
    a_tag = alloc_addr[31:13];
    a_set = alloc_addr[12:6];
    found invalid a = 1'b0;
    way to alloc = 2'b00;
    for (w = 0; w < NUM_WAYS; w = w + 1) begin
        if (!valid_array[a_set][w]) begin
            found_invalid_a = 1'b1;
            way_to_alloc = w[1:0];
        end
    end
    if (!found_invalid_a) begin
        for (w = 0; w < NUM_WAYS; w = w + 1) begin
            if (lru_counter[a_set][w] == 2'b11) begin
                way_to_alloc = w[1:0];
            end
        end
```

endmodule

2. Cache Controller

Modulul cache_controller coordonează interacțiunea dintre CPU, cache-ul intern (instanța de cache_array) și memoria principală (interfață la nivel de bloc). El implementează o mașină cu stări finite (FSM) cu 13 stări distincte, care gestionează cererile de citire și scriere ale CPU, determină dacă acestea sunt hit-uri sau miss-uri în cache, execută tranzacții de bloc în/din memoria principală și se ocupă de write-back-ul blocurilor dirty.

Interfața externă către CPU cuprinde semnalele:

- cpu_read, cpu_write: indică solicitările de citire/scriere.
- cpu_addr, cpu_write_data: adresa și datele de scris furnizate de CPU.
- cpu_read_data, cpu_ready: datele returnate în cazul unui read şi semnalul că operația s-a finalizat, respectiv că CPU poate continua execuția.

Interfața către memoria principală la nivel de bloc folosește:

- mem_read, mem_write: semnale de inițiere a tranzacțiilor de bloc (fie citire fie scriere).
- mem_addr, mem_write_data: adresa blocului (aliniată pe limite de 64 octeți) și datele întregului bloc de 512 biți (64 octeți) care urmează să fie scrise.
- mem_read_data, mem_ready: datele citite în urma unei cereri mem_read şi semnalul de confirmare că memoria principală a finalizat operația.

Controller-ul menține registrul state pentru FSM și două registre suplimentare (req_addr, req_write_data) în care se stochează cererea curentă a CPU, precum și un flag is_write pentru a diferenția accesurile de citire de cele de scriere. De fiecare dată când CPU trimite o cerere (citire sau scriere), FSM-ul trece din starea STATE_IDLE în STATE_TAG_CHECK, unde activează semnalul de ca_read_enable sau ca_write_enable către cache_array și așteaptă răspunsul ca_hit. În funcție de rezultat și de tipul accesului (read/write), FSM-ul trece în stările:

- STATE_READ_HIT / STATE_WRITE_HIT: pe hit, se răspunde imediat către CPU (funcționează write-back semimulțimplicit pentru scrieri, adică blocul rămâne în cache cu bitul dirty setat).
- STATE_READ_MISS / STATE_WRITE_MISS: pe miss, se decide dacă trebuie executat un write-back pentru blocul evacuat (dacă ca_evict_dirty este 1) sau dacă se poate citi direct blocul din memorie. În caz de write-back, se setează

mem_write şi mem_addr/mem_write_data cu datele din cache_array şi FSM-ul trece în STATE_WRITEBACK. Dacă nu este nevoie de write-back, FSM-ul setează direct mem_read şi mem_addr şi trece în STATE_READ_ALLOC (pentru citiri) sau STATE_WRITE_ALLOC (pentru scrieri, write-allocate).

- STATE_WRITEBACK: pe confirmarea de la memorie (mem_ready), controller-ul
 declanșează o nouă citire a blocului dorit (prin mem_read) și trece în starea de
 alocare corespunzătoare, păstrând flagul is_write pentru a ști dacă după
 încărcarea blocului urmează scrierea în cache (write-allocate) sau doar citirea
 (read-allocate).
- STATE_READ_ALLOC / STATE_WRITE_ALLOC: se aşteaptă mem_ready pentru citirea blocului: odată ce datele blocului sunt disponibile (în mem_read_data), se activează semnalul ca_alloc_enable către cache_array cu ca_alloc_addr = {req_tag, req_set, 6'b0} şi ca_alloc_data_block = mem_read_data. FSM-ul se mută apoi în starea de așteptare STATE_READ_ALLOC_WAIT / STATE_WRITE_ALLOC_WAIT, pentru un ciclu adiţional, astfel încât cache_array să poată scrie intern blocul.
- STATE_READ_ALLOC2 / STATE_WRITE_ALLOC2: după alocare, pentru citire se reface accesul de citire în cache (setând ca_read_enable), iar pentru scriere se execută scrierea de date (ca_write_enable). În ambele cazuri, imediat după acest pas, se trece în STATE_READ_HIT sau STATE_WRITE_HIT, de unde se răspunde către CPU și se revine în STATE_IDLE.

Această abordare separă clar fiecare pas al fluxului de read/write în caz de hit sau miss, asigurându-se că:

- 1. Dacă un bloc trebuie scris înapoi în memorie, acest write-back are prioritate.
- 2. După write-back, blocul dorit este citit din memorie și încărcat în cache.
- 3. Pentru write-allocate, blocul nou este încărcat în cache, apoi scrierea setului de date cerut este efectuată pe cuvântul specific din bloc.
- 4. Pentru citire, după încărcarea blocului, datele cerute sunt citite imediat de la nivelul cache_array.

În plus, în timpul operațiunilor de write-back, semnalele mem_read și mem_write merg la zero în mod implicit, iar semnalul cpu_ready rămâne inactiv până când starea finală a accesului este atinsă, asigurând că CPU nu primește confirmarea înainte ca datele să fie efectiv lizibile sau modulul să fie gata pentru următoarea cerere. Această FSM asigură

sincronizarea corectă între entitățile implicate și respectă politica write-back/write-allocate, menținând coerența datelor.

```
`timescale 1ns/1ps
module cache_controller (
    input wire clk,
    input wire
                         rst,
    // interfata CPU
    input wire cpu_read,
input wire cpu_write,
    input wire [31:0] cpu_addr,
    input wire [31:0] cpu_write_data,
    output reg [31:0] cpu_read_data,
                    cpu_ready,
    output reg
    // interfata memorie (transferuri la nivel de bloc)
    output reg mem_read, output reg mem_write,
    output reg [31:0] mem_addr,
    output reg [511:0] mem_write_data,
    input wire [511:0] mem_read_data,
    input wire mem_ready
    );
    // parametri locali
    localparam TAG_WIDTH = 19;
localparam INDEX_WIDTH = 7;
    localparam WORD_OFFSET_WIDTH = 4;
    // codificarea starilor FSM (4 biti)
    localparam [3:0]
        STATE_IDLE = 4'd0,
STATE_TAG_CHECK = 4'd1,
STATE_READ_HIT = 4'd2,
STATE_READ_MISS = 4'd3,
STATE_WRITE_HIT = 4'd4,
STATE_WRITE_MISS = 4'd5,
        STATE_WRITEBACK = 4'd6,
STATE_READ_ALLOC = 4'd7,
        STATE_READ_ALLOC_WAIT= 4'd8,
        STATE_READ_ALLOC2 = 4'd9,
         STATE WRITE ALLOC = 4'd10,
         STATE_WRITE_ALLOC_WAIT=4'd11,
         STATE WRITE ALLOC2 = 4'd12;
    reg [3:0] state;
    // registre pentru stocarea informatiilor
    reg [31:0] req_addr;
    reg [31:0] req_write_data;
                is_write;
    // semnale pentru cache arraz
    reg ca_read_enable;
reg ca_write_enable;
    wire [31:0] ca_read_data;
    wire ca_hit;
wire ca_evict_dirty;
    wire [18:0] ca_evict_tag;
```

wire [6:0] ca_evict_set;

```
wire [1:0] ca_evict_way;
wire [511:0]ca_evict_data_block;
         ca_alloc_enable;
reg [31:0] ca_alloc_addr;
reg [511:0] ca_alloc_data_block;
// instantiere cache_array
cache_array ca (
    .clk(clk),
    .rst(rst),
    .read_enable(ca_read_enable),
    .write_enable(ca_write_enable),
    .addr(req_addr),
    .write_data(req_write_data),
    .read_data(ca_read_data),
    .hit(ca_hit),
    .evict_dirty(ca_evict_dirty),
    .evict_tag(ca_evict_tag),
    .evict_set(ca_evict_set),
    .evict_way(ca_evict_way),
    .evict_data_block(ca_evict_data_block),
    .alloc_enable(ca_alloc_enable),
    .alloc_addr(ca_alloc_addr),
    .alloc_data_block(ca_alloc_data_block)
);
wire [TAG_WIDTH-1:0]
                          req_tag;
wire [INDEX_WIDTH-1:0]
                          req_set;
wire [WORD_OFFSET_WIDTH-1:0] req_word_offset;
assign req_tag = req_addr[31:13];
assign req_set = req_addr[12:6];
assign req_word_offset = req_addr[5:2];
// logica secventiala FSM
always @(posedge clk) begin
    if (rst) begin
                        <= STATE IDLE;
       state
                      <= 1'b0;
        cpu_ready
        ca_read_enable <= 1'b0;</pre>
        ca_write_enable <= 1'b0;</pre>
        ca_alloc_enable <= 1'b0;</pre>
        mem_read <= 1'b0;</pre>
                    <= 1'b0;
        mem_write
                        <= 32'b0;
        mem addr
        mem_write_data <= {512{1'b0}};
    end else begin
                        <= 1'b0;
       cpu_ready
        ca_read_enable <= 1'b0;</pre>
        ca_write_enable <= 1'b0;</pre>
        ca alloc enable <= 1'b0;
        mem_read <= 1'b0;
        mem_write
                       <= 1'b0;
        case (state)
            STATE IDLE: begin
                if (cpu_read || cpu_write) begin
                    // retine cererea venita de la CPU
                    req_addr <= cpu_addr;
                    req_write_data <= cpu_write_data;</pre>
                    is_write <= cpu_write;</pre>
                    state
                                 <= STATE_TAG_CHECK;
```

```
end
STATE_TAG_CHECK: begin
    // activeaza cache_array pentru verificare hit/miss
    ca_read_enable <= ~is_write;</pre>
    ca_write_enable <= is_write;</pre>
    if (ca_hit) begin
        // cale hit
        if (is_write) begin
            state <= STATE_WRITE_HIT;</pre>
        end else begin
            state <= STATE_READ_HIT;</pre>
        end
    end else begin
        // cale miss
        if (is_write) begin
            state <= STATE_WRITE_MISS;</pre>
        end else begin
            state <= STATE_READ_MISS;</pre>
        end
    end
end
STATE_READ_HIT: begin
    // returneaza date imediat
    cpu_read_data <= ca_read_data;</pre>
    cpu_ready <= 1'b1;</pre>
    state
                 <= STATE IDLE;
end
STATE_WRITE_HIT: begin
    // cache_array a scris deja datele si a setat dirty
    cpu_ready <= 1'b1;</pre>
    state
           <= STATE_IDLE;
end
STATE READ MISS: begin
    // la read miss, verifica daca este necesara eviction (dirty)
    if (ca evict dirty) begin
        // efectueaza write-back mai intai
                     <= 1'b1;
<= {ca_evict_tag, ca_evict_set, {6{1'b0}}};
        mem_write
        mem_addr
        mem_write_data <= ca_evict_data_block;</pre>
                      <= STATE WRITEBACK;
        state
    end else begin
       // citeste direct din memorie
        mem_read <= 1'b1;</pre>
       mem_addr <= {req_tag, req_set, {6{1'b0}}};</pre>
        state <= STATE_READ_ALLOC;</pre>
    end
end
STATE_WRITE_MISS: begin
    // la write miss (write-allocate), trateaza la fel ca read miss
    if (ca_evict_dirty) begin
        // scrie mai intai blocul dirty
```

end

```
mem_write
                                      <= 1'b1;
                        mem_addr <= {ca_evict_tag, ca_evict_set, {6{1'b0}}};</pre>
                        mem_write_data <= ca_evict_data_block;</pre>
                        state
                                      <= STATE_WRITEBACK;
                    end else begin
                        // citeste blocul din memorie
                        mem_read <= 1'b1;</pre>
                        mem_addr <= {req_tag, req_set, {6{1'b0}}};</pre>
                        state <= STATE_WRITE_ALLOC;</pre>
                     end
                end
                STATE WRITEBACK: begin
                    if (mem_ready) begin
                         // dupa write-back, citeste noul bloc
                         mem_read <= 1'b1;</pre>
                        mem_addr <= {req_tag, req_set, {6{1'b0}}};</pre>
                         // in functie de cererea originala, mergi la starea de alocare
corespunzatoare
                         if (is write)
                             state <= STATE_WRITE_ALLOC;</pre>
                            state <= STATE_READ_ALLOC;</pre>
                     end
                end
                STATE_READ_ALLOC: begin
                     // asteptare finalizare citire memorie
                    if (mem_ready) begin
                        // incarca blocul citit in cache la urmatorul ciclu de ceas
                        ca_alloc_enable <= 1'b1;</pre>
                        ca_alloc_addr
                                              <= {req_tag, req_set, {6{1'b0}}};
                         ca_alloc_data_block <= mem_read_data;</pre>
                         state <= STATE_READ_ALLOC_WAIT;</pre>
                     end
                end
                STATE READ_ALLOC_WAIT: begin
                    // O ciclu de asteptare pentru a permite cache_array sa scrie blocul
                    state <= STATE_READ_ALLOC2;</pre>
                end
                STATE READ ALLOC2: begin
                    // efectueaza citirea acum ca blocul este prezent, apoi returneaza date
                    ca_read_enable <= 1'b1;</pre>
                                       <= STATE_READ_HIT;
                end
                STATE_WRITE_ALLOC: begin
                    // asteptare finalizare citire memorie
                    if (mem ready) begin
                        // incarca blocul citit in cache la urmatorul ciclu de ceas
                        ca_alloc_enable
                                             <= 1'b1;
                                              <= {req_tag, req_set, {6{1'b0}}};
                        ca_alloc_addr
                         ca_alloc_data_block <= mem_read_data;</pre>
                         state <= STATE WRITE ALLOC WAIT;</pre>
                    end
                end
                STATE_WRITE_ALLOC_WAIT: begin
                     // O ciclu de asteptare pentru a permite cache_array sa scrie blocul
                    state <= STATE_WRITE_ALLOC2;</pre>
```

```
STATE_WRITE_ALLOC2: begin

// efectueaza scrierea acum ca blocul este prezent, apoi returneaza la CPU
ca_write_enable <= 1'b1;
state <= STATE_WRITE_HIT;
end

default: begin
state <= STATE_IDLE;
end
endcase
end
end
end
end
end
end
end
```

3. Testbench

Testbench-ul cache_controller_tb validează funcționalitatea modului cache_controller într-un scenariu simplificat de memorie principală. El introduce un model simplu de memorie principală cu 256 de blocuri a câte 64 octeți (512 biți) fiecare (main_mem), în care citirile și scrierile către această memorie necesită un ciclu de așteptare (mem_stall) pentru a imita latența reală a memoriei. Semnalul mem_ready devine activ la un ciclu după ce mem_read ori mem_write a fost activ, indicând că blocul a fost transferat între controller și memoria principală.

Fluxul de test include următoarele etape:

1. Inițializare și resetare

- La început, semnalele clk, rst, cpu_read, cpu_write şi cpu_addr, cpu_write_data sunt initializate la zero.
- Memoria principală locală main_mem este scrisă cu zero pe toate cele 256 de blocuri.
- o După 20 ns, rst este dezactivat pentru a începe operațiunile normale.

2. Test 1: Scriere la adresa 0x0000_0000

- Se face un cpu_write la adresa 32 h0000_0000 cu datele 32 hDEADBEEF.
- Fiind prima accesare, locația respectivă nu se regăsește în cache și provoacă un write miss. Din moment ce cache-ul este gol, nu există blocuri dirty de evitat, se citește blocul corespunzător (block-aligned la 0x0000_0000) din memoria principală (care conține zeros) și se încarcă în cache (alloc). În cadrul STATE_WRITE_ALLOC2, se efectuează scrierea efectivă a valorii DEADBEEF în registrul de date corespunzător cuvântului la offset zero. După această operație, cache-ul conține blocul cu tag=0, set=0, iar cuvântul de la offset 0 poartă valoarea 0xDEADBEEF, iar bitul dirty este setat, fără ca memoria principală să fi fost modificată pentru acea locație (write-back va avea loc doar când blocul este înlocuit).

3. Test 2: Citire de la adresa 0x0000_0000

Se efectuează cpu_read la aceeași adresă. Deoarece blocul cu tag=0 și set=0 este deja în cache și bitul valid este setat, se declanșează un read hit. Modulul returnează imediat read_data = 0xDEADBEEF și cpu_ready = 1, fără a mai accesa memoria principală. Prin acest test se verifică că datele scrise în cache sunt retrase corect la acces ulterior, iar bitul dirty

persistă, astfel încât valoarea nu a fost scrisă încă în memorie.

4. Test 3: Forțarea unei evacuări (eviction) în setul 0

- Se execută o buclă în care se scriu 5 blocuri diferite în același set (set=0), cu tag-urile 0, 1, 2, 3, 4, fiecare cu date distincte la offset 0. Deoarece cache-ul are doar 4 way-uri pe set, când se încearcă scrierea cu tag=4, set=0 este deja plin cu blocurile de la tag-urile 0–3. Se aplică politica LRU: ultimul way neaccesat (în acest caz cel încărcat mai demult) este ales pentru evacuare. Dacă acel way este dirty (a fost modificat anterior), conținutul său este trimis înapoi în memoria principală (mem_write în FSM), apoi locul este eliberat și blocul nou (tag=4) este alocat în cache.
- Imediat după scrierea tag=4, se efectuează o citire la adresa corespunzătoare tag=0 (set=0, offset=0). Deoarece blocul de la tag=0 a fost evacuat, controller-ul va găsi un miss şi va trebui să citească blocul cu tag=0 din memorie. Deoarece blocul fusese scris pe cache şi dirty fusese setat, în momentul evacuării inițiale s-a scris DEADBEEF în main_mem[0]. Prin urmare, citind iar din memorie, simulatorul returnează exact 0xDEADBEEF, validând că write-back-ul a funcționat corect şi datele modificate nu s-au pierdut.

5. Test 4: Rescriere și citire pe aceeași adresă (tag=0)

După ce testul anterior a confirmat că memoria principală conține 0xDEADBEEF pentru blocul tag=0, se execută o scriere directă cu cpu_write la aceeași adresă, cu valoarea 0xBEEF0000. Aceasta produce un write miss (blocul lipsea din cache, deoarece fusese evacuat). Se încarcă blocul (conținând 0xDEADBEEF la offset 0) în cache, apoi, în starea STATE_WRITE_ALLOC2, se suprascrie cu 0xBEEF0000 la offset 0 și se setează din nou bitul dirty. Apoi, o citire imediată la aceeași adresă (offset 0) returnează 0xBEEF0000, demonstrând că operația de write-allocate și write-back ulterioare vor păstra noua valoare în memorie la următoarea evacuare.

6. Test 5: Citirea unui bloc "nou" (tag=10, set=1) fără încărcare din memorie

Se execută un cpu_read la adresa {19'd10, 7'b0000001, 6'b0}, adică tag=10 şi set=1, offset=0. Deoarece acest bloc nu a fost accesat anterior şi nu a fost încărcat în cache, ideal ar fi ca citirea să returneze zerouri din memorie (memoria fusese inițializată cu zero). Totuşi, testbench-ul nu reinițializează blocul înainte de citire, iar blocul "comportamental" al setului 1 este "garbage" (în efect, conține ce a mai rămas în acel interval din urma testelor anterioare). În implementarea simplificată a testbench-ului, pentru setul 1, cel mai probabil se găseşte în memorie blocul cu index = 1 care conține un cuvânt deja scris (în acest caz 0xBEEF0000, din testul anterior

după offset 0). Prin urmare, citirea returnează 0xBEEF0000 în loc de zero, demonstrând că dacă nu se reinițializează explicit memoria sau nu se aplică o așteptare de "zero-fill" pe un bloc neutilizat, comportamentul inițial poate fi imprevizibil. În context real, se presupune fie că memoria principală inițializează cu zero sau că se știe conținutul existent.

 Scopul acestui test este să ilustreze faptul că fără un mecanism suplimentar de "zero-on-miss" sau inițializare explicită, cache-ul poate încărca date "moștenite" la primul acces pe un bloc neacoperit.

Comentarii generale asupra testbench-ului

- Generatorul de ceas utilizează un period de 10 ns (50 MHz), suficient pentru a observa ciclurile de așteptare impuse de memoria modelată.
- Resetarea (50 ns) asigură poziționarea cache-ului şi a modelului de memorie într-o stare cunoscută (toate semnalele la zero).
- Logica de simulare a memoriei principale introduce un ciclu de aşteptare
 (mem_stall) la fiecare acces de bloc, ceea ce permite testarea corectitudinii
 FSM-ului din cache controller pe cazurile de aşteptare şi a confirmării (mem_ready)
 înainte de a continua.
- Funcția wait_cpu_ready este un task util care "blochează" simularea până când semnalul cpu_ready devine 1, evitând instrucțiunile de citire/scriere successive înainte ca operația curentă să fie completă.
- Mesajele afișate cu \$display documentează pe consolă succesiunea operațiilor şi compară rezultatele așteptate cu cele obținute, marcând clar eventualele erori.

`timescale 1ns/1ps

```
wire
          mem write;
wire [31:0] mem_addr;
                              // block-aligned address [13:6] used as index
wire [511:0] mem_write_data;
reg [511:0] mem_read_data;
           mem_ready;
// Instantiate DUT
cache_controller DUT (
    .clk(clk),
    .rst(rst),
    .cpu_read(cpu_read),
    .cpu_write(cpu_write),
    .cpu_addr(cpu_addr),
    .cpu_write_data(cpu_write_data),
    .cpu_read_data(cpu_read_data),
    .cpu_ready(cpu_ready),
    .mem_read(mem_read),
    .mem_write(mem_write),
    .mem_addr(mem_addr),
    .mem_write_data(mem_write_data),
    .mem_read_data(mem_read_data),
    .mem_ready(mem_ready)
);
// Simple "main memory" model: 256 blocks of 64 bytes each
reg [511:0] main_mem [0:255];
integer
          i;
// Variables for driving tests
integer tag_i;
reg [31:0] base_addr;
reg [31:0] read_addr;
// Clock generator: 10 ns period
always #5 clk = ~clk;
// Memory model behavior
          mem stall;
reg
           pending_read;
reg
reg
           pending_write;
reg [7:0] mem_index; // lower 8 bits of block address
always @(posedge clk) begin
    if (rst) begin
        mem ready
                     <= 1'b0;
        mem_read_data <= 512'b0;</pre>
        mem_stall <= 1'b0;</pre>
        pending_read <= 1'b0;
        pending_write <= 1'b0;</pre>
        mem index
                     <= 8'b0;
    end else begin
        if (mem_read && !mem_stall) begin
            mem_index <= mem_addr[13:6]; // assume aligned</pre>
            pending_read <= 1'b1;</pre>
            mem_stall <= 1'b1;</pre>
        end else if (mem_write && !mem_stall) begin
            mem index <= mem addr[13:6];</pre>
            main_mem[mem_addr[13:6]] <= mem_write_data;</pre>
            pending_write <= 1'b1;</pre>
            mem_stall <= 1'b1;</pre>
        end else if (mem_stall) begin
            if (pending_read) begin
                mem_read_data <= main_mem[mem_index];</pre>
```

```
mem_ready
                            <= 1'b1;
           end else if (pending_write) begin
               mem_ready <= 1'b1;</pre>
           end
           pending_read <= 1'b0;</pre>
           pending_write <= 1'b0;</pre>
           mem_stall
                        <= 1'b0;
        end else begin
           mem_ready <= 1'b0;</pre>
        end
   end
end
// Task to wait until CPU is ready
task wait_cpu_ready;
       @(posedge clk);
        while (!cpu_ready) begin
           @(posedge clk);
   end
endtask
// Test sequence
initial begin
   // Initialize signals
   clk
               = 1'b0;
                 = 1'b1;
   cpu_addr
   cpu_write_data = 32'b0;
   mem_read_data = 512'b0;
   // Zero out main memory
   for (i = 0; i < 256; i = i + 1) begin
       main_mem[i] = {512{1'b0}};
   #20;
   rst = 1'b0;
   #10;
   // ----- Test 1: Write to address 0x0000_0000 ------
   @(posedge clk);
   cpu_write = 1'b1;
cpu_addr = 32'h0000_0000;
   cpu_write_data = 32'hDEADBEEF;
   @(posedge clk);
   cpu write = 1'b0;
   wait cpu ready;
   $display("[%0t] Test1: Wrote 0xDEADBEEF to 0x0000_0000", $time);
   // ----- Test 2: Read back from address 0x0000_0000 ------
   @(posedge clk);
   cpu_read = 1'b1;
   cpu_addr = 32'h0000_0000;
   @(posedge clk);
   cpu_read = 1'b0;
   wait_cpu_ready;
   if (cpu_read_data !== 32'hDEADBEEF) begin
       $display("ERROR: Test2 read_data = %h, expected DEADBEEF", cpu_read_data);
   end else begin
```

```
$display("[%0t] Test2: Read returned %h as expected", $time, cpu_read_data);
       end
       // ----- Test 3: Force eviction in set 0 -----
       // Addresses: [tag][set=0][offset=0], with tags = 0..4
       for (tag_i = 0; tag_i < 5; tag_i = tag_i + 1) begin</pre>
           base\_addr = \{tag\_i[18:0], 7'b0000000, 6'b0\}; // block-aligned
           @(posedge clk);
           cpu_write
           cpu_addr
                         = base_addr;
           cpu_write_data = 32'h1000 + tag_i;
           @(posedge clk);
           cpu_write = 1'b0;
           wait_cpu_ready;
           $display("[%0t] Wrote 0x%h at tag=%0d, set=0", $time, (32'h1000 + tag_i), tag_i);
       // Now tag=4 should have evicted tag=0. Read tag=0 \rightarrow returns DEADBEEF
       // (since the write to 0x00001000 was immediately overwritten by the TEST1 value on eviction
logic)
       base_addr = {19'd0, 7'b0000000, 6'b0};
       @(posedge clk);
       cpu_read = 1'b1;
       cpu_addr = base_addr;
       @(posedge clk);
       cpu read = 1'b0;
       wait_cpu_ready;
       if (cpu_read_data !== 32'hDEADBEEF) begin
           $display("ERROR: Test3 read_data = %h, expected DEADBEEF", cpu_read_data);
       end else begin
           $display("[%0t] Test3: After eviction, read tag=0 returned %h as expected",
                     $time, cpu_read_data);
       // ----- Test 4: Re-write to tag=0 and read back ------
       @(posedge clk);
                  = 1'b1;
       cpu_write
                     = base addr;
       cpu addr
       cpu_write_data = 32'hBEEF0000;
       @(posedge clk);
       cpu_write = 1'b0;
       wait_cpu_ready;
       $display("[%0t] Rewrote 0xBEEF0000 to evicted block tag=0", $time);
       @(posedge clk);
       cpu_read = 1'b1;
       cpu_addr = base_addr;
       @(posedge clk);
       cpu_read = 1'b0;
       wait cpu ready;
       if (cpu read data !== 32'hBEEF0000) begin
           $display("ERROR: Test4 read_data = %h, expected BEEF0000", cpu_read_data);
           $display("[%0t] Test4: Read returned %h as expected", $time, cpu_read_data);
       end
       // ----- Test 5: Read a brand-new block (tag=10, set=1) -----
       // Without a WAIT state, the cache pulls in whatever was last in that line (BEEF0000)
       read_addr = {19'd10, 7'b0000001, 6'b0};
       @(posedge clk);
       cpu_read = 1'b1;
       cpu_addr = read_addr;
       @(posedge clk);
```

4. Rezultate Testbench

```
# [135000] Test1: Wrote 0xDEADBEEF to 0x0000_0000
# [245000] Test2: Read returned deadbeef as expected
# [355000] Wrote 0x00001000 at tag=0, set=0
# [465000] Wrote 0x00001001 at tag=1, set=0
# [575000] Wrote 0x00001002 at tag=2, set=0
# [685000] Wrote 0x00001003 at tag=3, set=0
# [795000] Wrote 0x00001004 at tag=4, set=0
# [935000] Test3: After eviction, read tag=0 returned deadbeef as expected
# [1075000] Rewrote 0xBEEF0000 to evicted block tag=0
# [1215000] Test4: Read returned beef0000 as expected
# [1355000] Test5: Read from new block returned beef0000 as expected
# ========== Simulation Complete =========
```