

B1B13PPS

Průmyslové počítačové systémy

Michal Brejcha

`brejcmic@fel.cvut.cz`

ČVUT v Praze, FEL

Praha, 2025

Obsah

- 1 Obvody kombinační logiky
- 2 Sekvenční logická funkce
- 3 Klopné obvody
- 4 Obvody sekvenční logiky

Téma

- 1 Obvody kombinační logiky
- 2 Sekvenční logická funkce
- 3 Klopné obvody
- 4 Obvody sekvenční logiky

Sčítačka - poloviční

<i>X</i>	<i>Y</i>	<i>SUM</i>	<i>CARRY</i>
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

- Realizuje sčítání dvou bitů,
- dva vstupy pro proměnné,
- dva výstupy:
 - výsledek součtu a
 - přenos do vyššího řádu,
- součet lze realizovat pomocí hradla XOR,
- přenos přesně odpovídá hradlu AND.


Sčítačka - poloviční, zapojení

SUM - XOR

		Y	
		0	1
X	0		1
	1	1	

CARRY - AND

		Y	
		0	1
X	0		
	1		1




Sčítačka - úplná

<i>CIN</i>	<i>X</i>	<i>Y</i>	<i>SUM</i>	<i>COUT</i>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

- Realizuje sčítání dvou bitů s respektováním předchozího přenosu,
- tři vstupy:
 - dva pro proměnné,
 - jeden pro přenos z nižšího řádu,
- dva výstupy:
 - výsledek součtu a
 - přenos do vyššího řádu,
- lze snadno realizovat pomocí dvou polovičních sčítaček.

Sčítačka - úplná, zapojení



Hradlo **OR**:

- přenos vznikne při $CIN + X$ **NEBO** při $(CIN + X) + Y$.

Dekodér

- Převádí kombinaci vstupů na specifickou kombinaci výstupů,
- má více jak dva vstupy a více jak dva výstupy
- lze se s ním setkat například u:
 - dekodér BCD kódu - přepis hodnoty do dekadické formy po 4 bitech,
 - sedmisegmentový dekodér,
 - dekodér 1 z 8 (viz dále).

Binary Coded Decimal

Dekadický zápis v binární formě:

- 4 bity pro 1 cifru,
- platné hodnoty 0 až 9.

Číslo $(47)_{10}$


0	1	0	0	0	1	1	1
---	---	---	---	---	---	---	---

Dekodér - 1 z 8

A2	A1	A0	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

- Každý výstup je aktivní právě při jedné kombinaci vstupů,
- realizuje se pomocí hradel AND (NAND pro inverzní logiku),
- je to základní stavební kámen multiplexoru a demultiplexoru.

Dekodér - 1 z 8, zapojení



- Jeden minterm pro řádek tabulky:

$$Y0 = \bar{A}2\bar{A}1\bar{A}0$$

$$Y1 = \bar{A}2\bar{A}1A0$$

$$Y2 = \bar{A}2A1\bar{A}0$$

$$Y3 = \bar{A}2A1A0$$

$$Y4 = A2\bar{A}1\bar{A}0$$

$$Y5 = A2\bar{A}1A0$$


$$Y6 = A2A1\bar{A}0$$

$$Y7 = A2A1A0$$


Multiplexer / demultiplexer

● Jsou to ve své podstatě digitální přepínače:

- **MULTIPLEXER:** připojení jednoho z N vstupů na jeden výstup,
- **DEMULTIPLEXER:** připojení jednoho vstupu na jeden z N výstupů.




MULTIPLEXER




DEMULTIPLEXER

Používané symboly




1




2

- 1 Sčítačka,
- 2 dekodér,
- 3 multiplexer,
- 4 demultiplexer.



3



4

- Adresní vstupy se kreslí dolů.
- Ve schématu je nutné označit adresní bit 0 a vstupní nebo výstupní bit 0.

Téma


1 Obvody kombinační logiky

2 Sekvenční logická funkce

3 Klopné obvody


4 Obvody sekvenční logiky

Model sekvenčního logického obvodu



- vstupy a výstupy nabývají pouze logických hodnot, tj. 0 1,
- stav výstupu závisí navíc na časové posloupnosti (sekvenci) vstupů,
- obvod obsahuje paměť pro uchování stavu.

Huffmanův model automatu



Popis sekvenčního logického obvodu

- Proměnné systému:

X ... vstupní proměnné,

Q ... stavové proměnné, musí existovat počáteční hodnota,

Y ... výstupní proměnné.

- Stavově přechodová funkce:

$$\delta : f(Q_{n-1}, X_n) = Q_n$$

- Výstupní funkce:

- typ **Mealy**:


$$\lambda : f(Q_{n-1}, X_n) = Y_n$$

- typ **Moore**:


$$\lambda : f(Q_{n-1}) = Y_n$$

Model Mealy x Moore

Mealy - výstup je definován jak stavem tak vstupem:




Moore - výstup je definován jen stavem:



Popis diagramem - Mealy

- Uzly = **stavy**,
- spojnice = **vstup / výstupu**.




X	Q_{n-1}	Q_n
0	00	00
1	00	01
0	01	10
1	01	01
0	10	10
1	10	00

X	Q_{n-1}	Y_n
0	00	001
1	00	010
0	01	100
1	01	010
0	10	100
1	10	001

Popis diagramem - Moore

- Uzly = **stav** / **výstup**,
- spojnice = **vstupy**.



X	Q_{n-1}	Q_n
0	00	00
1	00	01
$\delta :$ 0	01	10
1	01	01
0	10	10
1	10	00

Q_{n-1}	Y_n
00	001
01	100
10	001

Téma

1 Obvody kombinační logiky

2 Sekvenční logická funkce

3 Klopné obvody

4 Obvody sekvenční logiky

RS klopný obvod - Moore

- Startem zapni, stopem vypni,
- mezi stisky pamatovat stav,
- uvažujeme $Y = Q \Rightarrow$ Moore,
- pozice x řeší prioritu stisku.

		SR			
		00	01	11	10
Q	0			-	1
	1	1		-	1

Q	S	R	Q
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	x
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	x


$$Q = S + \bar{R}Q$$

RS klopný obvod - zapojení

- 1 Úprava na NAND - De Morganovy zákony:

$$\begin{aligned} Q &= S + \bar{R}Q = \bar{\bar{Q}} = \overline{\overline{S + \bar{R}Q}} = \\ &= \overline{\bar{S} \cdot RQ} \end{aligned}$$

- 2 Zapojení:




RST klopný obvod - zapojení

- 1 Zavádíme navíc signál T (Toggle) pro povolení vstupů:


$$Q = TS + \overline{TR}Q = \overline{\overline{Q}} = \overline{\overline{TS + \overline{TR}Q}} = \overline{\overline{TS} \cdot \overline{\overline{TR}Q}}$$

- 2 Zapojení:



D klopný obvod - zapojení


- RST KO zapojené do kaskády:



- Vstup D (Data) slouží k nastavení budoucí hodnoty,
- stav je změněn jen při příchodu náběžné hrany na vstupu CLK (Clock),
- reakci na sestupnou hranu lze získat odstraněním první negace vstupu CLK.

D klopný obvod - hradlo 74xx74

Symbol:



CLK	D	S	R	Q	$\bar{Q}$
x	x	1	0	0	1
x	x	0	1	1	0
x	x	0	0	1	1
↑	0	1	1	0	1
↑	1	1	1	1	0


- S a R jsou asynchronní vstupy.

- Reakce na hranu je značena trojúhelníčkem:
 - uvnitř symbolu = náběžná hrana,
 - vně symbolu = sestupná hrana

Téma


- 1 Obvody kombinační logiky
- 2 Sekvenční logická funkce
- 3 Klopné obvody
- 4 Obvody sekvenční logiky**

Dělička frekvence - $f/2$



- Výsledná frekvence je poloviční, protože je jen jedna náběžná hrana na periodu hodin.
- Společně se signálem hodin vytváří čítač 3 až 0.
- Je základním stavebním kamenem asynchronního čítače.


Asynchronní čítač dolů



CLK	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Q0	1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0
Q1	1	1		0		1		0		1		0		1		0		1		0		1		0		1	
Q2	1	1				0				1				0				1				0				1	
Q3	1	1								0																1	

- D klopné obvody nesdílejí hodinový signál - asynchronní obvod,
- výstupy lze chápat jako děličku frekvence 2, 4, 8 a 16.


Asynchronní čítač nahoru



CLK	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Q0	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Q1	0	0	1	1	0	1	0	1	1	0	1	0	1	1	0	1	0	1	1	0	1	0	1	0	1	0	1
Q2	0	0	1	1	1	1	0	1	1	1	0	1	1	1	0	1	1	1	0	1	1	1	0	1	1	1	0
Q3	0	0	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	0	1	1	1	1	1	1	0	1

- Čítač nahoru získáváme negací výstupů (platí pro všechny čítače).

Posuvný registr



CLK	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Q0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Q1	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Q2	1	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0
Q3	1	0	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1

- D KO sdílejí hodinový signál (překlápí v synchronní moment) - synchronní obvod.

Synchronní čítač - návrh pro 3 bity

- Synchronní - společné hodiny všem D-KO,
- přechod mezi stavy musí být stanoven kombinační logikou,
- proměnné:
 - Q ... aktuální stav,
 - D ... budoucí stav,
 - Y ... $Y = Q \Rightarrow$ Moore,

$Q2$	$Q1$	$Q0$	$D2$	$D1$	$D0$
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

Synchronní čítač - KM pro D0

		$Q1Q0$			
		00	01	11	10
$Q2$	0	1			1
	1	1			1

- $D0 = \bar{Q}0$
- Stejná negace jako u děličky frekvence.

Synchronní čítač - KM pro D1

		$Q1Q0$			
		00	01	11	10
$Q2$	0		1		1
	1		1		1


- $D0 = Q0\bar{Q}1 + \bar{Q}0Q1$
- Odpovídá funkci XOR.

Synchronní čítač - KM pro D2

		$Q1Q0$			
		00	01	11	10
$Q2$	0			1	
	1	1	1		1

- $D0 = Q0Q1\bar{Q}2 + \bar{Q}0Q2 + \bar{Q}1Q2 = Q0Q1\bar{Q}2 + \overline{Q0Q1}Q2$
- Odpovídá funkci AND a XOR.

Synchronní čítač - zapojení



CLK	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Q0	0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Q1	0	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1
Q2	0	0	0	0	1	0	0	0	0	1	0	0	0	0	1	0	0	0	0	1	0	0	0	0	1

Následující přednáška

- Hazardy,
- třístavový výstup a sběrnice,
- registr, paměť, ALU.

Děkuji za pozornost