#### Universidade Federal de Minas Gerais

# Organização de Computadores I

**Professor:** Daniel Macedo

Alunos: Guilherme Drummond Lima (2017014820), Breno de Sousa Matos (2017086007)

### Decisões de Projeto:

## Banco de Registradores:

Na elaboração do código do banco de registradores, foi criado um vetor de 8 posições com uma de palavra de 32 bits em cada. Para controle, foi adicionada uma entrada de 1 bit que determina se deve-se ler ou escrever uma palavra (0 significa leitura, e 1 significa escrita). Além disso, para identificar qual registrador será utilizado no pulso de clock atual, seja para escrita ou leitura, foi criada uma entrada de 3 bits, utilizada para endereçar os registradores. A implementação foi direta, visto que não encontramos muitos problemas para realizá-la (no caso do banco de registradores). A maior dificuldade encontrada foi assimilar a linguagem *verilog*.

#### ALU:

O módulo da ALU recebe três entradas (n1,n2 e op) e tem como saída um número de 32 bits. Além disso, foram criados dois módulos auxiliares, um para realizar a multiplicação entre n1 e n2 e outro para realizar a divisão de n1 por n2. A ALU é, basicamente, um controle que irá direcionar o fio de saída conforme a operação feita por cada módulo auxiliar.

Para a soma e subtração, foram utilizados os operadores já implementado no próprio verilog ("+" e "-").

Para realizar a multiplicação, foi usado o algoritmo de multiplicação encontrado no livro texto adotado pela disciplina.

Para a divisão, é computado o dividendo, do bit mais significativo para o menos significativo, bit-a-bit e é realizado um shift para a esquerda a cada iteração. Enquanto o dividendo acumulado for menor

que o divisor, o output é preenchido com zero e realizada operação de shift à esquerda a cada iteração. Quando o dividendo acumulado torna-se maior ou igual ao divisor, o output é preenchido com 1 e a mesma operação de shift é realizada. Além disso, o divisor é subtraído do dividendo acumulado. Essa operação é realizada até os 32 bits da palavra serem processados. A divisão foi implementada dessa forma pois é bastante intuitiva, assemelhando-se à maneira ensinada no ensino básico.

#### **Testes:**


Os testes foram realizados utilizando a ferramenta *gtkwave* para representar em diagrama de ondas os valores simulados em dois *testbenches*.

#### Testes para a ALU:

Testbench:

```
uilherme@guilherme-Inspiron-5567:~/Documentos/oc1/tp2$ iverilog -o alu
lu registradore test_br.vcd tst.v
lu.v registradores test.vcd
lu.vpp registradores.v tst
n1=
         55 , n2=
                      40 , op=1 , res=000000000000000000000000001111
          7 , n2=
                       12 , op=2 , res=00000000000000000000000001010100
         14 , n2=
                       9999 , n2=
                       1 , op=0 , res=0000000000000000010011100010000
n1=
          1 , n2=
                       n1=
         77 , n2=
                       11 , op=2 , res=000000000000000000001101001111
                        9 , op=3 , res=000000000000000000000001101111
        999 , n2=
```

#### Formato de Onda:




#### Testes para o banco de registradores:

Testbench:

```
■ guilherme@guilherme-Inspiron-5567: ~/Documentos/oc1/tp2
[9]+ Parado gtkwave test_br.vcd
guilherme@guilherme-Inspiron-5567:-/Documentos/oc1/tp2$ iverilog -o registradore
s registradores.v
guilherme@guilherme-Inspiron-5567:-/Documentos/oc1/tp2$ vvp registradores
VCD info: dumpfile test_br.vcd opened for output.
escrita=1, n_reg=3 , dado_lido= x , dado_escrito= 1001
escrita=0, n_reg=3 , dado_lido=
                                                    1001 , dado_escrito=
                                                                                               0
escrita=1, n_reg=7 , dado_lido=
                                                    1001 , dado_escrito=
escrita=0, n_reg=1 , dado_lido=
                                                      x , dado_escrito=
                                                                                            100
escrita=1, n_reg=0 , dado_lido=
                                                        x , dado_escrito=
                                                                                            999
escrita=0, n_reg=0 , dado_lido=
                                                     999 , dado_escrito=
escrita=1, n_reg=3 , dado_lido=
                                                      999 , dado_escrito=
                                                                                            991
escrita=0, n_reg=3 , dado_lido=
                                                      991 , dado_escrito=
[10]+ Parado vvp registradores
quilherme@quilherme-Inspiron-5567:~/Documentos/oc1/tp2$
```

Formato de Onda:



# Referências Bibliográficas:

Organização e Projeto de Computadores – A interface Hardware/Software, David A. Patterson and John L. Hennessy; Editora Campos, 3ª Edição.