Descrição do Sistema

Breno Cerqueira Reis Nakamura - RA 168765

1. Descrição do Processador

O sistema modelado é um processador de 32 bits baseado na arquitetura MIPS (*Microprocessor without Interlocked Pipeline Stages*), implementado com uma estrutura de monociclo, onde cada instrução é executada em um único ciclo de clock, e com organização de memória do tipo Harvard, que utiliza memórias separadas para instruções e para dados, permitindo acessos paralelos e otimizando o fluxo de execução. O objetivo do projeto é consolidar conceitos de arquitetura e organização de computadores por meio da especificação, implementação e verificação de um conjunto reduzido, porém completo, de instruções RISC (*Reduced Instruction Set Computer*), escrito em SystemVerilog e validado por simulação e ensaio em kit FPGA. A arquitetura foi projetada para ser didática e clara, focando nos princípios fundamentais de organização de computadores. Ela é composta pelos seguintes módulos principais:

- **Unidade de Processamento (UP):** Inclui um banco com 32 registradores de 32 bits, uma Unidade Lógica e Aritmética (ULA), e um Contador de Programa (PC). Este último gerencia o fluxo sequencial, sendo incrementado em uma unidade a cada ciclo (PC + 1) para buscar a próxima instrução na memória, que é do tipo *word-addressable.*
- **Unidade de Controle (UC):** Responsável por decodificar o opcode das instruções e gerar todos os sinais de controle que governam o *datapath*.
- **Memórias:** Uma memória de instruções (ROM) de 256 palavras e uma memória de dados (RAM), ambas com palavras de 32 bits.
- **Módulos Auxiliares:** Multiplexadores para seleção de dados, extensor de sinal para operandos imediatos e interfaces de entrada e saída (I/O). Essas interfaces de I/O viabilizam a interação com o ambiente externo através de um kit FPGA DE2-115, permitindo que dados de entrada (*input*) sejam fornecidos por meio dos *switches* e botões do kit, enquanto a saída (*output*) dos resultados é exibida em displays de 7 segmentos.

1.1. Conjunto de Instruções e Formatos

O processador implementa um conjunto de instruções MIPS abrangente, cobrindo as operações essenciais para a execução de algoritmos. As instruções são divididas em três formatos, todos com tamanho fixo de 32 bits:

- **Tipo-R (Registrador):** Utilizadas para operações aritméticas e lógicas que ocorrem exclusivamente entre registradores (ex: ADD, SUB, AND, OR). O opcode é zero, e a operação específica é definida pelo campo funct.
- **Tipo-I (Imediato):** Utilizadas para operações com um valor constante (imediato) de 16 bits, acesso à memória (ex: LW, SW) e desvios condicionais (ex: BEQ, BNE).
- **Tipo-J (Salto):** Utilizadas para desvios incondicionais (ex: J, JAL), utilizando um campo de endereço de 26 bits para alterar o fluxo de execução do programa.

1.2. Datapath (Caminho de Dados)

O *datapath* foi projetado para suportar a execução de todas as instruções do conjunto definido em um único ciclo de clock. A imagem abaixo ilustra o caminho de dados geral do processador, destacando a interconexão entre os principais componentes, como o

PC, memórias, banco de registradores, ULA e os multiplexadores que direcionam o fluxo de dados com base nos sinais gerados pela Unidade de Controle.



2. Descrição da Modelagem SysML

A modelagem do processador MIPS monociclo desenvolvido foi realizada utilizando SysML, para especificar e analisar sua arquitetura e comportamento de forma integrada. A estrutura organizacional do modelo foi estabelecida através de um Diagrama de Pacotes, que serve para organizar o trabalho em módulos, facilitando o gerenciamento do projeto. No caso do sistema em questão, o diagrama dividiu-o em quatro áreas funcionais principais: Controle, Dados, Operações e I/O. Cada um desses subpacotes contém os diagramas específicos que detalham seus respectivos aspectos.

Dentro de cada um dos quatro subpacotes, foram elaborados Diagramas de Requisitos, para formalizar as especificações funcionais e de interface para cada subsistema, como os sinais gerados pela unidade de controle, as capacidades de armazenamento, os tipos de operações suportadas e as interações com os periféricos. Complementarmente, Diagramas de Casos de Uso, que mostram as interações entre o sistema e seus Atores, foram criados em cada subpacote, ilustrando as funcionalidades. Nesses diagramas, componentes internos do processador (como ULA, Memórias, Unidade de Controle) foram representados como Atores, interagindo com os Casos de Uso que descrevem as funções daquele subsistema específico.

Para detalhar o comportamento dinâmico e os fluxos de trabalho, foram desenvolvidos quatro Diagramas de Atividades, um vinculado a um Caso de Uso representativo de cada pacote. Os fluxos modelados incluem: a lógica de seleção do próximo endereço do PC (pacote Controle), o processo completo de leitura da memória de dados para a instrução Load Word (pacote Dados), a sequência de interação com o hardware externo e a lógica de pausa (stall) para a instrução de Input (pacote I/O), e a execução de uma operação aritmética/lógica do Tipo-R (pacote Operações). Em conjunto, esses diagramas SysML proporcionam uma visão completa do sistema, ligando requisitos, funcionalidades e comportamento operacional do processador.